JPS61157178A - 撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、キャパシタを介して電位が制御される光電荷
蓄積領域を有する光電変換素子を用いた；斗撮像装置に
関する。

本発明による妻書撮像装置“は、たとえば画像入力装置
、ワークステイシラン、デジタル複写機、ワードプロセ
ッサ、バーコードリーダや、カメラ、ビデオカメラ、８
ミリカメラ等のオートフォーカス用光電変換被写体検出
装置等にも適用可能でおる。

（従来技術） 近年、光電変換装置、特に固体撮像装置に関する研究が
ＣＣＤ型およびＭＯＳ型の２方式を中心に行われている
。

ＣＣＤｆｉ撮ｆ象装置は、ＭＯ８型キャパシタ電極下に
ポテンシャル井戸を形成し、光入射により発生した電荷
をこの井戸に蓄積し、読出し時には、・こし、うのポテ
ンシャル井戸を、電極にかけるパルスにより順次動かし
て、蓄積された電荷を出力アンプまで転送して読出す、
という原理を用いている。

したがって、比較的構造が簡単であり、ＣＣＤ自体で発
生する雑音が小さく、低照度撮影が可能となる。

一方、ＭＯ８型撮像装置は、受光部を構成するｐｎ接合
より成るフォトダイオードの各々に光の入射により発生
した電荷を蓄積し、読出し時には、それぞれのフォトダ
イオードに接続さねたＭＯＳスイッチングトランジスタ
を順次ＯＮすることにより蓄積された電荷を出力アンプ
に読出す、という原理を用いている。したがって、ＣＣ
Ｄ型に比較して構造上複雑となるものの、蓄積容量を大
きくとることができ、ダイナミック・レンジを広くする
ことができる。

しかし、こｔら従来方式の虚像装置には、次のような欠
点が存在するために、将来的に高解像度化を進めて行く
上で大きな支障となっていた。

ＣＣＤ型撮像装置では、１）出力アンプとしてＭＯＳ型
アンプがオンチップ化されるために、シリコンとシリコ
ン酸化膜の界面がら画ｉ＃！１上１．目につきゃすい１
／ｆ雑音が発生する。２）高解像度化を図るために、セ
ル数を増加させて高′＆ｉ度化すると、ひとつのポテン
シャル井戸に蓄積できる最大電荷量が減少し、ダイナミ
ツ゛クレンジが取れなくなる。３）蓄積電荷を転送して
行く構造であるだめに、セルに一つでも欠陥が存在する
と、そこで電荷転送がストップしてしまい、製造歩留り
が悪くなる・ ＭＯＳ型撮像装置では、１）信号読出し時に、各フォト
ダイオードに配線容量が接続されているために、大きな
信号電圧ドロップが発生する。２）配線容量が大きく、
これによるランダム雑音の発生が太きい。３）走査用Ｍ
ＯＳスイッチングトランジスタの寄生容量のバラツキに
よる固定パターン雑音の混入がある。このために、低照
度撮像が困難となり、また、高解像度化を図るために各
セルを縮小すると、蓄積電荷は減少するが、配線容量が
あまり小さくならないために、Ｓ／Ｎ比が小さくなる。

また、ＣＣＤ型、ＭＯＳ型撮像装置、共通の欠点として
、空乏層中で熱的に電子・正孔対が発生し、入射光がな
い時でありても出力が現われるという問題を有している
。このいわゆる暗電流は、読出し動作時に光情報信号と
共に読出しているので、この暗電流のバラツキが映像に
悪影響を及ぼしてしまう。

このように、ＣＣＤ型およびＭＯＳ型撮像装置は高解像
度化に対して本質的な問題点を有している。これらの撮
像装置に対して、新方式の半導体撮像装置が提案されて
いる（特開昭５６−１５０８７８号公報、特開昭５６−
１５７０７３号公報、特開昭５６−１６５４７３号公報
）。ここで提案されている方式は、光入射によって発生
した電荷を制御電極（例えば、バイポーラトランジスタ
のペース、静電誘導トランジスタＳＩＴあるいはＭＯＳ
）ランジスタのゲート）に蓄積し、蓄積された電荷を各
セルの増幅機能を利用して電荷増幅全行い読出すもので
ある。この方式では、高出力、広ダイナミック・レンジ
、低雑音および非破壊読出しが可能であり、高解像度化
の可能性を有している。

しかしながら、この方式は基本的にＸ−Ｙアドレス方式
であり、また各セルは、従来のＭＯＳ型セルにバイポー
ラトランジスタ、５ＩＴ）ランジスタ等の増幅素子を複
合したものを基本構造としているために、高解像度化に
限界が存在する。

又、読み出された信号の中に暗信号のムラが所定の規則
的なパターンで重畳する場合があり、これが画質に悪影
響を与えていた。

（目的） 本発明による固体撮像装置は上記従来の問題点を解決し
ようとするものであり、 特に複数の光電変換素子の暗信号ムラを除去し得る撮像
装置を提供する事を目的としている。

（実施例） 以下、本発明の実施例を図面を用いて詳細に説明する。

第１図および第２図は、本発明の一実施例に係る光電変
換装置を構成する光センサセルの基不、構造および動作
を説明する図である。

第１図（ｍｌは、光センサセルの平面図、第１図（ｂ）
は、そのＡ−Ａ’線断面図、第２図は、その等何回路で
ある。なお、各部位において共通するものについては同
一の番号をつけている。

第１図では、整列配置方式の平面図を示したが、水平方
向解像度を高くするために、画素ずらし方式（補間配置
方式）にも配置できることはもちろんのことである。

この光センサセルは、次のような構造を有している。

第１図（ａ）、（ｂ）に示すごとく、ｎ型シリコン基板
１の上に、 バシペーシ１ン膜２； シリコン酸化膜より成る絶縁酸化膜３；となり合う光セ
ンサセルとの間を電気的に絶縁するための絶縁膜又はポ
リシリコン膜等で構成される素子分離領域４； エピタキシャル技術等で形成される不純物濃度の低いｎ
−領域５； その上に、バイポーラトランジスタのベースとなるｐ領
域６： バイポーラトランジスタのエミッタとなるｎ領域７； 信号を外部へ読出すだめの、例えばア〃ミニウム（ＡＩ
）等の導電材料で形成される配線８：ｐ領域６に絶縁膜
３をはさんで対向し、浮遊状態になされたｐ領域６にパ
ルスを印加するだめのキャパシタ電極９； キャパシタ電極９に接続された配線１０；基板１の裏面
にオーミックコンタクトをとるために形成されたｎ領域
１１： そして、バイポーラトランジスタのコレクタ電位を与え
るだめの電極１２： がそれぞれ形成され、上記光センサセルを構成している
。

第２図に示す等価回路において、コンデンサＣｏｘ１３
は、電極９、絶縁膜３、ｐ領域６のＭＯ８構造よυ構成
され、又バイポーラトランジスタ１４は、エミッタとし
てのｎ＋領域７、ベースとしてのｐ領域６、コレクタと
してのｎ−領域５および領域１の各部分より構成されて
いる。これらの図面から明らかなように、ｐ領域６は浮
遊領域になされている。

また、バイポーラトランジスタ１４の等何回路ハ、ベー
ス・エミッタの接合容量Ｃｂｅ　１５　、べ−５ス・エ
ミッタのｐｎ接合ダイオードＤｂｅ　１６　、ベース寺
フレクタの接合容量Ｃｂｃ　１７　、ヘ−、＜・；レク
タのｐｎ接合ダイオードＤｂｃ１８及び電流源１９．２
０で表現される。

次に、このような構成を有する光センサセルの基本動作
を説明する。

この光センサセルの基本動作は、光入射による電荷蓄積
動作、読出し動作およびリフレッシュ動作より構成され
る。電荷蓄積動作においては、例えばエミッタは、配線
８を通して接地さ−れ、コレクターは配線１２を通して
正電位にバイアスされている。またベースは、あらかじ
めエミッタ７に対して逆バイアス状態にされているもの
とする。

この状態において、第１図に示す様に光センナセルの表
側から光２０が入射してくると、半導体内においてエレ
クトロン・ホール対が発生する。

この内、エレクトロンは、ｎ領域１が正電位にバイアス
されているのでｎ領域１側に流れだしていってしまうが
、ホールはｐ領域６にどんどん蓄積されていく。このホ
ールのｐ領域への蓄積によりｐ領域６の電位は次第に正
電位に向かって変化していく。この時、光により励起さ
れたホールがベースに蓄積することにより発生する電位
ＶｐはＶｐ＊Ｑ／Ｃで与えられる。Ｑは蓄積されるホー
ルの電荷量であり、Ｃは（ｂｅ１５とＣｂｃ１７を加算
した接合容量である。

ここで注目すべきことは、高解像度化され、セルサイズ
が縮小化されていった時に、一つの光センサセルあたり
に入射する光量が減少し、蓄積電荷量Ｑが共に減少して
いくが、セルの縮小化に伴ない接合容量もセルサイズに
比例して減少していくので、光入射により発生する電位
Ｖｐはほぼ一定にたもたれるということである。これは
本発明における光センサセルが第１図に示すごとく、き
わめて簡単な構造をしており有効受光面がきわめて大き
くとれる可能性を有しているからである。

以上の様にしてｐ領域６に蓄積された電荷により発生し
た電圧を外部へ読出す動作について次に説明する。

読出し動作状態では、エミッタ、配線８は浮遊状態に、
コレクターは正電位ＶＣＣに保持される。

今、光を照射する前に、ベース６を負電位にバイアスし
た時の電位を−ｖｂ　とし、光照射により発生した蓄積
電圧をＶｐとすると、ベース電位は、−ｖｂ十ｖｐなる
電位になっている。この状態で配線１０を通して電極９
に読出し用の正の電圧Ｖｒを印加すると、この正の電位
ｖｒは酸化膜容量Ｃｏｘ１３とベース・エミッタ間接合
容１１ｃｂｅ１５、ベース・コレクタ間接合容量Ｃｂｃ
１７により容量分割され、ペース電位は、 となる。ここで、ペース電位を次式に示すＶｂｓだけ、
余分に順方向にバイアスすると、ペース電位は、光照射
により発生した蓄積電圧Ｖｐよりさらに順方向にバイア
スされる。そのために、エレクトロンはエミッタからベ
ースに注入され、コレクタ電位が正電位になりているた
めに、ドリフト電界に加速されてコレクタに到達する。

第３図（−は、Ｖｂｓ＝０．６Ｖ　　とした場合の蓄積
電圧Ｖｐに対する読出し電圧の関係を示すグラフである
。

同グラフによれば、１００　ｎ５ｅｃ程度以上の読出し
時間（読出し電圧Ｖｒをキャパシタ電極９に印加してい
る時間）をとれば、蓄積電圧ｖｐ　と読出し電圧は、４
桁程度の範囲にわたって直線性が確保され、高速読出し
が可能であることを示して、いる。

上記の計算例では、配線８の容量を４９Ｆ、接合容。

量Ｃｂ　ｅ　＋　Ｃｂ　ｃを０．０１４ｐＦ　　とした
場合であり、その容量比は約３００倍の異なっているが
、ｐ領域６に発生した蓄積電圧Ｖｐは何らの　衰も受け
ず、且つバイアス電圧Ｖｂｓの効果により、きわめて高
速に読出し動作が行われたことを示している。これは、
上記光センサセルのもつ増幅機能が有効にはたらいたか
らである。このように、出力電圧が大きいために、固定
パターン雑音、出方容量に起因するランダム雑音が相対
的に小さくなり、極めて良好なＳ／Ｎ比の信号を得るこ
とができる。

先に、バイアス電圧Ｖｂｓを０．６ｖに設定した時、４
桁程度の直線性が１００　ｎ５ｅｃ程度の高速読出し時
間で得られることを示したが、この直線性および読出し
時間とバイアス電圧Ｖｂｓ　との関係を第３図（ｂ）に
示す。

第３図国に示すグラフによれば、バイアス電圧ｖｂ−に
よる、読出し電圧が蓄積電圧の所望の割合（％）に達す
るのに必安な読出し時間を知ることができる。したがっ
て、撮像装置の全体の設計から読出し時間および必要な
直線性が決定されると、必要とされるバイアス電圧Ｖｂ
ｓが第３図（ｂ）のグラフを用いることにより決定する
ことができる。

上記構成に係る元センサセルのもう一つの利点は、ｐ領
域６に蓄積されたホールはｐ領域６におけるエレクトロ
ンとホールの再結合確率がきわめて小さいことから非破
壊的に読出し可能なことである。このことは、上記構成
に係る光センサセルを撮像装置として構成した時に、シ
ステム動作上、新しい機能を提供することができること
を意味する。

さらに、ｐ領域６に蓄積電圧Ｖｐを保持できる時間は極
めて長く、最大保持時間は、むしろ接合の空乏層中にお
いて熱的に発生する暗電流によって制限を受ける。しか
し、上記光センサセルにお゛いて、空乏層の広がってい
る領域は、極めて不純物濃度が低いｎ−領域５であるた
めに、その結晶性が良好であり、熱的に発生するエレク
トロン・ホール対は少ない。

次いでｐ領域６に蓄積された電荷をリフレッシュする動
作について説明する。

上記構成に係る光センサセルでは、すでに述べたごとく
、ｐ領域６に蓄積された電荷は、読出し動作では消滅し
ない。このため新しい光情報を入力するためには、前に
蓄積されていた電荷を消滅させるためのり７レツシ工動
作が必要である。また同時に、浮遊状態になされている
ｐ領域６の電位を所定の負電圧に帯電させておく必要が
ある。

上記構成に葆る光センサセルでは、リフレッシエ動作も
読出し動作と同様、配線１０ｔ−通して電極９に正電圧
を印加することにより行なう。このとき、配線８°を通
してエミッタを接地する。コレクタは、電極１２を通し
て接地又は正電位にしておく。第４図（ａ）にリフレッ
シ−動作の等節回路を示す。但しコレクタ側を接地した
状態の例を示している。

この状態で正電圧Ｖｒｈなる電圧が電極９に印加される
と、ペース２２には、酸化膜容１ｉｃｏｘ１３、ペース
・エミッタ間接合容１１ｃｂｅ　ｉ　５、ヘ−、ｘ、・
コレクタ間接合容量ｃｂｃ１７の容量分割により、Ｃｏ
ｘ＋Ｃｂｅ＋Ｃｂｃ なる電圧が、前の読出し動作のときと同様瞬時的にかか
る。この電圧により、ペース・エミッタ間接合ダイオー
ドＤｂｅ１６およびペース・コレクタ間接合ダイオード
Ｄｂｃ１８は順方向バイアスされて導通状態となり、電
流が流れ始め、ペース電位は次第に低下していく。

この時、浮遊状態にあるベースの電位の変化について計
算した結果を、ベース電位の時間依存性の一例として第
４図（ｂ）に示す。横軸は、リフレッシュ電圧Ｖｒｈが
電極９に印加された瞬間からの時間経過すなわちリフレ
ッシ五時間を、縦軸は、ベース電位をそれぞれ示し、ベ
ースの初期電位をパラメータにしている。ペースの初期
電位とは、リフレッシュ電圧Ｖｒｈが加わった瞬間に、
浮遊状態にあるベースが示す電位であり、Ｖｒｈ。

Ｃｏｗ、Ｃｂｅ、Ｃｂｃ及びベースに蓄積されている電
荷によってきまる。

この第４図（ｂ）をみれば、ベースの電位は初期電位に
よらず、ある時間経過後には必ず、片対数グツ７上で一
つの直線にしたがって下がりていくことがわかる。

ｐ領域６が、ＭＯＳキャパシタＣｏｘを通して正電圧’
ｔ６る時間印加し、その正電圧を除去すると負電位に帯
電する仕方には、２通９の仕方がある。一つは、ｐ領域
６から正電荷を持つホールが、主として接地状態に必る
ｎ領域１に流れ出すことによって、負電荷が蓄積される
動作である。

一方、ｎ　領域７やｎ領域１からの電子が、ｐ領域６に
流れ込み、ホールと再結合することによって、ｐ領域６
に負電荷が蓄積する動作も行なえる。

上記構成に係る光センサセルによる固体撮像装置では、
リフレッシュ動作により全てのセンサセルのベース電位
をゼロボルトまで持っていく完全リフレッシュモードと
（このときは第４図（ｂ）の例では１０（ｓｅｅ）を要
する）、ベース電位にはある一定電圧は残るものの蓄積
電圧Ｖｐによる変動成分が消えてしまう過渡的リフレシ
ュモードの二つが存在するわけである。（このときはｗ
、４図（ｂ）の例では、１０［μｓｅｃ　３〜１０　Ｌ
　ｓｅｃ　］のリフレツシュノくルストナル）。

完全にリフレッシュモードで動作させるか、過渡的リフ
レッシュモードで動作させるかの選択は撮像装置の使用
目的に−よって決定される。

以上が光入射による電荷蓄積動作、読出し動作、リフレ
ッシュ動作よりなる上記構成に係る光センサセルの基本
動作の説明であり、各動作を基本サイクルとして、入射
光の観測又は光情報の読出しを行うことが可能となる。

以上説明したごとく、上記構成に係る光センサセルの基
本構造は、すでにあげた特開昭５６−１５０８７８、特
開昭５６−１５７０７３、特開昭５６−１６５４７３の
各公報に記載された撮像装置と比較してきわめて簡単な
構造であり、将来の高解像度化に十分対応できるととも
に、それらのもつ優れた特徴である増幅機能からくる低
雑音、高出力、広ダイナミツクレンジ、非破壊続出し等
のメリットをそのまま保存している。

次に、以上説明した光センサセルを用いた固体撮像装置
について説明する。

第５図は、上記光センサセルを２次元的に配列して構成
した本発明による固体撮像装置の一実施例の回路図であ
る。

すでに説明した点線でかこまれた第１の光電変換素子と
しての基本光センサセル３０（この時バイポーラトラン
ジスタのコレクタは基板および基板電極に接続されるこ
とを示している。）、読出しパルスおよびリフレッシエ
パルスを印加するための水平ライン３１．３１’、　３
１”、読出しパルスを発生させるための読み出し手段を
構成する垂直シフトレジスタ３２、垂直シフトレジスタ
３２と水平ライン３１．３１’、３１”の間のバッファ
ＭＯ８）ランジスタ３３．３３’、３３”、バッファＭ
Ｏ８）ランジスタ３３．３３’、　３３”のゲートにパ
ルスを印加するだめの端子３４、リフレッシュパルスを
印加するためのバッファＭＯＳトランジスタ３５．３５
’、　３５”　、それのゲートにパルスを印加するだめ
の端子３６、リフレッシュパルスを印加するための端子
３７、基本光センサセル３０から蓄積′亀圧を読出すた
めの垂直ライン３８゜３８’、３８″、各垂直ラインを
選択するだめのパルスを発生する読み出し手段を構成す
る水平シフトレジスタ３９、各垂直ラインを開閉するた
めのゲート用ＭＯ８）ランジスタ４０．４０’、４０”
、蓄積電圧をアンプ部に読出すための出力ライン４１、
読出し後に、出力ラインに蓄積した電荷をリフレッシュ
するためのＭ　Ｏ５）−ｙレジスタ４２、ＮＯＳトラン
ジスタ４２ヘリフレッシュパルスを印加するための端子
４３、 読出し動作において垂直ライン３８，３８’、３８”に
蓄積された′電荷をリフレッシュするだめのＭＯＳトラ
ンジスタ４４．４４’、４４”、ＭＯＳ　）　／Ｆンジ
スタ４４．４４’、４４”のゲートにパルスを印加する
ための端子４５、垂直シフトレジスタ３２からＡノ等で
遮光されセル３０と略同じ光電変換特性を有する第２の
充電変換素子としての元センサセル３０′に読出しパル
スを印加するための配線４６、遮光された光センサセル
３０′に読出しパルス及びリフレッシュパルスを印加す
るだめの水平ライン４７、配線４６と水平ライン４７０
間のバッファＭＯ８）ランジスタ４８、元センサセル３
０′から蓄積電圧を読出すだめの垂直ライン４９．４９
’。

４　ｔａ　／／、各垂直ラインを開閉するだめのゲート
用ＭＯＳトランジスタ５０．５０’、５０”、蓄積電圧
をアンプ部に読出すための出力ライン５１．読出し動作
において垂直ライン４９．４９’、４ｔａ”　　に蓄積
さハた電荷をリフレッシュするだめのＭＯＳ）ランジス
タ５２．５２’、５２”、リフレッシュパルスを印加す
るだめのバッファＭＯＳトランジスタ５３、読出し後に
、出力ライン５１に蓄積した電荷をリフレッシュするた
めのＭＯＳ）ランジスタ５４、出力ライン４１と出力ラ
イン５１に現れた信号電圧の差を出力するための差動ア
ンプ５５、出力ライン５６により撮像素子が構成されて
おり、更に端子３４，３６，３７，４３，４５．レジス
タ３２．３９　　に対して駆動パルスを供給するクロッ
クトライバＣＫＤ、クロックトライバＣＫＤにタイミン
グパルスを供給するクロックジェネレータＣＫＧ１に加
えることによりこの固体撮像装置は構成されている。尚
、クロックトライバＣＫＤ、クロックジェネレータＣＫ
Ｇにより制御手段が構成されている。

この固体撮像装置の動作について第５図および、第６図
に示すクロックトライバＣＫＤの出力パルスタイミング
図を用いて説明する。

第６図において、区間６１はリフレッシュ動作、区間６
２は蓄積動作、区間６３は読出し動作にそれぞれ対応し
ている。

時刻１＋において、基板電位、すなわち光センサセル部
のコレクタ電位６４は、接地電位または正電位に保たれ
るが、第８図では接地電位に保たれているものを示して
いる。接地電位又は正電位のいずれにしても、すでに説
明した様に、リフレッシュに要する時間が異なってくる
だけであり、基本動作に変化はない。端子４５の電位６
５はｈｉｇｈ状態であり、ＭＯＳ）う、レジスタ４４．
４４’。

４４”、５２，５２’、５２”は導通状態に保たれ、各
党センサセルは、垂直ライン３８．３８’、３８”。

４９．４９’、４９”を通して接地されている。また端
子３６には、波形６６のごとくバッファＭＯＳトランジ
スタが導通する電圧が印加されており、全画面一括りフ
レッシー用バッファＭＯＳトランジスタ３５．３５’、
３５”、５３は導通状態となっている。この状態で端子
３７に波形　６７のごとくパルスが印加されると、水平
ライン３１．３１’。

３１”、４７を通して各党センサセルのベースニ電圧が
かかり、すでに説明した様に、リフレッシュ動作に入り
、それ以前に蓄積されていた電荷が、完全リフし／ツシ
ュモード又は過渡°的すフレシェモードにしたがってリ
フレッシュされる。完全リフレノシーモードになるか又
は過渡的リフレフシーモードになるかは波形６７のノく
ルス幅により決定されるわけである。

ｔ７時刻に分いて、すでに説明したごとく、各光センサ
セルのトランジスタのベースはエミッタに対して逆バイ
アス状態となり、仄の蓄積区間６２へ移る。このリフレ
ノツユ区間６１においては、図に示すように、他の印加
パルスは全てｌｏｗ　状態に保たれている。

蓄積動作区間６２に２いては、基板電圧、すなわちトラ
ンジスタのコレクター位波形　ｂ４は正電位にするっこ
れにより光照射により発生したエレクトロン・ホール対
のうちのエレクトロンを、コレクタ側へ早く流してしま
うことができる。しかし、このコレクタ電位を正電位に
保つことは、ベースをエミッタに対して逆方向ノくイア
ス状態、すなわち負電位にして撮像しているので必須条
件ではなく、接地電位あるいは若干負電位状態にしても
基本的な蓄積動作に変化はない。

蓄積動作状態においては、ＭＯＳ）ランジスタ４４．４
４’、４４”、５２．５２’、５２″のゲート端子４５
の電位６５は、リフレッシュ区間と同様、ｈｉｇｈに保
たれ、各ＭＯＳトランジスタは導通状態に保たれる。こ
のため、各元センサセルのエミッタは垂直ライン３８．
３８’、３８”、４９゜４９’、４９”　を通して接地
されている。強い元の照射により、ベースにホールが蓄
積され、飽和してくると、すなわちベース電位がエミッ
タ電位検地電位）に対して順方向バイアス状態になって
くると、ホールは垂直ライン３８．３８’、３８”。

４９、．４９”、　４９”を通して訛れ、そこでベース
電位変化は停止し、はクツリプされることになる。

したがって、垂直方向にとなり合う光センサセルのエミ
ッタが垂直２イア３８，３８′、３８″により共通、に
接続されていても、この様に垂直ライン３８．３８’、
３８”を接地しておくと、ブルーミング現象を生ずるこ
とはない。

このプルーミング現象をさける方法は、ＭＯＳトランジ
スタ４４．４４’、４４”を非導通状態にして、垂直ラ
イン３８．３８’、　３８”　　を浮遊状態にしていて
も、基板電位、すなわちコレクタ電位６４を若干負電位
にしておき、ホールの蓄積によりベース電位が正電位方
向に変化してきたとき、エミッタより先にコレクタ側の
方へ流れだす様にすることにより達成することも可能で
ある。

蓄積区間６２に次いで、時刻ｔｓより読出し区間６３に
なる。この時刻ｔ、において、ＭＯＳ）ランジスタ４４
，４４’、４４”、５２．５２’、５２”のゲート端子
４５の電位６５をｌｏｗにし、かつ水平ライン３１．３
１’、３１”、４７のバッファーＭＯＳトランジスタ３
３．３３’、３３”　、４８のゲート端子の電位６８を
ｈｉｇｈにし、それぞれのＭＯ８？ランジスタを導通状
態とする。但し、このゲート端子３４の電位６８をｈｉ
ｇｈにするタイミングは、時刻ｔ８であることは必須条
件ではなく、それより早い時刻であれば良い。

時刻ｔ４では、垂直シフトレジスター３２の出力のうち
、水平ライン３１に接続されたものおよび配線４６が波
形６９のごと（ｈｉｇｈとなり、このとき、ＭＯＳ）ラ
ンジスタ３３および４８が導通状態であるから、この水
平ライン３１に接続された３つの各光センサセルと水平
ライン４７に接続された３つの各党センサセルの読出し
が行なわれる。この読出し動作はすでに前に説明した通
りであり、各光センサセルのベース領域に蓄積された信
号電荷により発生した信号電圧は、そのまま、垂直ライ
ン３８．３８’、３８“に現われる。一方、このとき同
時に連光された光センサセル３０′からは暗電圧に相当
した信号電圧が垂直ライン４９゜４９’、４９”に現わ
れる。このときの垂直シフトレジスター３２からのパル
ス電圧のパルス幅は、第３図（、）に示した様に、蓄積
電圧に対する読出し電圧が、十分直線性を保つ関係にな
るパルス幅に設定される。またパルス電圧は先に説明し
た様に、Ｖｉａｓ分専はエミッタに対して順方向バイア
スがかかる様調整される。

次いで、時刻ｔ、において、水平シフトレジスタ３９の
出力のうち、垂直ライン３８および４９に接続されたＭ
ＯＳ）ランジスタ４０および５０のゲートへの出力だけ
が波形７０のごと（ｈｉｇｈとなり、ＭＯＳトランジス
タ４０および５．０が導通状態となり、出力信号は出力
ライン４１および５１を通して、差動アンプ５５に入り
、これらの差、すなわち暗電圧を差引いた信号電圧が出
力端子５６から出力される。この様に信号が読出された
後、出力ライン４１および５１には配線容量に起因する
信号電荷が残りているので、時刻ｔ、において、ＭＯＳ
）ランジスタ４２および５４のゲート端子４３にパルス
波形７１のごとくパルスを印加し、ＭＯＳ）ランジスタ
４２および５４を導通状態にシテ出カライン４１および
５１を接地して、この残留した信号電荷をリフレッシュ
してやるわけである。以下同様にして、スイッチングＭ
Ｏ８）ランジスタ４σ、４０”、５０．５０’、５０”
を順次　・導通させて垂直ライン３８’、３８”、４９
．４９’。

４９″　の信号出力を読出す。この様にして水平に並ん
だ一ライン分の各党センサセルから信号を読出した後、
垂直ライン３８．３８’、３８”、４９゜４９’、４９
”　には、出力ライン４１と同様、それの配線容量に起
因する信号ｔ＃が残留しているので、各垂直ライン３８
．３８’、３８″、４９．４９’。

４９″　に接続されたＭＯＳトランジスタ４８゜４８’
、４８”、５２．５２’、５２”を、それのゲート端子
４５に波形６５で示される様にｈｉｇｈにして導通させ
、この残留信号電荷をリフレッシ−する。

次いで、時刻ｔａにおいて、垂直シフトレジスター３２
の出力のつち、水平ライン３１′に接続された出力およ
び配線４６が波形６９′のどとくｈｉｇｈとなり、水平
ライン３１′および４７に接続された各党センサセルの
蓄ＭＫ！圧が、各垂直ライン３８．３８’、３８”、４
９．４９’、４９”読出されるわけである。以下、順次
前と同様の動作により、出力端子５６から信号が読出さ
れる。

本実施例では、遮光された光センサセル３０′を設けて
いるが、これを設けた意味を第５図と第６図を用いもう
少し詳しく述べる。

垂直シフトレジスタの出力波形６９は、水平ライン３１
に接続された全ての光センサセルの読出し動作が終るま
で、ｈｉｇｈ状態にあるが、このよ、うにしておくと、
垂直ライン３８．３８’、３８”に読出された信号電圧
を、バッファＭ、ＯＳ　）ランジスタ４０．４０’、４
０”を順次閉いて出力ライン４１に転送する際に、垂直
ライン３８．３８’、　３８”と出力ライン４１の配線
容量の分割比で電圧が下がる、ことはない。すなわち、
垂直ライン３８．３８’。

３８″　に読出された信号゛電圧は、そのまま出力ライ
ン４１に現れる。これは遮光された光センサセル３０′
　の読出し動作においても、全く、同様である。しかし
、このとき、光センサセル３０のうち右側にあるものほ
ど読出しパルスが長い時間かかるので、蓄積時間が同じ
であるにもかかわらず右側にある光センサセルからの出
力はど大きくなりてしまう。この現象は遮光された光セ
ンサセル３０’についても同様に起こる。したがって本
実施例の差動アンプ５５は、この現象を除去し、かつ、
暗電圧信号をも差引く効果がある。

また、本実施例では、センサ部に用いられる光センサセ
ル３０と同一のものが、遮光された第２の光センサセル
３０′に用いられ、かつ、第２の光センサセル３０′は
センサ部３０と同一基板に設けられる。これによって、
センサ部３０の温度変化による暗電流の変化を、近似的
に第２の光センサセル３０′の温度変化による暗を流の
変化として検出することができる。

従って差動アンプ５５の出力は、入射光の強度に比例し
、大出力で、Ｓ／Ｎ比が大きく、かつ、温度変化に影響
されない光情報信号となる。

尚、本発明はライセンサについても適用できる事は言う
までもない。

又、演算手段としては単に減算金するだけでなく、第１
、第２の光電変換素子の出力に夫々所定の重みを付加し
てから減算するものであっても良い。

（効果） 以上詳細に説明したように、本発明による撮像装置は一
個のトランジスタで一画素を講成できるために、高密度
化が極めて容易であり、しかもプルーミイグおよびスミ
ア等の現象が少ない。また、高感度であり、ダイナミッ
クレンジを広くとることができる。

また、光センサセル自体が増幅機能を有しているので、
大きな出力電圧を得ることができる。

さらに、本発明による撮像装置は、簡単な構成で暗醒流
成分を除去することができる上に、光情報信号の温度変
化の影響も除去することができ、かつＳ／Ｎ比の大きな
信号を得ることができる。

【図面の簡単な説明】

第１図（ａ）は、光センサセルの平面図、第１図（ｂ）
はそのＡ−Ａ’線断面図、 第２図は、上記元センサセルの等価回路図、第３図（ａ
）は、バイアスを圧Ｖｂ８＝　０．６　Ｖとした場合の
蓄積電圧ｖｐに対する読出し電圧の関係を示す図、第３
図（ｂ）は、バイアス電圧Ｖｂｓ　に対する読出し時間
の関係を示す図、 第４図（ａ）にリフレッシュ動作時の光センサセルの等
価回路図、第４図（ｂ）は、リフレッシ一時間に対する
ペース電位の変化を示す図、 第５図は、上記光センサセルを２次元に配列して構成し
た不発明による・撮影装置の一実施例の回路図、 第６図は、本実施例の動作を説明する為のタイミングチ
ャートである。 ６・・・・・・ベース領域 ７・・・・・・エミッタ領域。 ８・・・・・・エミッタ電極 ９・・・・・・キャバ７タ電極 ３０・・・・・・光センサセル（第１の充電変換素子）
３０’・・・・・・元センサセル（第２の光電変換素子
）５５・・・・・・差動アンプ １ｔち　／　ｒ≧］と０） 第１口（ｂ） ７Ｚ万ゴ沼７ワＥＺＥ−／２　　　” へイヱスｔＦ！Ｌ 第４霞め） 質シ４０とｂ） １ｒ７

Claims (1)

1. 【特許請求の範囲】 半導体トランジスタの制御電極領域の電位をキャパシタ
   を介して制御することにより、前記制御電極領域に光励
   起によって発生したキャリアを蓄積する複数の光電変換
   素子と、上記光電変換素子と同一特性の遮光した複数の
   第２の光電変換素子と、該第２の光電変換素子の信号と
   、 第１の光電変換素子の信号とを同じ方向に読み出す読み
   出し手段と、 第１、第２の光電変換素子の出力を演算する演算手段と
   、を有する撮像装置。