JPS61153619A - 薄膜トランジスタ− - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は表示素子のスインチング素子として用いられる
薄膜トランジスターに関するものである。

［従来の技術］ 最近、ＯＡ機器端末や平面テレビ等薄形ディスプレイ開
発の要求が強くなっており、そのひとつとして、行列状
に電極を配置した液晶表示装置において、電極の交差部
分に能動素子を配置し、液晶の駆軌ｊ行う、アクティブ
マトリックス方式が、盛んに研究されている。第１０図
はアクティブマトリックスの代表的な等価回路図である
。　　（２０）は液晶層であり、（２１）は液晶層に印
加される電圧を保持するためのコンデンサーである。但
し、コンデンサー（２１）は省略されることもある。　
（２２）は液晶層を駆動する電圧を制御するためのスイ
ッチングトランジスタである＊　ｘ、、　Ｘ２．Ｘ３．
・・・はスイッチングトランジスタ（２２）ゲートを制
御する選択信号線、ＹＩ＋Ｙ２．Ｙ３．・・・は液晶を
駆動するのに必要な電圧を印加するためのデータ線であ
り、線順次で駆動される。

一方、スイッチングトランジスタとして用いる薄膜トラ
ンジスタの構造は、半導体層、ゲート電極、ソース電極
、ドレイン電極の位置関係に従って、コプレーナ型構造
、スタガー型構造などに分類される。第２図はコプレー
ナ型、第１１図はスタガー型の薄膜トランジスタの断面
図、第１２図はその平面図をそれぞれ示している０図中
で同一の番号でムた部分は、同一の薄膜トランジスタ構
成要素を示している。（１）は石英、ガラスなどの絶縁
性基板であり、この上に薄膜トランジスタが形成される
。（２）は半導体層であり、ポリシリコン、アモルファ
スシリコン、Ｃｄ５ａ等が用いられる。　（４）、　（
５）はそれぞれソース電極、ドレイン電極であり１通常
ＡＩ等で配線される。（８）はゲート絶縁膜であり。

５ｉ０２．　Ｓｉ３Ｎ４等で形成される。（９）はゲー
ト電極であり、ＡＩ、Ｏｒ等で配線される。　（２３）
は保護膜であり（ｌＯ）はコンタクトホールである。　
（１１）は透明導電膜から成る表示画素電極である。

以上のような構造を有する薄膜トランジスタを、各画素
に対応して配置することにより、従来のドツトマトリッ
クス方式等によるパネルと比べて、より優れた画質の高
密度表示を得ることが出来る。

［発明の解決しようとする問題点］ この様に、薄膜トランジスターを用いる事により、視認
性の良い高密度液晶表示が可能となるが、１画素に１個
の割で薄咬ト九ノしスターが必要な為、例えば６００行
２００列の表示を作る為には１２万個の薄膜トランジス
ターを一枚の基板内に作り込む必要があり、数多くのト
ランジスターを無欠陥で作る事は非常に困難な事である
。

トランジスター不良の欠陥の種類としては、ゲートやソ
ース断線、ゲート・ソース間短絡。

ゲート・ドレイン間短絡、トランジスター特性不良等が
ある。

ゲート及びソース断線は工程中のスクラッチ傷やクロス
オーバ一部のステップカバレッジ性不良の為に発生する
もので、液晶セルにした場合非点灯線欠陥となるが、断
線ラインの両端のリード取出し電極を接続する様な修復
により表示上欠陥のない様にする事は可能である。

一方ゲート・ソース間短絡は絶縁膜中の塵等の原因によ
り発生するが、この短絡がある場合はソース信号がたえ
ず短絡点を通じてゲートラインに逃げる為、そのゲート
には常に電圧がかかる−６なり点灯線欠陥となる。又ゲ
ート・ドレイン間短絡も同様の原因で発生するが、短絡
点を通じてゲート電圧がソース信号に係わらずドレイン
に印加される為常に点灯する点欠陥となる。又トランジ
スター特性が不良でゲート電圧が印加されても充分な電
流が流れない場合は、ソース信号電圧が印加されず選択
時に非点灯欠陥となる。

以上の様な欠陥の数はプロセス管理によって異なるが、
表示としては線欠陥は一本も許されず、点欠陥としても
０．０１％以下にする必要があるが、現状としては２０
０本以上のラインを持つ基板中にはθ〜数本のライン欠
陥や数個の点欠陥が含まれる事が多く、セルの歩留が低
く、アクティブマトリックスの実用化を妨げる主な問題
点となっていた。

ｃ問題点を解決するための手段］ 本発明は１、前述の問題点を解決すべくなされたもので
あり、１画素当り複数個のトランジスターを設け、かつ
第１のトランジスターのドレイン電極のみτｊ示主電極
接続させた事を特徴とする薄膜トランジスターを提供す
るものである。

本発明者が数多くの薄膜トランジスター基板を作成した
結果、種々の欠陥の発生する場所はランダムであり、近
接した薄膜トランジスターが欠陥となる確立は極めて低
い事が判明した。

かかる事実にかんがみ本発明者は薄膜トランジスター基
板の歩留を向上させる方法を提案するものである。

即ち一つの画素に対して複数のトランジスターを設ける
事により第１のトランジスターに欠陥がある場合は欠陥
部分を削除して第２のトランジスターを用いる事が出来
る様に接続し、隣のライン信号を表示する事により線欠
陥、点欠陥をなくしてアクティブマトリックス基板の歩
留を向上する事を可能にするものである。この場合ドツ
ト数が多い場合隣の画素と同じ表示であっても見分けが
つきにくく表示品質を保つ事は可能である。もちろんソ
ース電極、ゲート電極を夫々同一のライと層らとればこ
のような問題も生じない。

以下に第１図を参照しながら説明する。

まず透明な絶縁基板（１）（図示せず）の上に半導体層
を製膜後１画素当り２個の割で所定の形状にバターニン
グして半導体層（２）とする。

次にソースバスライン、ソース電極、ドレイン電極用の
金属を製膜し、所定の形状にパターニングしてソースバ
スライン（３）、ソース電極（４）、ドレイン電極（５
）を形成する。

この際ソースバスラインの左右にソース電極、ドレイン
電極を２組づつ設け、ｎ番目のソースバスラインの右側
にある第１のトランジスター（６）と、Ａ＋１番目のソ
ースバスラインの左側にある第２のトランジスター（７
）が一つの表示電極の為に設けられる様にする０次にゲ
ート絶縁膜（８）（図示せず）を形成後ゲートバスライ
ン用金属膜をコート後パターニングしてケートハスライ
ン（８）を設け、引き続いてドレイン電極上にコンタク
トホール（ｌＯ）を開けたｉ−： 後表示電極（１１）を第１のトラン乞し−（６）のドレ
イン電極（５）とのみ接触させる形で形成する。

以上の説明はコープレーナー型薄膜トランジスターの形
成について説明したが、スタッガー型、インバーテッド
スタッガー型やＥｕｒｏｄｉｓｐ−ｌａｙ　’８４　Ｐ
ｒｏｃｅｅｄｉｎｇｓ　ｐ、２５２に示されている様な
簡素化プロセスの薄膜トランジスターにも応用出来、特
に薄膜トランジスターの構造に制限されるものではない
。

又近年の研究では半導体としてａ−９ｉを用いる場合が
多いが、ＣｄＳｅ　、　丁ｅ等の半導体にも適用可能で
半導体の種類に制限されるものではない。

第２図にコープレーナー構造薄膜トランジスターの断面
図を示すが各番号は第１図の説明と同様である。

なお、この例では１画素当り２個のトランジスタを設け
たが３個以上としてもよいし、エレクトロクロミック表
示素子用のようにもともと１画素当り２個のトランジス
タを組み込むものについては表示画素に接続可能なトラ
ンジｌＪを２個以上設ける。即ちトランジスタの総数で
は３個以上となるようにしてもよい。

又、この例ではゲートバスラインは共通のラインを使用
しているが、ソースバスラインは隣接のパスラインに接
続されている。これもこの２個のトランジスタが共通の
ゲートバスライン、ソースバスラインに接続するように
してもよい。

なお、この例のように２個のトランジスタを用いるとき
には、各画素のゲートバスラインの長さの半分ずつとし
て同じ大きさのトランジスタを２個形成しておけば、特
性上の差も出にくく好ましい。

この場合一方のトランジスタのドレイン電極は表示電極
と接続され、他方は表示電極と分離されている。第１図
の如く表示電極の一部を切り欠き第２のトランジスター
（７）のドレイン電極と表示電極が接続されていないよ
うな構造としておくことにより容易に達成しうる。

右ススとゲート間での短絡はソース電極又はゲートバス
ラインのエツジ部に存在する微細な塵によって発生する
事が多く、ソース・ゲート間短絡によるライン点灯欠陥
を非点灯点欠陥に直す為にはソース電極を根本から切断
する事が有効である。この根本からの切断という点では
２個のトランジスタのソース電極を隣接する別のソース
バスラインからとるようにしておけば極めて容易に切断
分離して、第２のトランジスタを生かすことができる。

この様な場合の為には第３図に示す通り、ゲートバスラ
インと重ならない場所を通る接続ライン（１２）を介し
てソースバスライン（３）とソース電極（４）とを接続
する形にしておくと第３図（１３）の様に切断加工がし
易くなる。

又、ドレイン・ゲート間短絡も同様の原因で発生する事
があり、この場合の常時点灯点欠陥を直す為にはドレイ
ン電極と表示電極とを分離する為第４図（１４）の様に
ドレイン電極の一部を切断したり、第５図（１５）の様
に表示電極を切断すれば良しし」 以上の様にトランジスターの不良個所を切断した場合、
その画素には電気信号が全く入らず非点灯点欠陥となり
、表示品質を低下させる事になる。その為不良個所を切
断したトランジスターを持つ画素は第５図に示す様に隣
のソースバスラインに接続している第２のトランジスタ
ーと該画素の表示電極とを第５図（１６）の様にｖｃ続
する事により、隣の表示信号を受ける事が可能となり表
示品質は改善される。

以上述べた修復工程に於ける切断方法としてはレーザー
トリマーや、超音波カッターによる切断法等があるが何
ら方法には制限されるものではない、又第２のトランジ
スターのドレイン電極と表示電極の接続方法においても
微小な導体をディスペンサー等で付着させる方法、ＴＰ
Ｔ基板上に金やアルミをコートした硝子基板を対向させ
て配し、希望の寸法に絞り込んだレーザーをメタルコー
ト基板側から常圧又は減圧下で照射し、メタルをＴＰＴ
基板の希望の場所にコートさせるレーザニｉ−ト法等が
あるが方Ｕ、には特に制限されるものではない。

［作用］ アクティブデバイス基板作成後の検査に於て第１のトラ
ンジスターのソースＯゲート間短絡が発見された場合、
ソース接続ラインを切断する事により短絡点を通じてソ
ースバスラインか、らゲートバスラインへの電位の流れ
が塞がれる。又第１トランジスターのゲート・ドレイン
間短絡が発見された場合、ドレイン電極又は表示電極又
は両方の電極を適当な場所で切断する事により短絡点を
通じてのゲートバスラインから表示電極への電位の流れ
を防止する事が出来る。

次に該画素に対して設けられた第２のトランジスターの
ドレイン電極を該画素の表示電極と適当な方法で接続す
る事により該画素の隣のソース信号が該画素に供給され
、その結果隣の画素と同様な表示が行われる事になり、
点灯線欠陥、点灯点欠陥、非点灯点欠陥を防ぐ事が可能
となる。

［実施例］ 次に本発明の方法による薄膜トランジスターの製造及び
修復の実施例を示す。

実施例１ 第３図に示すように、５０ｍｍ角のガラス基板の上にコ
ープレーナー構造の薄膜トランジスターを作製した。ま
ず厚さ２０００人のアモルファスシリコンをコート後１
画素当り２個パターニングし、それらの上に厚さ５ＱＱ
Ｑへのドレイン電極（５）　、　　ソースバスライン（
３）　、　　ソース接続電極（１２）、ソース電極（４
）をＡＩで配線した。次に厚さ２０００人のＳ　ｉＯＮ
膜をコート後ドレイン電極上にコンタクトホール（１０
）をドライエツチングで開けた。続いてＩＴＯ透明透明
膜導膜いて第１のトランジスターのドレイン電極のみに
接続した表示電極（１１）を形成し、２００Ｘ　２００
画素の薄膜トランジスターを作成した。

その後全数のトランジスターの検査を行ったところ、３
個所のソース・ゲート間短絡と、２個所のゲート・ドレ
イン間上り絡と４個＋１ｊメ））ランシスター特性不良
が確認出来た。次にソース・ゲート間短絡しているトラ
ンジスターのソース接続ライン部分を第６図（１３）の
如く、又ゲート・ドレイン間短絡及び特性不良のトラン
ジスターの表示電極部分をそれぞれ第５図（１５）の様
にレーザートリマーにて溶断した。続いてレーザートリ
マーの照準を第２のトランジスターのドレイン電極の一
部と該画素の表示電極の一部にかかる形に定めた後、５
０００人の金をコートした硝子基板を薄膜トランジスタ
基板上に金コート面を接する様に置いてレーザー照射〜
を行った。その結果第５図、第６図（１６）に示される
様にレーザーの照射された部分の金が蒸発し薄膜トラン
ジスター基板に再付着する事により第２のトランジスタ
ーのドレイン電極と該画素の表示電極とを接続する事が
出来た。

別の方法としてマイクロディスペンサーにより第４図（
１７）の様に銀ペーストを小量塗布する事によってもド
レイン電極と表示電極とを接続する°１を−が’ｊｌ能
であった。

以上の様に基板内の全ての欠陥トランジスターの切断及
び接続処理をした後ポリイミドの配向膜をコートして液
晶表示パネルを組み立てて２点灯検査を行ったところ、
点灯線欠陥、非点灯線欠陥、点灯点欠陥、非点灯点欠陥
は１個もなく、良好な表示が得られた。拡大鏡で欠陥の
あった個所を注意深く観察すると隣の画素と同じ表示に
なっている事が確認出来たが、通常の使用距離の目から
３０ｃｍの距離から観察した限りほとんど認知出来ず、
画像としては全く問題がない事が判った。

実施例？ 第７図に示す様に５０１角のガラス基板の上に簡素化プ
ロセスによるスタッガー型構造の薄膜トランジスター（
Ｅｕｒｏｄｉｓｐｌａｙ　’８４　Ｐｒｏｃｅｅｄｉｎ
ｇｓｐ、２５２に掲載されたＴＰＴに類似構造）（従来
例では第７図の第２トランジスターがない構造である）
を作成した。まず厚さ１０００人のＩＴＯ５００人のｎ
’ａ−９ｉをコート後ソースバスライン（３）及びドレ
イ−Ｚ電極（５）、表示電極（１１）をパターニングし
た。その際、第２のトランジスター用のドレイン電極（
１８）も作成しておく０次に２０００人のａ−９ｉ、　
２０００人の５ｉＯＮ膜をＰ−ＧＶＤでコート後ゲート
電極用アルミを３０００人コートした。ホトレジストを
用いてゲート電極（８）のパターンでアルミ、ａ−Ｓｉ
、　５ｉＯＮｌｌｉをエツチングし次にＩＴＯ上のｎ”
ａ−３ｉもエツチングして薄膜トランジスターを完成し
た。基板上の全てのトランジスターの検査を行ったとこ
ろ、２個所のゲート・ソース間短絡と、ｌ＠所のゲート
−ドレイン短絡と、４個所のトランジスター特性不良が
確認出来た。

ゲート・ソース短絡トランジスターに関しては該不良ト
ランジスターの両端のソースバスライン第８図（１９）
をゲート・ドレイン短絡及び特性不良のトランジスター
に関してはドレイン電極部第９図（１４）を超音波カッ
ターにより切断した。

次に実施例１に記した方法で第２のトランジスターのド
レイン電極と一廣ジｉ電極を第８図、第９図（１６）の
様に接続した。又切断したソースバスラインに関しては
周辺の取出し電極の両端を電線でｖｃａｔ、た、この薄
膜トランジスター基板を用い液晶表示パネルを組み立て
て点灯検査を行ったところ、線欠陥、点欠陥は全くなく
良好な表示が得られた。欠陥トランジスタ一部の画素の
見え方は実施例１と同様であった。

［発明の効果］ 薄膜トランジスターを用いて画像表示素子を作る場合−
板の基板の上に数万個のトランジスターを作る必要があ
る。パターンの精度的にはＬＳＩの精度より粗い事はあ
るが、大きな面積にわたって欠陥を皆無に作る事は非常
に困難な事であり基板当り最低数個の欠陥にするのが限
界に近かった。

一方画像表示素子としては微少な欠陥も許されず不良品
となる為薄膜トランジスター基板としては無欠陥の物が
要求されており実際は極めて低い歩留でしか出来ない状
態であった。

本発明は以上の様な問題点を解因ｊべく考案されたもの
であり、検査によって判明した不良トランジスタ一部を
電気的に切断し、第２のトランジスターのドレイン電極
と表示電極を接続する事により隣の画素の信号を受ける
事を可能としたものである。

従来では欠陥トランジスターがある場合はライン欠陥や
点欠陥として残る為、不良品となり歩留が極めて低かっ
たが、本発明の工程を導入する事により外見上は無欠陥
の表示にする事が可能となり、素子の製造歩留を著しく
向上させ、ひいては製造コストを低下させる番に大きく
役立つものである。

【図面の簡単な説明】

第１図は本発明をコープレーナー型構造の薄膜トランジ
スターに適用した場合の平面図である。第２図は同断面
図である。第３図はソース電極を切断し易い様に工夫し
た構造の薄膜トランジスター構造を示す平面図である。 第４図はドレイン電極を、第５図は表示電極を切断し。 第２のトランジスターと表示電極と接続しが悸の平面図
である。 第６図は第１のトランジスターのソース接続ラインを切
断し、第２のトランジスターの表示電極と接続した例の
平面図である。 第７図は簡素化プロセスによる薄膜トランジスター例の
平面図である。第８図はソース−ゲート間短絡トランジ
スター近くのソースバスラインを切断し、第２のトラン
ジスターと表示’＋［極を接続した例の平面図である。 ｆＥ９図は不良トランジスターのドレイン電極を切断し
第２のトランジスターと表示電極を接続した例の平面図
である。第１Ｏ図は、マクティブマトリックスの代表的
な等価回路図である。第１１図は従来のインバーテツド
スタガー型薄膜トランジスターの断面図であり、第１２
図は同平面図である。 図においては １　絶縁性基板 ２　半導体層 ３　臼スバスライン ４　ソース電極 ５　ドレイン電極 ６　第１のトランジスター ７　第２のトランジスター ８　ゲート絶縁膜 ８　ゲートバスライン ｌＯコンタクトホール １１　　表示電極 １２　　ソース接続ライン １３　　切断されたソース接続ライン １４　　切断されたドレイン電極 １５　　切断された表示電極 １７　　導電ペーストによる接続例 １８　　第２のトランジスター用ドレイン電極１８　　
切断されたソースバスライン ２０　　液晶層 ２１　　蓄積コンデンサー ２２　　液晶駆動用トランジスター ２３　　保護膜 第　１　口 第　２　因 第　３　図 葉　４　日 羊　５　口 ｆＪ　６　邑 −ＣＩＪ　　　　　　　　　　　ｒ４′＞××× 第　１１　　口 手１２　困 手続補正書泪鋤 昭和６０年３月２ダ日

Claims (5)

【特許請求の範囲】
1. （１）ガラス等の絶縁性基板の上に形成された薄膜トラ
   ンジスターに於て１画素当り複数個のトタンジスターを
   設け、第１のトランジス ターのドレイン電極のみを表示電極に接続させた事を特
   徴とする薄膜トランジスター。
2. （２）第１のトランジスターが不良の場合はドレイン電
   極を切断し、第２のトランジスターのドレイン電極と表
   示電極を接続する事を特徴とする特許請求の範囲第１項
   記載の薄膜トランジスター。
3. （３）第１のトランジスターが不良の場合は表示電極の
   一部を切断し、第２のトランジスターのドレイン電極と
   表示電極を接続する事を特徴とする特許請求の範囲第１
   項記載の薄膜トランジスター。
4. （４）トランジスターのソース電極はゲートバスライン
   と重ならない場所を通る接続ラインを介してソースバス
   ラインと接続している事を特徴とする特許請求の範囲第
   １項記載の薄膜トランジスター。
5. （５）第１のトランジスターが不良の場合はソース接続
   ラインを切断し、第２のトランジス ターのドレイン電極と表示電極を接続する事を特徴とす
   る特許請求の範囲第１項記載の薄膜トランジスター。