JPS61145584A - アクテイブマトリツクスアレ− - Google Patents
アクテイブマトリツクスアレ−Info
- Publication number
- JPS61145584A JPS61145584A JP59269051A JP26905184A JPS61145584A JP S61145584 A JPS61145584 A JP S61145584A JP 59269051 A JP59269051 A JP 59269051A JP 26905184 A JP26905184 A JP 26905184A JP S61145584 A JPS61145584 A JP S61145584A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- active matrix
- matrix array
- ladder
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、液晶ディスプレイやＥＬ（エレクトロルミネ
ッセンス）ディスプレイ等を駆動するためのスイッチン
グ素子等アクティブ素子を基板上に多数マトリックス配
置してなるアクティブマトリックスアレーに関するもの
である。
ッセンス）ディスプレイ等を駆動するためのスイッチン
グ素子等アクティブ素子を基板上に多数マトリックス配
置してなるアクティブマトリックスアレーに関するもの
である。
従来の技術
以下、液晶ディスプレー駆動用のアクティブマトリック
スアレー金側に説明を行う。
スアレー金側に説明を行う。
第２図は液晶ディスプレー駆動用のアクティブマトリッ
クスアレーの従来の構成例を示す平面図である。絶縁基
板上知縦方向配線１１と横方向配線１２が絶縁層を介し
て互いに交差して配置されている（以下この２方向の配
線群を行列配線と略す）。１３はアクティブ素子、例え
ば薄膜電界効果トランジスタ（以下ＴＰＴと略す）であ
り、縦方向配線１１と横方向配線１２の一部はＴ Ｆ
Ｔ１３のゲート電極１２＆とソース電極１１２Ｌとなっ
ている。１４は画素電極であり１４２ＬはＦＥＴ１３の
ドレイン電極を形成している。上記の構成で従来の液晶
ディスプレー駆動用のアクティブマトリックスアレーが
形成されている、（例えば、 ＮＩＫＫＥＩＥＬＥＣＴ
ＲＯＮＩＣ８１９８４，９，１０，Ｐ、２１６ ）。
クスアレーの従来の構成例を示す平面図である。絶縁基
板上知縦方向配線１１と横方向配線１２が絶縁層を介し
て互いに交差して配置されている（以下この２方向の配
線群を行列配線と略す）。１３はアクティブ素子、例え
ば薄膜電界効果トランジスタ（以下ＴＰＴと略す）であ
り、縦方向配線１１と横方向配線１２の一部はＴ Ｆ
Ｔ１３のゲート電極１２＆とソース電極１１２Ｌとなっ
ている。１４は画素電極であり１４２ＬはＦＥＴ１３の
ドレイン電極を形成している。上記の構成で従来の液晶
ディスプレー駆動用のアクティブマトリックスアレーが
形成されている、（例えば、 ＮＩＫＫＥＩＥＬＥＣＴ
ＲＯＮＩＣ８１９８４，９，１０，Ｐ、２１６ ）。
なおこの様な液晶ディスプレー駆動用のアクティブマト
リックスアレーにおいては、横方向電極１２（ゲートバ
ス）に走査信号を印加することによりＴＦＴｌ ３をス
イッチングして、縦方向電極１１（ソースバス）に印加
された画像信号を各両温２図の様な従来の配線では、配
線が１ケ所で又も断線してしまうと、その断線箇所で必
要な信号が伝達されなくなってしまった（以下この状態
を信号の中断と称する）。第３図は第２図の横方向配線
の一本分を取り出した図である。横方向配線２１への走
査信号は左から右へ伝達されるものとする。第３図のＡ
点で横方向配線２１が断線した場合、画像信号は２２＆
、２２ｂ 、２２０の各画素電極のうち２２＆にしか
伝達されず、液晶ディスプレーにおいては断線地点ム点
より右側に線状の画像欠陥を生じた。
リックスアレーにおいては、横方向電極１２（ゲートバ
ス）に走査信号を印加することによりＴＦＴｌ ３をス
イッチングして、縦方向電極１１（ソースバス）に印加
された画像信号を各両温２図の様な従来の配線では、配
線が１ケ所で又も断線してしまうと、その断線箇所で必
要な信号が伝達されなくなってしまった（以下この状態
を信号の中断と称する）。第３図は第２図の横方向配線
の一本分を取り出した図である。横方向配線２１への走
査信号は左から右へ伝達されるものとする。第３図のＡ
点で横方向配線２１が断線した場合、画像信号は２２＆
、２２ｂ 、２２０の各画素電極のうち２２＆にしか
伝達されず、液晶ディスプレーにおいては断線地点ム点
より右側に線状の画像欠陥を生じた。
また、走査信号や画像信号を各画素に伝達する行列配線
は、液晶ディスプレーの大型化に伴い大変長いものとな
る。さらに高密度の画像表示用の液晶ディスプレーの場
合は行列配線の線巾は広くても数１０μｍ８度のもので
あり、液晶ディスプレー製造時における小さなダスト等
により簡単に行列配線は断線してしまう。従来の構成で
は行列配線の断線が画像不良の原因となる確率が高く、
画像欠陥のない大面積で高密度のアクティブマトリック
スアレーを歩留りよく製造することは非常に困難であっ
た。
は、液晶ディスプレーの大型化に伴い大変長いものとな
る。さらに高密度の画像表示用の液晶ディスプレーの場
合は行列配線の線巾は広くても数１０μｍ８度のもので
あり、液晶ディスプレー製造時における小さなダスト等
により簡単に行列配線は断線してしまう。従来の構成で
は行列配線の断線が画像不良の原因となる確率が高く、
画像欠陥のない大面積で高密度のアクティブマトリック
スアレーを歩留りよく製造することは非常に困難であっ
た。
本発明は行列配線の断線による画像不良を低減し歩留り
よく製造できるアクティブマトリックスアレーを提供す
ることを目的とするものである。
よく製造できるアクティブマトリックスアレーを提供す
ることを目的とするものである。
問題点を解決するための手段
上記問題点を解決するために本発明は行列配線の少くと
も一方向の配線群を複数列のバス配線を１ｇｉとし複数
ケ所で連結したパターンとし、配線が１ケ所断線しても
画像信号や走査信号がバイパスを通して伝達され画像と
しては線状の欠陥にならない構成とするものである。
も一方向の配線群を複数列のバス配線を１ｇｉとし複数
ケ所で連結したパターンとし、配線が１ケ所断線しても
画像信号や走査信号がバイパスを通して伝達され画像と
しては線状の欠陥にならない構成とするものである。
作用
本発明は上記の複数列のバス配線を１組とし複数ケ所で
連結したパターンの配線を用いることにより配線中に断
線が生じても線状の画像欠陥になる確率がきわめて小さ
くなり、アクティブマトリックスアレーの製造歩留りが
大きく向上される。
連結したパターンの配線を用いることにより配線中に断
線が生じても線状の画像欠陥になる確率がきわめて小さ
くなり、アクティブマトリックスアレーの製造歩留りが
大きく向上される。
実施例
以下、本発明の実施例を液晶ディスプレー駆動用のアク
ティブマトリックスアレーの場合について更に詳細に説
明する。
ティブマトリックスアレーの場合について更に詳細に説
明する。
第１図は本発明の第１の実施例を示したものである。縦
方向配線１と横方向配線２は、絶縁層を介して互いに交
差する行列配線であり絶縁基板上に形成烙れている。横
方向配線１は２列のバス配線を１組とし、画素ピッチ毎
に連結した梯子状パターンとなっている。３はスイッチ
ング用のＴＰＴであり、縦方向配線１と横方向配線２の
一部はＴＰＴ３のゲート電極２ａとソース電極１＆とな
っている。４は透明導電膜による画素電極であり４ａは
Ｔ ＦＴ３のドレイン電極を形成している。
方向配線１と横方向配線２は、絶縁層を介して互いに交
差する行列配線であり絶縁基板上に形成烙れている。横
方向配線１は２列のバス配線を１組とし、画素ピッチ毎
に連結した梯子状パターンとなっている。３はスイッチ
ング用のＴＰＴであり、縦方向配線１と横方向配線２の
一部はＴＰＴ３のゲート電極２ａとソース電極１＆とな
っている。４は透明導電膜による画素電極であり４ａは
Ｔ ＦＴ３のドレイン電極を形成している。
横方向配線２を梯子状にすることで、横方向配線の断線
による横方向の画像の線状不良は著るしく少なくなった
。第４図は第１図の横方向配線と同様の梯子状配線を示
したものである。第一列目の配線２３ではＢ点で断線が
認められるが、図より理解される様に、走査信号などの
電気信号はＢ点で伝達されなくなることはない。また梯
子状のパターンの形状にもよるがＢ点の断線による配線
２３の全体の抵抗（配線の両端間の抵抗）の増加もきわ
めて小さくなり、たとえば６４０段の梯子状パターンの
場合Ｂ点のことくの断線が１ケ所あっても抵抗は１／６
４０８度しか増加しない。梯子状配線における信号の中
断は配線２６の様に梯子状パターンの同一段で０点、Ｄ
点のごとく２ケ所の断線が起る場合に限られ、梯子状配
線の信号の中段の起こる確率はきわめて小さくなる。
による横方向の画像の線状不良は著るしく少なくなった
。第４図は第１図の横方向配線と同様の梯子状配線を示
したものである。第一列目の配線２３ではＢ点で断線が
認められるが、図より理解される様に、走査信号などの
電気信号はＢ点で伝達されなくなることはない。また梯
子状のパターンの形状にもよるがＢ点の断線による配線
２３の全体の抵抗（配線の両端間の抵抗）の増加もきわ
めて小さくなり、たとえば６４０段の梯子状パターンの
場合Ｂ点のことくの断線が１ケ所あっても抵抗は１／６
４０８度しか増加しない。梯子状配線における信号の中
断は配線２６の様に梯子状パターンの同一段で０点、Ｄ
点のごとく２ケ所の断線が起る場合に限られ、梯子状配
線の信号の中段の起こる確率はきわめて小さくなる。
第５図を用いて、モデル計算を行ってみる。ａは従来の
配線でｂは梯子状配線である。いずれも、配線ピッチ巾
ｅでｍ本の配線を作っている。ここで第６図ａ、ｂの配
線形成時にそれぞれ１個のダストが有ったと仮定する。
配線でｂは梯子状配線である。いずれも、配線ピッチ巾
ｅでｍ本の配線を作っている。ここで第６図ａ、ｂの配
線形成時にそれぞれ１個のダストが有ったと仮定する。
ダストの中心が配線ノくターン上に有る場合に断線が起
こると仮定した場合のモデル計算を行う。
こると仮定した場合のモデル計算を行う。
第６図ａの従来の配線の場合、線巾（ｉ−ｄとすると配
線群のいずれか１本に信号の中断が起る確率Ｐ、は Ｐ、＝：ｄｘ となる。
線群のいずれか１本に信号の中断が起る確率Ｐ、は Ｐ、＝：ｄｘ となる。
これに対し第５図すの梯子状配線において、線巾ヲｄ′
としｎ段の梯子状パターンの場合に配線群のいずれか１
本に信号の中断が起る確率Ｐ２はＰ２＝ｌｘ２ｉＸ（ｌ
−１）Ｘ−Ｌ−×１ となる。
としｎ段の梯子状パターンの場合に配線群のいずれか１
本に信号の中断が起る確率Ｐ２はＰ２＝ｌｘ２ｉＸ（ｌ
−１）Ｘ−Ｌ−×１ となる。
ｅ ｗｅｅ ｎＰ、と
Ｐ２の比は 配線の本数ｍ’１４００．梯子状パターンの段数ｎを６
４０とし、線巾と配線ピンチ巾の比がｄ’ ／ ｅ＝１
／１０．ｄ／＋５：１／６のときに、ダストの個数４が
１００個の場合、第６図すの梯子状配線に信号の中断の
起る確率Ｐ２は第６図１の従来の配線で信号の中断の起
る確率Ｐ、の約２万６４分の１となり、きわめて信号の
中断は起りにくいと結論される。
Ｐ２の比は 配線の本数ｍ’１４００．梯子状パターンの段数ｎを６
４０とし、線巾と配線ピンチ巾の比がｄ’ ／ ｅ＝１
／１０．ｄ／＋５：１／６のときに、ダストの個数４が
１００個の場合、第６図すの梯子状配線に信号の中断の
起る確率Ｐ２は第６図１の従来の配線で信号の中断の起
る確率Ｐ、の約２万６４分の１となり、きわめて信号の
中断は起りにくいと結論される。
また１つのダストによる断線について考えた場合、信号
の中断は第４図のパターンの線巾す程度の大きさのダス
トでは起こらず、第４図の梯子状パターンの巾ａ程度の
大きさのダストで始めて起こる事になり、従来と同一の
製造条件下でも梯子状配線を用いる事によりアクティブ
マトリックスアレーの信号の中断を極めて少くできる。
の中断は第４図のパターンの線巾す程度の大きさのダス
トでは起こらず、第４図の梯子状パターンの巾ａ程度の
大きさのダストで始めて起こる事になり、従来と同一の
製造条件下でも梯子状配線を用いる事によりアクティブ
マトリックスアレーの信号の中断を極めて少くできる。
次に本発明の他の実施例について説明する。
第６図は本発明の第２の実施例を示したものである。縦
方向配線３１と横方向配線３２は、絶縁層を介して互い
に交差する行列配線でるシ絶縁基板上に形成されている
縦方向配線３１と、横方向配線３２はともに２列のバス
配線を１組とし画素ピッチ毎に連結した梯子状パターン
になっている。
方向配線３１と横方向配線３２は、絶縁層を介して互い
に交差する行列配線でるシ絶縁基板上に形成されている
縦方向配線３１と、横方向配線３２はともに２列のバス
配線を１組とし画素ピッチ毎に連結した梯子状パターン
になっている。
３３はスイッチング用のＴＰＴであり、横方向配線３２
と縦方向配線３１の一部は’ｌ’ＦＴ３３のゲート電極
３２１Ｌとソース電極３１＆となっている。
と縦方向配線３１の一部は’ｌ’ＦＴ３３のゲート電極
３２１Ｌとソース電極３１＆となっている。
３４Ｆｉ透明導電膜にょる画累電衡であり３４２１はＴ
ＦＴ３３のドレイン電極を形成している。第２の実施例
も第１の実施例の場合と同様の理由により行列配線の断
線による画像の線状不良は著るしく少くなった。
ＦＴ３３のドレイン電極を形成している。第２の実施例
も第１の実施例の場合と同様の理由により行列配線の断
線による画像の線状不良は著るしく少くなった。
発明の効果
本発明によるアクティブマトリックスアレーは、製造時
におけるダストや剥がれなどによる行列配線の断線によ
る信号の中断をきわめて低減する効果があり、線状の画
像不良のない、大面積で高密度なアクティブマトリック
スアレーの製造歩留りを大きく改善する効果がある。ま
た以上は液晶ディスプレー駆動用のアクティブマトリッ
クスアレーについて詳細に説明したがＫＬディスプレイ
等性行列配線有するものであれば本発明はまったく同様
の効果をもたらす。しかも次のような効果も生じる。す
なわち、フォトマスクを用いたフォトエツチングにより
、たとえば梯子状配［−形成する場合、フォトマスクの
上に欠陥があっても、同様の理由により実際のアクティ
ブマトリックスの動作への悪影響全従来のものに比べて
極めて小さくでき、結果としてフォトマスクの作成及び
管理に関するコストを減じる効果もある。
におけるダストや剥がれなどによる行列配線の断線によ
る信号の中断をきわめて低減する効果があり、線状の画
像不良のない、大面積で高密度なアクティブマトリック
スアレーの製造歩留りを大きく改善する効果がある。ま
た以上は液晶ディスプレー駆動用のアクティブマトリッ
クスアレーについて詳細に説明したがＫＬディスプレイ
等性行列配線有するものであれば本発明はまったく同様
の効果をもたらす。しかも次のような効果も生じる。す
なわち、フォトマスクを用いたフォトエツチングにより
、たとえば梯子状配［−形成する場合、フォトマスクの
上に欠陥があっても、同様の理由により実際のアクティ
ブマトリックスの動作への悪影響全従来のものに比べて
極めて小さくでき、結果としてフォトマスクの作成及び
管理に関するコストを減じる効果もある。
第１図は本発明の一実施例のアクティブマトリックスア
レーの要部平面図、第２図は従来のアクティブマトリッ
クスアレーの要部平面図、第３図は第２図のアレーの部
分平面図、第４図は本発明のアレーにおける部分平面図
、第６図ａ、ｂは従来と本発明の配線パターン図、第６
図は本発明の第２の実施例のアレーの平面図である。 １．１１．３１・・・・・・縦方向配線、２，１２゜３
２・・・・・・横方向配線、３，１３．３３・・・・・
・アクティブ素子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 １ ｊ（１−ソースｆｍ ２−ｉ■ラー゛ず−＋ＫＡ目！２（佛３秋〕１゛ダーン
）２トーゲーｐ電七に ３−・−丁ＦＴ ４−４％、１罹 ４ｅｒ−’ド′しくンｔｉ 第２図 １１ １３７ Ａ 第４図 υ 第５図 １’ｌ−Ｊ 第６図 知−逼魚電誓
レーの要部平面図、第２図は従来のアクティブマトリッ
クスアレーの要部平面図、第３図は第２図のアレーの部
分平面図、第４図は本発明のアレーにおける部分平面図
、第６図ａ、ｂは従来と本発明の配線パターン図、第６
図は本発明の第２の実施例のアレーの平面図である。 １．１１．３１・・・・・・縦方向配線、２，１２゜３
２・・・・・・横方向配線、３，１３．３３・・・・・
・アクティブ素子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 １ ｊ（１−ソースｆｍ ２−ｉ■ラー゛ず−＋ＫＡ目！２（佛３秋〕１゛ダーン
）２トーゲーｐ電七に ３−・−丁ＦＴ ４−４％、１罹 ４ｅｒ−’ド′しくンｔｉ 第２図 １１ １３７ Ａ 第４図 υ 第５図 １’ｌ−Ｊ 第６図 知−逼魚電誓
Claims (2)
- （１） 絶縁性基板に絶縁膜を介して互いに交差する
第１の電極配線群と第２の電極配線群と、前記第１，第
２の電極配線群に電気的に接続された複数のアクティブ
素子とを有するアクティブマトリックスアレーにおいて
、前記第１，第２の電極配線群の両方又は少くとも一方
の配線群が、複数列のバス配線を一組とし複数ケ所で連
結したパターンを有することを特徴とするアクティブマ
トリックスアレー。 - （２） アクティブ素子が薄膜電界効果トランジスタ
であることを特徴とする特許請求の範囲第１項記載のア
クティブマトリックスアレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269051A JPS61145584A (ja) | 1984-12-19 | 1984-12-19 | アクテイブマトリツクスアレ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269051A JPS61145584A (ja) | 1984-12-19 | 1984-12-19 | アクテイブマトリツクスアレ− |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61145584A true JPS61145584A (ja) | 1986-07-03 |
Family
ID=17466985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59269051A Pending JPS61145584A (ja) | 1984-12-19 | 1984-12-19 | アクテイブマトリツクスアレ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61145584A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245222A (ja) * | 1986-04-18 | 1987-10-26 | Seiko Epson Corp | 液晶表示装置 |
| JPS63106098U (ja) * | 1986-12-27 | 1988-07-08 | ||
| JPH062596U (ja) * | 1992-06-12 | 1994-01-14 | 株式会社小松製作所 | マルチカラーｅｌパネルの背面電極 |
| US5352623A (en) * | 1993-02-17 | 1994-10-04 | Nec Corporation | Method for manufacturing a semiconductor device |
| JP2001345185A (ja) * | 2000-03-27 | 2001-12-14 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| US6462792B1 (en) | 1995-09-28 | 2002-10-08 | Sharp Kabushiki Kaisha | Active-matrix liquid crystal display device and method for compensating for defective display lines |
| JP2005084216A (ja) * | 2003-09-05 | 2005-03-31 | Sanyo Electric Co Ltd | 表示装置 |
| WO2008111268A1 (ja) * | 2007-03-13 | 2008-09-18 | Sharp Kabushiki Kaisha | 表示パネルおよび表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035776A (ja) * | 1983-08-09 | 1985-02-23 | セイコーインスツルメンツ株式会社 | 表示パネル |
-
1984
- 1984-12-19 JP JP59269051A patent/JPS61145584A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035776A (ja) * | 1983-08-09 | 1985-02-23 | セイコーインスツルメンツ株式会社 | 表示パネル |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245222A (ja) * | 1986-04-18 | 1987-10-26 | Seiko Epson Corp | 液晶表示装置 |
| JPS63106098U (ja) * | 1986-12-27 | 1988-07-08 | ||
| JPH062596U (ja) * | 1992-06-12 | 1994-01-14 | 株式会社小松製作所 | マルチカラーｅｌパネルの背面電極 |
| US5352623A (en) * | 1993-02-17 | 1994-10-04 | Nec Corporation | Method for manufacturing a semiconductor device |
| US6462792B1 (en) | 1995-09-28 | 2002-10-08 | Sharp Kabushiki Kaisha | Active-matrix liquid crystal display device and method for compensating for defective display lines |
| JP2001345185A (ja) * | 2000-03-27 | 2001-12-14 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| JP4693262B2 (ja) * | 2000-03-27 | 2011-06-01 | 株式会社半導体エネルギー研究所 | パッシブマトリクス型の発光装置 |
| JP2005084216A (ja) * | 2003-09-05 | 2005-03-31 | Sanyo Electric Co Ltd | 表示装置 |
| WO2008111268A1 (ja) * | 2007-03-13 | 2008-09-18 | Sharp Kabushiki Kaisha | 表示パネルおよび表示装置 |
| US8446539B2 (en) | 2007-03-13 | 2013-05-21 | Sharp Kabushiki Kaisha | Display panel and display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8395744B2 (en) | Display device including dummy pixel region | |
| US7894034B2 (en) | Thin film transistor array panel with improved connection to test lines having auxiliary test line with plural extending conductive layers in contact with at least one test line | |
| JPH05150263A (ja) | アクテイブマトリツクス型液晶表示素子 | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| US5825439A (en) | Array substrate for display | |
| CN110187575B (zh) | 阵列基板及阵列基板母板 | |
| JPS61145584A (ja) | アクテイブマトリツクスアレ− | |
| JPS61249078A (ja) | マトリクス型表示装置 | |
| JP3167633B2 (ja) | 液晶表示装置 | |
| JP2523190B2 (ja) | マトリクス型表示装置 | |
| KR0142781B1 (ko) | 능동액정표시소자의 능동 매트릭스 구조 | |
| KR100318541B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH02277027A (ja) | 液晶表示装置 | |
| WO2020237731A1 (zh) | 阵列基板及其制作方法与显示装置 | |
| KR20190022024A (ko) | 액정표시장치용 어레이 기판 | |
| JP3872377B2 (ja) | 画像表示素子および画像表示装置 | |
| JPS63183484A (ja) | マトリクス型表示装置 | |
| JP2538004B2 (ja) | 液晶表示装置 | |
| KR100361624B1 (ko) | 액정표시장치 | |
| KR100318540B1 (ko) | 액정표시장치및그제조방법 | |
| JPH0546057Y2 (ja) | ||
| JP3086388B2 (ja) | マトリクス型表示装置 | |
| JP2573712B2 (ja) | マトリクス型表示装置 | |
| JPH0227322A (ja) | アクティブマトリクス基板 | |
| TWI699586B (zh) | 陣列基板與其製造方法 |