JPH0227322A

JPH0227322A - アクティブマトリクス基板

Info

Publication number: JPH0227322A
Application number: JP63177863A
Authority: JP
Inventors: Hiroshi Hamada; 浩浜田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1988-07-15
Filing date: 1988-07-15
Publication date: 1990-01-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は１例えば、液晶と組合わせてカラー表示する際
に使用されるアクティブマトリクス基板に関する。

（従来の技術）近時、液晶を用いてカラー表示する際に、絶縁基板上に
多数の薄膜トランジスタ　（Ｔｈ１ｎ　　ＦｉｌＩＩＴ
ｒａｎｓｉｓｔｏｒ：　ＴＦＴ　）がマトリクス状に配
設されたアクティブマトリクス基板が使用される。

このアクティブマトリクス基板は２例えば、絶縁性基板
に、多数の絵素電極が配設されており。

また、各絵素電極に隣接して多数のＴＰＴがマトリクス
状に配設されている。各ＴＰＴのドレイン電極は各絵素
電極に電気的に接続されており、各ＴＰＴは電気的に接
続されたそれぞれの絵素電極のスイッチング素子として
機能する。

一方向に列をなすＴＰＴの各ゲート電極はその方向に延
びる１本のゲート配線に電気的に接続され。

他方向に列をなすＴＰＴの各ソース電極は、その方向に
延びる１本のソース配線に接続されている。

そして、各ゲート配線には走査信号がそれぞれ入力され
、各ソース配線にはデータ信号がそれぞれ人力され９両
人力信号が入力されたＴＰＴが動作して、該ＴＰＴに接
続された絵素電極に電圧が印加される。

カラー表示用のアクティブマトリクス基板の一例を第５
図に示す。該アクティブマトリクス基板は、赤色（Ｒ）
、緑色（Ｇ）、青色（Ｂ）の三原色の絵素が、同一色が
相隣せず、しかも三原色の絵素が三角形を形成するいわ
ゆるデルタ型に配列された液晶層の各絵素を駆動するた
めに使用される。該液晶層の各絵素は、赤色、緑色、青
色の各絵素が、所定の順番で交互に繰り返されるように
。

ゲート配線７１方向に、一定のピッチで並設されている
。ゲート配線７１と平行になった各絵素列におけるそれ
ぞれの絵素は、該絵素列に相隣する絵素列の各絵素とは
、半ピッチずつずれた状態になっている。そして、アク
ティブマトリクス基板の各絵素電極７２はそれぞれの絵
素に対向して配設されている。このため、各ゲート配線
７１と直交する各ソース配線７３は、第６図に示すよう
に、各絵素電極列の相隣する絵素電極７２間に配線され
るため。

各絵素電極列間においては、ゲート配線７１と平行に配
線される。このとき、１つの絵素電極列における絵素電
極７２の間を通過する各ソース配線７３の一方の側方に
位置する絵素電極７２と、その絵素電極列に相隣する絵
素電極列の該ソース配線７３の他方の側方に位置する絵
素電極７２とは同色の絵素を駆動する。該ソース配線７
３は、これらの絵素電極７２に接続されたＴＰＴ７４に
電気的に接続される。その結果、１本のソース配線７３
に制御される絵素の色は、同一となり、カラー画像形成
のための信号処理回路が簡略化されると共に、各色のク
ロストークが減少する。

各ゲート配線７１およびソース配線７３は１通常。

絶縁性基板上に積層された導電性金属膜により構成され
ている。第７図に、ゲート配線７１とソース配線７３と
の交差部の断面（第６図の■−■線における断面）構造
を示す。ゲート配線７１とソース配線７３との交差部で
は１両者が短絡することを防止するために、アモルファ
スシリコン（以下ａ−５ｉと略称する）膜７５と保護絶
縁膜７６との積層構造が介装される。第７図に示すよう
に、絶縁性基板７７上に所定方向に延びるように配線さ
れたゲート配線７１は、ゲート絶縁膜７８にて覆われて
おり、該ゲート絶縁膜７８上に、ａ−Ｓｉ膜７５が積層
されている。

そして、該ａ−３ｉ膜７５上に保護絶縁膜７６が積層さ
れている。該保護絶縁膜７６上にはｎ型のアモルファス
シリコン膜（以下ａ−５ｉ膜（ｎ＋）と略称する）７９
が積層されている。該ａ−３ｉ（ｎゝ）膜７９は保護絶
縁膜７６をゲート配線７１の幅方向に覆っており。

該保護絶縁膜７６の各側方では、ａ−Ｓｉ膜７５上に直
接、積層されている。そして、該ａ−５ｉ（ｎ”　）膜
７９をゲート配線７１の幅方向に覆うようにソース配線
７３が、該ａ−５ｉ（ｎ’　）膜７９上およびゲート絶
縁膜７８上に積層されている。

（発明が解決しようとする課題）このように、各ソース配線７３およびゲート配線７１が
交差する部分では、ａ−Ｓｔ膜７５．保護絶縁膜７６、
　　ａ−５ｔ（ｎ”　）膜７９により、ソース配、％５
１７３とは直交する方向に延びる段差が形成されている
。特に、ａ−５ｉ膜７５と、　　ａ−Ｓｉｇｎ”″）膜
７９とは、同一パターンで同時にエツチングして形成さ
れるため。

下側のａ　−５ｔｎ１７５には、第７図に示すように、
ａＳｔ（ｎ＋　）膜７９よりもソース配線７３が喰い込
んだ構造になるおそれがある。このような構造になると
。

エツチング液がその喰い込み部に浸み込み、ソース配線
７３にその幅方向に延びる亀裂が生じて該ソース配線７
３が断線するおそれがある。このように。

通常、数百本あるソース配線７３のうちの１本にでも断
線が生じれば１表示画面上には、線状欠陥が生じ８表示
性能が著しく低下する。

ゲート配線７１およびソース配線７３は、液晶パネルの
開口率（有効面積の割合）を向上させるために、できる
だけ細線化される。前述のように、各ゲート配線７１お
よびソース配線７３は、絶縁性基板７７上に導電性金属
膜が積層されて構成されている。

そのため、各ゲート配線７１およびソース配線７３は絶
縁性基板７７上から容易に剥離するおそれがある。

また、各ソース配線７３は、各絵素電極列間では。

ゲート配線７１とは平行に配線される。このため。

各絵素電極列間では、絵素面積が減少し、開口率が低下
するという問題がある。

本発明は上記従来の問題を解決するものであり。

その目的は、ソース配線と、ゲート配線との交差部にお
いても、ソース配線が断線するおそれがなく、シかも、
各配線の占有面積を減少させて開口率を著しく向上させ
ることができるアクティブマトリクス基板を提供するこ
とにある。

（課題を解決するための手段）本発明は、絶縁性基板上に複数の絵素電極が所定方向に
所定ピッチで並設された複数の絵素電極列と、各絵素電
極にドレイン電極がそれぞれ接続されるようにマトリク
ス状に配設された複数の薄膜トランジスタとを有し、相
隣する絵素電極列におけるそれぞれの絵素電極が半ピッ
チずれて並設されているアクティブマトリクス基板であ
って。

各絵素電極列とは平行に配線されており、該絵素電極列
における各絵素電極に接続された各薄膜トランジスタの
ゲート電極にそれぞれ電気的に接続されたゲート配線と
、相隣する絵素電極列の相互に半ピッチずれた絵素電極
間をそれぞれ通過すると共に、各絵素電極列における通
過域側方の所定の絵素電極に接続された各薄膜トランジ
スタのソース電極にそれぞれ電気的に接続されており、
また、各絵素電極列では前記各ゲート配線を幅方向全体
にわたって覆うように該ゲート配線上に絶縁状態で積層
されたソース配線と、を具備してなり。

そのことにより上記目的が達成される。

（実施例）以下に本発明を実施例について説明する。

本発明のアクティブマトリクス基板は、第１図に示すよ
うに、絶縁性基板上に、多数の絵素電極２０．２０．−
・・が配設されている。各絵素電極２０は、該アクティ
ブマトリクス基板に積層される液晶層における赤（Ｒ）
、緑（Ｇ）、青（Ｂ）の三原色の各絵素に対向して配設
されている。該液晶層は。

所定方向に一定ピッチで、赤色（Ｒ）、緑色（Ｇ）。

青色（Ｂ）の三原色の絵素が交互に並設された複数の絵
素列により構成されており、相互に隣り合う絵素列の各
絵素は半ピッチずれた状態になっている。そして、相隣
する絵素の色がそれぞれ異なっておりかつ、隣接する三
つの絵素は、赤、緑。

青の各色にて三角形を形成するいわゆるデルタ型に配列
されている。

絶縁性基板上に多数配設された各絵素電極２０は。

液晶層における各絵素に対向して配設されており。

所定方向に一定のピッチで並設された各絵素２０により
絵素電極列２，２・・・が構成されている。相隣する各
絵素電極列２の各絵素電極２０は、相互に半ピッチずれ
てそれぞれ並設されている。相隣する絵素電極列２の隣
接する３つの絵素電極２０，２０．２０は、液晶におけ
る赤（Ｒ）、緑（Ｇ）、青（Ｂ）の色の各絵素にそれぞ
れ対向している。各絵素電極２０にはＴＦＴ５０がそれ
ぞれ電気的に接続されている。

各絵素電極列２間には、ゲート配線３ｏが各絵素電極列
２とは平行に配線されている。そして、各絵素電極列２
における相隣する所定の絵素電極２゜および２０間を順
次通過するように、ソース配線４０゜４０・・・が配線
されている。各ソース配線４０は、各絵素電極列２間で
は、後述のように、各ゲート配線３０とは積層状態にな
っている。各ソース配線４ｏは。

１つの絵素電極列２の所定の絵素電極２ｏおよび２０間
を通過すると、各絵素電極２０の並設ピッチの半ピッチ
に相当する分だけ、ゲート配線３ｏとは積層状態とされ
、前記絵素電極列２とは相隣する絵素電極列２０所定方
向に半ピンチずれた絵素電極２０間を通過する。ソース
配線４０における各絵素電極列２間において半ピッチず
れる方向は、交互に反対方向になっている。ソース配線
４０はこのように配線される結果、各絵素電極列２間に
おいて半ピッチずれた方向には、ソース配線４０の絵素
電極列２内の通過Ｍ側方に位置する所定の絵素電極２０
にドレイン電極が電気的に接続されたＴＦＴ５０が位置
する、各ＴＦＴ５０が接続された絵素電極２０は常に同
一色の絵素に対向している。そして、この各ＴＰＴ５０
のソース電極と１本のソース配線４０とが接続部４１を
介して電気的に接続されている。該接続部４１はゲート
配線３０とは絶縁状態で積層されている。

各ソース配線４０は、第２図に示すように、相隣する各
絵素電極列２の間では、各ゲート配線３０とは、各絵素
電極２０の並設ピッチの半ピッチに相当する長さだけ、
積層状態となっている。

第３図はその交差部の断面（第２図の■−■線における
断面）構造である。絶縁性基板１０上に配線されたゲー
ト配線３０は、ゲート絶縁膜６１にて覆われており、該
ゲート絶縁膜６１上にａ−３ｔ膜６２が積層されている
。該ａ−Ｓｉ膜６２は、ゲート配線３０を幅方向全体に
わたって覆っている。該ａ−Ｓｉ膜６２上には、その各
側部を除いて、保護絶縁膜６３が積層されている。そし
て、該保護絶縁膜６３をゲート配線３００幅方向に覆う
べく、アモルファスシリコン膜（ａ−５ｔ（ｎ”　）膜
）６４が該保護絶縁膜６３およびａ−５ｉ膜６２上に積
層されている。さらに、該ａ−５ｔ（ｎ”　）膜６４を
ゲート配ａ３０の幅方向に覆うべく、該ａ　−５ｔ（ｎ
”　）膜６４上およびゲート絶縁膜６１上にソース配［
４０が積層されている。

このように５　ソース配線４０はゲート配線３０の幅方
向全体にわたって該ゲート配ｔｆｌＡ３０をその延伸方
向に沿って覆っているため、該ソース配線４０に形成さ
れる段差は、ゲート配線３０の配線方向に沿って長くな
っている。従って、該段差全体にわたって亀裂が生じる
おそれはほとんどなく、ソース配線４０が断線状態にな
るおそれがない。

ゲート配線３０とソース配線４０とが積層状態となった
部分の側方のゲート配線３０上には、所定の絵素電極２
０とは電気的に接続されたＴＦＴ５０が設けられている
。

各ＴＰＴ５０は、第４図に示すように、絶縁性基板１０
上に積層されたゲート配線３０の一部にてゲート電極３
１を構成している。このゲート配線３０のゲート電極３
１を構成する部分は、ゲート絶縁膜５２にて覆われてお
り、ゲート電極３１の上方に相当する該ゲート絶縁膜５
２上には、ａ−５ｉ膜５３が積層されており、該ａ−Ｓ
ｔ膜５３の各側部を除く中央部上には。

保護絶縁膜５４が積層されている。そして、該保護絶縁
膜５４の各側部およびａ−Ｓｉ膜５３の各側部上にａ−
５ｉ（ｎ”　）膜５５が積層されている。該ａ−Ｓｉ（
ｎ″″）膜５５の一方の側部上には、前記ゲート配線３
０とは積層状態のソース配線４０の接続部４１が延出し
て積層されており、該接続部４１の先端部にてソース電
極４２が構成されている。該ソース配線４０のソース電
極４２を構成する部分の一部はゲート絶縁膜５２上に積
層されている。ａ　−５ｉ（ｎ”　）膜５５の他方の側
部上にはドレイン電極５６が積層されている。該ドレイ
ン電極５６の一部は、ゲート絶縁膜５２上に積層されて
おり、該ゲート絶縁膜５２上に積層されたドレイン電極
５６上に絵素電極２０の一部が積層されている。

このような構成のアクティブマトリクス基板は次のよう
に製造される。まず、ガラス基板等の絶縁性基板１０上
に、　１ｏｏｏ〜４０００人の厚さで、ゲート配線３０
を形成する。次いで、プラズマＣＶＤにより。

１０００〜３０００人の厚さにゲート絶縁膜、１００〜
２００人の厚さにａ−５ｉ膜、　１０００〜４０００人
の厚さに保護絶縁膜を連続的に堆積した後に、該保護絶
縁膜をエツチングより所定形状にパターニングする。そ
の後、　１００〜１０００人の厚さにリンドープａ−５
ｉ（ｎ”　）膜を堆積し、該ａ　−５ｉ（ｎ”　）膜と
ａ−５ｉ膜とを同時に所定形状にパターニングする。次
いで、ソース配線金属として例えばＴｉを堆積して所定
形状にパターニングすることによりソース配線を形成し
。

その後に１例えば透明感！膜のＩＴＯ膜を堆積して所定
形状にパターニングすることにより絵素電極を形成する
。これにより２本発明のアクティブマトリクス基板が得
られる。

（発明の効果）本発明のアクティブマトリクス基板は、このように、ソ
ース配線の一部がゲート配線の一部に。

絶縁状態で積層されているため、ソース配線の絶縁性基
板上の占有面積を減少させることができ。

液晶表示パネルの開口率を向上させることができる。し
かも、ソース配線の一部はゲート配線の一部を幅方向全
体にわたって覆うように、該ゲート配線上に積層されて
いるため、ソース配線はゲート配線との積層部において
断線のおそれがほとんどない。

４　　゛の　　　なｉ′日第１図は本発明のアクティブマトリクス基板の一例を示
す部分平面図、第２図はその主要部の拡大図、第３図は
第２図の■−■線おける断面図。

第４図は第２図のＩＶ−ＩＶ線における断面図、第５図
は従来のアクティブマトリクス基板の一例を示す部分平
面図、第６図はその主要部の拡大図、第７図は第６図の
■−■線における断面図である。

１０・・・絶縁性基板、２０・・・絵素電極、３０・・
・ゲート配線。

３１・・・ゲート電極、４０・・・ソース配線、４１・
・・接続部。

４２−・・ソース電極、　５０”４ＦＴ　、　５３．６
２−　ａ　−Ｓｔ膜。

５４．６３　・・・保護絶縁膜、　５５．６４　・・・
ａ　−５ｉ（ｎ”　）膜。

以上

Claims

【特許請求の範囲】１、絶縁性基板上に複数の絵素電極が所定方向に所定ピ
ッチで並設された複数の絵素電極列と、各絵素電極にド
レイン電極がそれぞれ接続されるようにマトリクス状に
配設された複数の薄膜トランジスタとを有し、相隣する
絵素電極列におけるそれぞれの絵素電極が半ピッチずれ
て並設されているアクティブマトリクス基板であって、各絵素電極列とは平行に配線されており、該絵素電極列
における各絵素電極に接続された各薄膜トランジスタの
ゲート電極にそれぞれ電気的に接続されたゲート配線と
、相隣する絵素電極列の相互に半ピッチずれた絵素電極間
をそれぞれ通過すると共に、各絵素電極列における通過
域側方の所定の絵素電極に接続された各薄膜トランジス
タのソース電極にそれぞれ電気的に接続されており、ま
た、各絵素電極列の間では前記各ゲート配線を幅方向全
体にわたって覆うように該ゲート配線上に絶縁状態で積
層されたソース配線と、を具備するアクティブマトリクス基板。