JPS61142572A - Data recording system - Google Patents

Abstract

PURPOSE:To improve the reliability of detection of a sector synchronizing signal sharply by arranging plural sector synchronizing signals in a preamble. CONSTITUTION:Preamble PA1 is constituted so that sector synchronizing signals SS and bit synchronizing signals BS1 having a prescribed bit length are arranged repeatedly by the prescribed number of times. In a preformat area PF having the preamble PA1, a signal generator generates a signal in accordance with the format. When a sector synchronizing signal SS is incorrectly detected at a time t2, no sector synchronizing signal SS exists in a time t3 when a detecting window is formed after a distance L, so that the operation is turned to a synchronization detecting mode in which no window is formed at that time. Consequently, the succeeding sector synchronizing signal can be detected, so that the influence of the misdetection can be removed.

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、セクタ構成のデータ記録方式に係り。[Detailed description of the invention] [Technical field] The present invention relates to a data recording method with a sector configuration.

特に記録媒体として光ディスクを用いた場合に好適なプ
リフォーマット部の形式に関する。In particular, the present invention relates to a format of a preformat section that is suitable when an optical disc is used as a recording medium.

［従来技術］ コンピュータシステムの補助記録装置には、磁気テープ
や磁気ディスク等の磁気記録媒体を用いた装置が広く用
いられているが、近年、これらの磁気記録媒体よりも記
録密度を格段に大きくできる光学的記録媒体（例えば光
ディスク等）を、補助記憶装置に用いようとする提案が
ある。[Prior Art] Devices using magnetic recording media such as magnetic tapes and magnetic disks are widely used as auxiliary recording devices in computer systems. There have been proposals to use optical recording media (for example, optical discs) that can be used as auxiliary storage devices.

例えば光ディスクでは、レーザスポットにより。For example, in the case of optical discs, by means of a laser spot.

直径１μｌ＋程度のビット（小孔）を表面の記録トラッ
ク上に２μｌ程度の周期（間隔）で形成することでデー
タを記録し、記録容量は約３０ｃｍの直径のもので１枚
当り１０１１〜１０１２　ビット程度である０通常。Data is recorded by forming bits (small holes) with a diameter of about 1 μl+ on the recording track on the surface at a period (interval) of about 2 μl, and the recording capacity is 1011 to 1012 bits per disk with a diameter of about 30 cm. The degree is 0 normal.

Ｘｉｌ！録トラシトラックイラル状に１本が設定される
。Xil! One recording track is set in a circular pattern.

さて、一般に補助記録装置はアクセス速度が主記憶装置
に比べてかなり遅いので、データはある程度のまとまっ
た量のブロック毎に、連続した領域に記録される。Now, since the access speed of the auxiliary storage device is generally much slower than that of the main storage device, data is recorded in blocks of a certain amount in consecutive areas.

そのさい、データの読み出し書き込みを短時間で確実に
できるようにデータの所定ブロックをセクタに構成し、
各セクタ毎にアドレス（セクタアドレス）を割当てて識
別している。At that time, to ensure that data can be read and written in a short time, predetermined blocks of data are organized into sectors,
An address (sector address) is assigned to each sector for identification.

第１０図（ａ）　、　（ｂ）は、光ディスクのトラック
におけるデータ記録形式の従来例を示す。FIGS. 10(a) and 10(b) show conventional examples of data recording formats on tracks of optical discs.

同図（ａ）において、トラックＴＲには、プリフォーマ
ット領域ＰＦ、データ領域ＤＦおよびプリフォーマット
領域ＰＦとデータ領域ＤＦを隔てるギャップＧＰＩから
なるセクタＳＣが、ギャップＧＰ２に隔てられて複数個
連続的に設定される。In the same figure (a), on the track TR, there are a plurality of consecutive sectors SC consisting of a preformat area PF, a data area DF, and a gap GPI separating the preformat area PF and the data area DF, separated by a gap GP2. Set.

なお、プリフォーマット領域ＰＦは、あらかじめデータ
領域ＤＦとギャップＧＰ２を合わせたビット数隔てて、
トラックに形成される。Note that the preformat area PF is spaced in advance by the total number of bits of the data area DF and gap GP2.
formed into tracks.

また、同図（ｂ）に示すように、プリフォーマット領域
ＰＦは１回路条件を整合するための同期信号すなわちデ
ータ書込読出回路のビットクロックを記録データの発生
タイミングに同期させるためのビット同期信号ＢＳから
なるプリアンブル、このプリフォーマット領域ＰＦを検
出するための自己相関の鋭いビット列（パタン）からな
るセクタ同期信号ＳＳ、および、セクタＳＣを識別する
ためのセクタアドレスＳＡからなる。In addition, as shown in FIG. 6(b), the preformat area PF is provided with a synchronization signal for matching one circuit condition, that is, a bit synchronization signal for synchronizing the bit clock of the data write/read circuit with the generation timing of recording data. It consists of a preamble consisting of BS, a sector synchronization signal SS consisting of a bit string (pattern) with sharp autocorrelation for detecting this preformat area PF, and a sector address SA for identifying the sector SC.

プリアンブルをなすビット同期信号ＢＳとしては。As a bit synchronization signal BS forming a preamble.

光ピツクアップ部からの読出信号よりビットクロックお
よびデータを抽出するためのＰＬＬ（Ｐｈａｓｅ　−Ｌ
ｏｃｋｅｄ　Ｌｏｏｐ）回路を、適確にロックできるよ
うな信号が用いられる１例えば、最小反転周期で読出信
号の状態を変化する信号（すなわち、記録状態が最小ビ
ット長のくり返しになるｒｏｌｏｌ・・・・・・」）で
ある。A PLL (Phase-L) is used to extract the bit clock and data from the read signal from the optical pickup section.
For example, a signal that changes the state of the read signal with a minimum inversion cycle (i.e., a signal that changes the state of the read signal with a minimum bit length) is used. ”).

また、データ領域ＤＦは、フレーム同期信号ＦＳが付設
されてフレーム構成をとる複数個のデータと。Further, the data area DF includes a plurality of pieces of data having a frame configuration with a frame synchronization signal FS attached thereto.

これらのデータの先頭に付設されたプリアンブル（ビッ
ト同期信号ＢＳ）からなる、なお、データ領域ＤＦにお
けるプリアンブルはプリフォーマット領域ＰＦにおける
プリアンブルよりも少ないビット数で足りる。また、フ
レーム同期信号ＦＳは、セクタ同期信号ＳＳと同様の自
己相関の鋭いパタンからなる。It should be noted that the preamble in the data area DF, which is composed of a preamble (bit synchronization signal BS) attached to the beginning of these data, requires a smaller number of bits than the preamble in the preformat area PF. Furthermore, the frame synchronization signal FS consists of a sharp pattern of autocorrelation similar to the sector synchronization signal SS.

さて、このような記録形式でデータを記録するさい、ま
ずプリフォーマット領域ＰＦのプリアンブルでビット同
期をとったのちセクタ同期信号ＳＳを検出し、その検出
タイミングに基づいて、セクタアドレスＳＡを読み出す
。Now, when recording data in such a recording format, first bit synchronization is achieved with the preamble of the preformat area PF, then the sector synchronization signal SS is detected, and the sector address SA is read out based on the detection timing.

それが所望のセクタをあられす場合は、ギャップＧＰ２
の後にデータ領域ＤＦのプリアンブルを書き込んでから
第１フレームのデータをフレーム同期信号ＦＳに続いて
書き込み、順次各フレームのデータを記録してゆく。If it rains the desired sector, gap GP2
After that, the preamble of the data area DF is written, and then the data of the first frame is written following the frame synchronization signal FS, and the data of each frame is sequentially recorded.

データを読み出す場合は、上述と同様にしてセクタアド
レスＳＡを読み出し、それが所望のセクタを示す場合は
、データ領域ＤＦのプリアンブルでビット同期をとり直
した後に、フレーム同期信号ＦＳを検出したタイミング
に基づいてフレーム毎のデータを読み出す。When reading data, read the sector address SA in the same manner as described above, and if it indicates the desired sector, resynchronize the bits with the preamble of the data area DF, and then read the sector address SA at the timing when the frame synchronization signal FS is detected. The data for each frame is read out based on the data.

このように、予め記録されているプリフォーマット領域
ＰＦを参照して、データが記録され、また読み出される
。In this way, data is recorded and read by referring to the preformat area PF recorded in advance.

ところで、光ディスクは上述したように記Ｂ密度を非常
に高くすることができる反面、現状ではビット誤り率が
１０″″１程度とかなり大きくて、信頼性が低い。By the way, although optical disks can have a very high recording density as described above, at present, the bit error rate is quite high, about 10''1, and reliability is low.

したがって、従来、プリフォーマット領域ＰＦのセクタ
同期信号５５に誤りが発生する確率が音＜。Therefore, conventionally, the probability that an error will occur in the sector synchronization signal 55 of the preformat area PF is less than 0.

このセクタ同期信号ＳＳを検出できない場合はセクタア
ドレスＳＡおよびデータ領域ＤＦを全てアクセスできな
くなる、また、光ディスクは一般に再書き込みが不可能
なので、そのセクタｓｃは使用不能になるという問題を
生じる。If this sector synchronization signal SS cannot be detected, it becomes impossible to access all of the sector address SA and data area DF, and since optical discs generally cannot be rewritten, the problem arises that the sector SC becomes unusable.

［目的コ 本発明は、上述した従来技術の欠点を解消するためにな
されたものであり、セクタ同期を確実にとれるデータ記
録方式を提供することを目的としている。[Objective] The present invention has been made in order to eliminate the drawbacks of the above-mentioned prior art, and it is an object of the present invention to provide a data recording method that can ensure sector synchronization.

［構成コ 本発明は、上記した目的を達成するために、プリフォー
マット領域のプリアンブルにセクタ同期信号等を複数配
置している。[Configuration] In order to achieve the above object, the present invention arranges a plurality of sector synchronization signals and the like in the preamble of the preformat area.

以下、添付図面を参照しながら９本発明の実施例を詳細
に説明する。Hereinafter, nine embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第１図は０本発明の一実ｍ例に係るプリフォーマット領
域ＰＦをなすプリアンブルＦＡＩを示す、なお、当然の
ことながら、プリアンブルＦＡＩには第１０図（ｂ）と
同様にセクタ同期信号ｓｓおよびセクタアドレスＳＡが
続く。FIG. 1 shows a preamble FAI forming a preformat area PF according to an example of the present invention. It should be noted that the preamble FAI includes a sector synchronization signal ss and a sector synchronization signal ss as in FIG. 10(b). A sector address SA follows.

このプリアンブルＦＡＩは、セクタ同期信号ｓｓおよび
所定ビット長のビット同期信号ＢＳＩを所定回数繰り返
し配置して構成され、このようなプリアンブルＦＡＩを
持つプリフォーマット領域ＰＦは、第２図に示した信号
発生装置により、そのフォーマットに従って発生される
。This preamble FAI is configured by repeatedly arranging a sector synchronization signal ss and a bit synchronization signal BSI of a predetermined bit length a predetermined number of times, and a preformat area PF having such a preamble FAI is constructed by the signal generator shown in FIG. generated according to its format.

まず、フォーマットコントローラ１は、セクタ同期信号
発生部２を作動してビット同期信号と識別できるパタン
からなるセクタ同期信号ＳＳを出力させたのちビット同
期信号発生部３を作動してビット同期信号ＢＳＩを出力
させ、これを所定回数繰り返して最終のビット同期信号
ＢＳＩを出力させたのちに、セクタ同期信号発生部２お
よびセクタアドレス発生部４を順次作動してプリフォー
マット領域ＰＦを完成する。First, the format controller 1 activates the sector synchronization signal generator 2 to output a sector synchronization signal SS consisting of a pattern that can be identified as a bit synchronization signal, and then activates the bit synchronization signal generator 3 to generate a bit synchronization signal BSI. After repeating this a predetermined number of times to output the final bit synchronization signal BSI, the sector synchronization signal generator 2 and the sector address generator 4 are sequentially activated to complete the preformat area PF.

そして、フォーマットコントローラ１は１以上の処理を
光ディスクのトラックＴＲの全領域にわたって順次各セ
クタに対応した位置に実行する。Then, the format controller 1 sequentially executes one or more processes over the entire area of the track TR of the optical disc at a position corresponding to each sector.

これらの、セクタ同期信号発生部２．ビット同期信号発
生部３およびセクタアドレス発生部４の出力する信号は
、オア回路５を介して記録部（図示略）に出力され、こ
れによって光ディスクの原ｆｉ（図示略）にプリフォー
マット領域が形成される。そして、この完成した原盤を
もとに、プリフォーマットされた光ディスクが公知技術
によって製造される。These sector synchronization signal generators 2. The signals output from the bit synchronization signal generation section 3 and the sector address generation section 4 are output to the recording section (not shown) via the OR circuit 5, thereby forming a preformat area on the original FI (not shown) of the optical disc. be done. Then, a preformatted optical disc is manufactured using a known technique based on this completed master disc.

なお、フォーマットコントローラ１．セクタ同期信号発
生部２．ビット同期信号発生部３およびセクタアドレス
発生部４は、全て所定のビットクロックに同期して作動
する。Note that the format controller 1. Sector synchronization signal generator 2. The bit synchronization signal generating section 3 and the sector address generating section 4 all operate in synchronization with a predetermined bit clock.

このようなプリアンブルＰ＾１を判別するための処理手
順を第３図に示す。FIG. 3 shows a processing procedure for determining such a preamble P^1.

まず、セクタ同期がとれたがどろかを判別すめための同
期引込カウンタをリセットして、最初のセクタ同期信号
ＳＳをパタンマツチングにより探索し、セクタ同期信号
ｓｓを検出したら同期引込カウンタをインクリメントし
て１次にセクタ同期信号ＳＳを検出するための予測位置
をセットする。その予測位置になったときに、セクタ同
期信号ｓｓが検出された場合で同期引込カウンタの計数
値がｎ以下の場合には同期引込カウンタをインクリメン
トする処理へ戻り、同期引込カウンタの計数値が口を越
えた場合は、セクタ同期がとれたので同期引込完了フラ
グを出力するとともに、それ以後は同期引込モードへ移
動してデータ入力を続ける。First, the synchronization pull-in counter for determining whether sector synchronization is achieved or not is reset, the first sector synchronization signal SS is searched for by pattern matching, and when the sector synchronization signal SS is detected, the synchronization pull-in counter is incremented. The predicted position for first detecting the sector synchronization signal SS is set. When the predicted position is reached, if the sector synchronization signal ss is detected and the count value of the synchronization pull-in counter is less than or equal to n, the process returns to increment the synchronization pull-in counter, and the count value of the synchronization pull-in counter is If the value exceeds , the sector synchronization has been achieved, so a synchronization pull-in completion flag is output, and after that, the process moves to the synchronization pull-in mode and continues data input.

このように、連続してセクタ同期信号ＳＳをｎ回以上検
出できた場合に、同期引込みを完了したと判別している
。なお、ｎはセクタ同期信号ＳＳの繰り返し回数より小
さい値である。In this way, when the sector synchronization signal SS can be continuously detected n times or more, it is determined that the synchronization pull-in has been completed. Note that n is a value smaller than the number of repetitions of the sector synchronization signal SS.

また、第４図を参照すると１時点ｔｏからセクタ同期判
別を開始して、！＆初のセクタ同期信号ＳＳを時点Ｌ１
に検出できた場合は、セクタ同期信号ＳＳとビット同期
信号ＢＳＩの長さの和に対応した距離り後に検出ウィン
ドを設ければ再度セクタ同期信号ＳＳを検出でき、これ
を繰り返すことで正確なセクタ同期をとることができる
。Also, referring to FIG. 4, sector synchronization determination starts from point 1 to, and! &First sector synchronization signal SS at time L1
If the sector synchronization signal SS can be detected, it is possible to detect the sector synchronization signal SS again by setting a detection window after a distance corresponding to the sum of the lengths of the sector synchronization signal SS and the bit synchronization signal BSI.By repeating this, the sector synchronization signal SS can be detected accurately. Can be synchronized.

これに対し１時点ｔ２でセクタ同期信号ＳＳを誤検出し
た場合、距１ＩｉＬ後に検出ウィンドを設けてもその時
点し３にはセクタ同期信号ＳＳがないので。On the other hand, if the sector synchronization signal SS is erroneously detected at one time point t2, even if a detection window is provided after a distance of 1IiL, there is no sector synchronization signal SS at that time point 3.

その時点でウィンドを設けない同期検出モードに入り、
その結果、後続のセクタ同期信号ＳＳを検出できるので
、この誤検出の影響を排除できる。At that point, it enters synchronous detection mode without a window,
As a result, the subsequent sector synchronization signal SS can be detected, so the influence of this erroneous detection can be eliminated.

第５図は、プリアンブルＦＡＩを検出するための装置を
例示しており、同図において、読出部（図示時）から出
力された読出信号ＳＲはＰＬＬ回路やデータセパレータ
回路等からなるビット同期回路１１に加えられ、ビット
クロックＣＰおよび読出データＲＤが分離される。FIG. 5 shows an example of a device for detecting preamble FAI, and in the same figure, the read signal SR output from the read section (when shown) is transmitted to a bit synchronization circuit 11 consisting of a PLL circuit, a data separator circuit, etc. bit clock CP and read data RD are separated.

ビットクロックＣＰは同期パタン検出回路１２．予測位
置発生回路１３およびセクタアドレス判別回路１４のク
ロック入力端に加えられ、読出データＲＤは同期パタン
検出回路】２およびセクタアドレス判別回路１４のデー
タ入力端に加えられる。The bit clock CP is a synchronization pattern detection circuit 12. The read data RD is applied to the clock input terminals of the predicted position generation circuit 13 and the sector address discrimination circuit 14, and the read data RD is applied to the data input terminals of the synchronization pattern detection circuit 2 and the sector address discrimination circuit 14.

同期パタン検出回路１２は、連続する所定ビット数の読
出データＲＤをセクタ同期信号ｓｓをなすパタンと比較
し、一致した場合にセクタ同期検出信号ＤＰを立ち上げ
る。また、予測位置発生回路１３は。The synchronization pattern detection circuit 12 compares the read data RD of a predetermined number of continuous bits with the pattern forming the sector synchronization signal ss, and raises the sector synchronization detection signal DP when they match. Further, the predicted position generation circuit 13.

読出制御部（図示時）から動作開始時に出力されるマス
タリセット信号にＲが加えられると予測位置データをロ
ードするとともにウィンド信号ＷＤを立ち上げる。When R is added to the master reset signal output from the read control section (as shown) at the start of operation, predicted position data is loaded and the window signal WD is raised.

これにより、最初にセクタ同期信号ＳＳが同期パタン検
出回路１２で検出されると、セクタ同期検出信号ＤＰが
アンド回路１６を介して同期引込カウンタ１５のクロッ
ク入力＠ＣＫに加えられるとともに、予測位置発生回路
１３のリセット入力端Ｒ５に加えられる。As a result, when the sector synchronization signal SS is first detected by the synchronization pattern detection circuit 12, the sector synchronization detection signal DP is applied to the clock input @CK of the synchronization pull-in counter 15 via the AND circuit 16, and the predicted position is generated. It is applied to the reset input R5 of circuit 13.

したがって、同期引込カウンタ１５がインクリメントさ
れるとともに、予測位置発生回路１３が予測位置データ
のダウンカウントを開始する。そして。Therefore, the synchronization pull-in counter 15 is incremented, and the predicted position generation circuit 13 starts counting down the predicted position data. and.

予測位置発生回路１３はその計数値がα（ウィンド幅）
より小さくなったら１次のセクタ同期信号ＳＳを検出す
るためにウィンド信号ＷＤを立ち上げる。The predicted position generation circuit 13 has a count value α (window width)
When it becomes smaller, the window signal WD is raised to detect the primary sector synchronization signal SS.

このとき、最初のセクタ同期信号ＳＳの検出が正常な場
合には、続いてのセクタ同期信号ＳＳが同期パタン検出
回路１２で検出されてセクタ同期検出信号ＤＰが出力さ
れ、同期引込カウンタ１５がインクリメントされるとと
もに、予測位置発生回路１３が次のセクタ同期信号ＳＳ
の検出のための動作を開始する。At this time, if the detection of the first sector synchronization signal SS is normal, the subsequent sector synchronization signal SS is detected by the synchronization pattern detection circuit 12, the sector synchronization detection signal DP is output, and the synchronization pull-in counter 15 is incremented. At the same time, the predicted position generation circuit 13 generates the next sector synchronization signal SS.
Start the operation for detection.

このようにしてセクタ同期信号ＳＳがｎ個連続して検出
されると、同期引込カウンタ１５から同期完了信号０丁
が出力されてゲート１７が動作状態になり。When n sector synchronization signals SS are detected in succession in this manner, a synchronization completion signal of 0 is output from the synchronization pull-in counter 15, and the gate 17 is activated.

その後、セクタ同期信号ＳＳが検出されると、プリフォ
ーマット検出信号ＳＤが読出制御部およびセクタアドレ
ス判別回路１４に出力される。Thereafter, when the sector synchronization signal SS is detected, the preformat detection signal SD is output to the read control section and the sector address discrimination circuit 14.

セクタアドレス判別回路１４１１．プリフォーマット検
出信号ＳＤが加えられる毎にその直後の１ワードを読み
込んで、読出制御部からアドレス指定信号ムＳの値と比
較する。したがって、プリアンブルＲＡＩの終了直後の
セクタ同期信号ＳＳが検出された直後のセクタアドレス
ＳＡが読み込まれたとき、セクタアドレス判別回路１４
が有効に動作し、そのセクタアドレスＳＡがアドレス指
定信号Ａｓの値と一致するときは、セクタ発見信号ＤＳ
を読出制御部に出力する。Sector address discrimination circuit 1411. Every time the preformat detection signal SD is applied, one word immediately after it is read and compared with the value of the address designation signal S from the read control section. Therefore, when the sector address SA immediately after the sector synchronization signal SS is detected immediately after the end of the preamble RAI is read, the sector address discrimination circuit 14
operates effectively and its sector address SA matches the value of the addressing signal As, the sector discovery signal DS
is output to the read control section.

また、最初にセクタ同期（８号ＳＳが誤って検出された
場合１次にウィンド信号ＷＤが立ち上げられたときにセ
クタ同期検出信号ＤＰが発生しないので予測位置発生回
路１３はリセットがかからず、カウントアツプした時点
でキャリ信号ＣＹを出力する。In addition, if the sector synchronization (No. 8 SS) is incorrectly detected at the beginning, the sector synchronization detection signal DP is not generated when the primary wind signal WD is raised, so the predicted position generation circuit 13 is not reset. , outputs a carry signal CY at the time of counting up.

このキャリ信号ＣＹは同期引込カウンタ１５のリセット
入力端Ｒ５に加えられて同期引込カウンタ１５がリセッ
トされる。なお、この状態ではウィンド信号ＷＤが立ち
下げられないので１次にセクタ同期信号ＳＳが検出され
たときから、正常なセクタ同期動作がなされる。This carry signal CY is applied to the reset input terminal R5 of the synchronous pull-in counter 15, and the synchronous pull-in counter 15 is reset. Note that in this state, since the window signal WD does not fall, a normal sector synchronization operation is performed from the time when the primary sector synchronization signal SS is detected.

このようにして、セクタ同期信号ＳＳが誤検出さ、れた
場合には、その検出は無効にされ、初期動作に戻る。In this manner, if the sector synchronization signal SS is erroneously detected, the detection is invalidated and the operation returns to the initial operation.

第６図は１本発明の他の実施例に係るプリアンブルＰＡ
２を示している。FIG. 6 shows a preamble PA according to another embodiment of the present invention.
2 is shown.

このプリアンブルＰＡ２は、セクタ同期信号ＳＳ、セク
タ同期番号ＳＮｎ　（値はれ）およびビット同期信号Ｂ
Ｓ３を（ｎ＋１）個装置して構成され、第７図に示した
信号発生装置により、そのフォーマットに従って発生さ
れる。This preamble PA2 includes a sector synchronization signal SS, a sector synchronization number SNn (value is off), and a bit synchronization signal B.
The signal is generated by the signal generating device shown in FIG. 7 according to its format.

すなわち、フォーマットコントローラｌａはセクタ同期
信号発生部２を作動してセクタ同期信号ＳＳを出力させ
、セクタ同期番号発生部６に値がｎのセクタ同期番号Ｓ
Ｎｎを発生させたのち、ビット同期信号発生部３ａを作
動してビット同期信号［１Ｓ３を８力させる。そして、
セクタ同期信号発生部２．セクタ同期番号発生部６およ
びビット同期信号発生部３ａを、セクタ同期番号ＳＮｎ
の値を１つづつ減じながら、０になるまで順次繰り返し
作動させ、その後に、セクタ同期信号発生部２およびセ
クタアドレス発生部４を順次作動してプリフォーマット
領域ＰＦを完成する。That is, the format controller la operates the sector synchronization signal generation section 2 to output the sector synchronization signal SS, and causes the sector synchronization number generation section 6 to generate the sector synchronization number S with the value n.
After generating Nn, the bit synchronization signal generator 3a is activated to generate the bit synchronization signal [1S3]. and,
Sector synchronization signal generator 2. The sector synchronization number generator 6 and the bit synchronization signal generator 3a are set to the sector synchronization number SNn.
is sequentially and repeatedly operated while decrementing the value by one until it becomes 0. Thereafter, the sector synchronization signal generating section 2 and the sector address generating section 4 are sequentially operated to complete the preformat area PF.

このプリアンブルＰＡ２を判別する装置の一例を第８図
に示す、なお、同図で第５図と同一部分あるいは相当部
分には同一符号を付してその説明を省略する。An example of a device for determining the preamble PA2 is shown in FIG. 8. In this figure, the same or equivalent parts as those in FIG.

図において、セクタ同期番号判別回路１８は、プリフォ
ーマット検出信号ＳＤが出力されると、セクタ同期信号
ＳＳの直後のセクタ同期番号ＳＮｎを読み込む、そして
、値がＯのセクタ同期番号ＳＮｏを判別するとプリアン
ブル終了信号ＥＰを出力してセクタアドレス判別回路１
４を動作可能状態にする。これにより、セクタアドレス
判別回路１４は、プリアンブルＰＡ２の直後のセクタ同
期信号ＳＳの直後のセクタアドレスＳＡを検出し、判別
動作を行なう。In the figure, when the preformat detection signal SD is output, the sector synchronization number determination circuit 18 reads the sector synchronization number SNn immediately after the sector synchronization signal SS, and when it determines the sector synchronization number SNo whose value is O, it outputs the preamble. Sector address discrimination circuit 1 outputs end signal EP
4 into an operational state. Thereby, the sector address discrimination circuit 14 detects the sector address SA immediately after the sector synchronization signal SS immediately after the preamble PA2, and performs a discrimination operation.

このように、セクタ同期番号ＳＮｎをプリフォーマット
ＰＡ２に含めることで、プリフォーマットＰＡ２の終了
を適確に判別できる。In this way, by including the sector synchronization number SNn in the preformat PA2, it is possible to accurately determine the end of the preformat PA2.

ところで、以上の実施例におけるプリアンブルＦＡＩ、
ＰＡ２では、プリアンブル直後のセクタ同期信号ＳＳを
判別することができるが、セクタアドレスＳＡが消失し
た場合には対処できない。By the way, the preamble FAI in the above embodiment,
Although PA2 can determine the sector synchronization signal SS immediately after the preamble, it cannot deal with the case where the sector address SA disappears.

そこで、セクタアドレスＳムが消失した場合にも対処で
きるプリアンブルＰＡ３を第９図に示す。Therefore, FIG. 9 shows a preamble PA3 that can cope with the loss of the sector address SM.

このプリアンブルＰＡ３は、プリアンブルＰＡ２におけ
るセクタ同期信号ＳＳとセクタ同期番号ＳＮの間にセク
タアドレスＳＡを挿入した構成をもち、第７図と同様な
装置によって発生される。This preamble PA3 has a structure in which a sector address SA is inserted between the sector synchronization signal SS and the sector synchronization number SN in the preamble PA2, and is generated by a device similar to that shown in FIG.

また、このプリアンブルＰＡ３を検出判別する装置は、
第８図に示したものと同様の構成をもつものでよい、そ
の場合、セクタアドレス判別回路１４はプリフォーマッ
ト検出信号ＳＤが出力されるたびにセクタアドレスＳＡ
を検出して記憶しておき、プリフォーマット終了信号Ｅ
Ｐが出力された後に検ａしたセクタアドレスＳＡを含め
て最も多く検出したセクタアドレスＳＡと、セクタ指定
信号Ａｓの値とを比較すればよい、なお、セクタ同期番
号判別回路１８は、信号ＳＤの直後の２ワード目のデー
タを取り込むようにする。In addition, the device that detects and determines this preamble PA3 is
It may have a configuration similar to that shown in FIG.
is detected and stored, and the preformat end signal E
It is sufficient to compare the sector address SA detected most often, including the sector address SA detected after P is output, with the value of the sector designation signal As. The data of the second word immediately after is taken in.

［効果コ 以上説明したように１本発明によればプリアンブルにセ
クタ同期信号を複数配置しているので。[Effects] As explained above, according to the present invention, a plurality of sector synchronization signals are arranged in the preamble.

セクタ同期信号の検出に対する信頼性を格段に向上でき
る。また、セクタアドレスも複数配置したものでは、セ
クタアドレスが確実に検出できるので、アクセスできな
いセクタが出ることを防止できるという利点を得る。ま
た、セクタ同期信号に自己相関の鋭くないパタンを用い
るので、検出部の構成を藺単にできるという効果もある
。The reliability of sector synchronization signal detection can be significantly improved. Further, in the case where a plurality of sector addresses are arranged, the sector address can be reliably detected, so there is an advantage that it is possible to prevent inaccessible sectors from appearing. Furthermore, since a pattern with less sharp autocorrelation is used for the sector synchronization signal, there is an effect that the configuration of the detection section can be simplified.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例に係るプリアンブルを示した
信号配置図、第２図は第１図に示したプリアンブルを発
生する装置を示すブロック図、第３図はプリアンブル検
出処理手順を例示したフローチャート、第４図はプリア
ンブル検出例を示したタイムチャート、第５図は第１図
に示したプリアンブルを検出するための装置を例示した
ブロック図。 第６図は本発明の他の実施例に係るプリアンブルを示し
た信号配置図、第７図は第６図に示したプリアンブルを
発生する装置を例示したブロック図ｉ第８図は第６図に
示したプリアンブルを検出する装置を例示したブロック
図、第９図は本発明のさらに他の実施例に係るプリアン
ブルを示した信号配置図、第１０図（ａ）は記録トラッ
クにおけるデータの記録形式を示した信号配置図、同図
（ｂ）は１セクタ当りのデータ記録形式を示した信号配
置図である。 １．１ａ・・・　フォーマットコントローラ、２・・・
セクタ同期信号発生部、　３．３ａ・・・ビット同期信
号発生部、４・・・セクタアドレス発生部、６・・・セ
クタ同期番号発生部、１１・・・ビット同期回路、１２
・・・同期パタン検出回路、１３・・・予測位Ｉｉ！発
生回路。 １４・・・セクタアドレス判別回路、１５・・・同期引
込カウンタ、１８・・・セクタ同期番号判別回路。 第２図 ′＄７因 第３図 第４図FIG. 1 is a signal arrangement diagram showing a preamble according to an embodiment of the present invention, FIG. 2 is a block diagram showing a device that generates the preamble shown in FIG. 1, and FIG. 3 is an example of a preamble detection processing procedure. FIG. 4 is a time chart showing an example of preamble detection, and FIG. 5 is a block diagram showing an example of a device for detecting the preamble shown in FIG. FIG. 6 is a signal arrangement diagram showing a preamble according to another embodiment of the present invention, and FIG. 7 is a block diagram illustrating a device for generating the preamble shown in FIG. 6. 9 is a block diagram illustrating a device for detecting the preamble shown in FIG. 9. FIG. 9 is a signal arrangement diagram showing a preamble according to still another embodiment of the present invention. FIG. The signal arrangement diagram shown in FIG. 2B is a signal arrangement diagram showing the data recording format per sector. 1.1a... Format controller, 2...
Sector synchronization signal generation section, 3.3a... Bit synchronization signal generation section, 4... Sector address generation section, 6... Sector synchronization number generation section, 11... Bit synchronization circuit, 12
...Synchronization pattern detection circuit, 13...Predicted position Ii! generation circuit. 14...Sector address discrimination circuit, 15...Synchronization pull-in counter, 18...Sector synchronization number discrimination circuit. Figure 2 '$7 Cause Figure 3 Figure 4

Claims (3)

【特許請求の範囲】[Claims] （１）回路条件を整合させるためのプリアンブルと、セ
クタのはじまりを検出するためのセクタ同期信号と、セ
クタを識別するためのセクタアドレス信号からなるプリ
フォーマット領域を、複数の情報フレームからなるデー
タ領域の前に設定したセクタ構成のデータ記録方式にお
いて、自己相関の鋭くないパタンからなる複数のセクタ
同期信号を上記プリアンブルに配置したことを特徴とす
るデータ記録方式。(1) A preformat area consisting of a preamble for matching circuit conditions, a sector synchronization signal for detecting the start of a sector, and a sector address signal for identifying a sector, and a data area consisting of multiple information frames. A data recording method having a sector configuration set before the preamble, characterized in that a plurality of sector synchronization signals each having a pattern with a non-sharp autocorrelation are arranged in the preamble. （２）回路条件を整合させるためのプリアンブルと、セ
クタのはじまりを検出するためのセクタ同期信号と、セ
クタを識別するためのセクタアドレス信号からなるプリ
フォーマット領域を、複数の情報フレームからなるデー
タ領域の前に設定したセクタ構成のデータ記録方式にお
いて、自己相関の鋭くないパタンからなる複数のセクタ
同期信号およびこのセクタ同期信号を識別するための番
号情報を上記プリアンブルに配置したことを特徴とする
データ記録方式。(2) A preformat area consisting of a preamble for matching circuit conditions, a sector synchronization signal for detecting the start of a sector, and a sector address signal for identifying a sector, and a data area consisting of multiple information frames. In the sector configuration data recording method set before, a plurality of sector synchronization signals consisting of patterns with non-sharp autocorrelation and number information for identifying the sector synchronization signals are arranged in the preamble. Recording method. （３）回路条件を整合させるためのプリアンブルと、セ
クタのはじまりを検出するためのセクタ同期信号と、セ
クタを識別するためのセクタアドレス信号からなるプリ
フォーマット領域を、複数の情報フレームからなるデー
タ領域の前に設定したセクタ構成のデータ記録方式にお
いて、自己相関の鋭くないパタンからなる複数の上記セ
クタ同期信号およびセクタアドレス信号を上記プリアン
ブルに配置したことを特徴とするデータ記録方式。(3) A preformat area consisting of a preamble for matching circuit conditions, a sector synchronization signal for detecting the start of a sector, and a sector address signal for identifying a sector, and a data area consisting of multiple information frames. A data recording method having a sector configuration set before the data recording method, characterized in that a plurality of the sector synchronization signals and sector address signals having patterns with non-sharp autocorrelation are arranged in the preamble.