JP2522832B2 - Demodulation circuit - Google Patents
Demodulation circuitInfo
- Publication number
- JP2522832B2 JP2522832B2 JP1182872A JP18287289A JP2522832B2 JP 2522832 B2 JP2522832 B2 JP 2522832B2 JP 1182872 A JP1182872 A JP 1182872A JP 18287289 A JP18287289 A JP 18287289A JP 2522832 B2 JP2522832 B2 JP 2522832B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- resynchronization
- state
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、デジタル記録された再同期信号を含むデー
タを媒体から再生する復調回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a demodulation circuit for reproducing data including a digitally recorded resynchronization signal from a medium.
従来の技術 光記録ディスクは記録トラックの高密度化、離散的な
部分書き込み、消去などの理由から、案内溝のように光
学的に検知可能な案内トラックが同心円状、あるいはス
パイラル状に設けられ、この案内トラック上に形成した
記録層に直径1μm以下に絞ったレーザー光を照射し、
穴あけもしくは反射率、透過率の変化を起こして記録す
るものである。2. Description of the Related Art Optical recording discs are provided with optically detectable guide tracks such as guide grooves in a concentric circle shape or a spiral shape for reasons such as high density recording tracks, discrete partial writing, and erasing. The recording layer formed on this guide track is irradiated with laser light whose diameter is 1 μm or less,
Recording is performed by making holes or changing reflectance and transmittance.
データの長さが可変のデジタル情報を記録しようとす
る場合、記録効率を上げるためにトラックを複数のセク
タに分割し、セクタ単位で情報の記録再生が行なわれ
る。各セクタはトラックアドレスおよびセクタアドレス
情報を含むセクタID部とデータを記録再生するデータフ
ィールド部から構成されている。このデータフィールド
部に記録するデータは、普通PLL(Phase Locked Loop)
の同期引き込みのための同期引き込み信号部、記録デー
タの前に付加されデータの先頭を識別するためのデータ
先頭識別マークDM(以下データマークと呼ぶ)およびデ
ータ部より構成され、データ復調の際は、再生信号中よ
りデータマークを検出することにより、復調のためのワ
ード同期をとる。When recording digital information having a variable data length, a track is divided into a plurality of sectors in order to increase recording efficiency, and information is recorded and reproduced in sector units. Each sector is composed of a sector ID part including track address and sector address information and a data field part for recording / reproducing data. The data to be recorded in this data field section is normally PLL (Phase Locked Loop)
A sync pull-in signal part for the sync pull-in, a data head identification mark DM (hereinafter referred to as a data mark) added before the recorded data to identify the head of the data, and a data part. , Word synchronization for demodulation is established by detecting a data mark in the reproduced signal.
一方、光記録ディスクの基材、記録膜、保護層などに
各種の欠陥、ゴミ、キズなどが存在する場合には再生信
号にドロップアウトを発生させるが、光記録ディスクの
記録ピット、およびトラックピッチは1μm程度と微小
なために、生のエラーレートは10-5〜10-6と非常に悪
く、長いバースト状のドロップアウトも多く存在する。
このバースト状のドロップアウトはしばしば再生時のPL
L動作に影響を与え、PLLの発振周波数が変化して、自己
再生したクロックの個数に増減が再生するビットスリッ
プ現象が起こり、データ復調中にワード同期がずれて以
降のセクタデータがすべてエラーになることがある。On the other hand, when various defects, dust, scratches, etc. exist on the base material, recording film, protective layer, etc. of the optical recording disc, dropout is generated in the reproduction signal. Is as small as about 1 μm, the raw error rate is very poor at 10 −5 to 10 −6, and there are many long burst-like dropouts.
This burst-shaped dropout is often a PL during playback.
A bit slip phenomenon occurs that affects the L operation and the oscillation frequency of the PLL changes, and the number of self-regenerated clocks increases and decreases, and word synchronization is lost during data demodulation, and all subsequent sector data is in error. May be.
このような問題を解決するために、記録する際、セク
タデータ中に一定の間隔で再生同期信号を挿入する手段
がとられている。このフォーマットの一例を第5図に示
す。セクタデータは、PLL同期引き込みのための同期引
き込み信号(SYNC)1、データの先頭を識別するための
データマーク(DM)2、一定の間隔毎に設けられ、デー
タの復調に再同期をかけるための再同期信号RESYNC(R
S)3およびm個のブロック(以下フレームという)に
分割されたデータ部4で構成されている。データの記録
再生は、セクタの先頭にあるセクタ識別子(ID)5を検
出し、目標セクタのアドレスを読みとって実行する。こ
のような構成とすれば、前述のように長いドロップアウ
トなどによって発生したビットスリップ現象により復調
のワード同期がずれたとしても、再同期信号によりエラ
ーはフレーム単位で抑えられ、次のフレームからは、正
常な復調が実行できる。In order to solve such a problem, a means for inserting a reproduction synchronizing signal into the sector data at a constant interval when recording is taken. An example of this format is shown in FIG. Sector data is provided for synchronization pull-in signal (SYNC) 1 for PLL synchronization pull-in, data mark (DM) 2 for identifying the beginning of data, and at regular intervals to re-synchronize data demodulation. Resync signal RESYNC (R
S) 3 and a data part 4 divided into m blocks (hereinafter referred to as a frame). Data recording / reproduction is performed by detecting the sector identifier (ID) 5 at the beginning of the sector and reading the address of the target sector. With this configuration, even if the demodulation word synchronization is deviated due to the bit slip phenomenon caused by the long dropout as described above, the error is suppressed by the resynchronization signal on a frame-by-frame basis. , Normal demodulation can be executed.
しかしながら、フレーム構成をとるセクタフォーマッ
トにおいて、データを復調する際にドロップアウトなど
によって再同期信号が検出できなかった場合、そのフレ
ームのデータはセクタバッファメモリに格納されず、ま
た誤った位置で再同期信号が検出された場合はそのフレ
ームに誤ったデータがセクタバッファメモリに格納され
かつ再同期予測信号がそのまま誤った位置に出るために
データがずれたままバッファメモリに格納され、エラー
訂正不能になることがある。However, in the sector format with a frame structure, if the resync signal cannot be detected due to dropout when demodulating the data, the data of the frame is not stored in the sector buffer memory and resync is performed at the wrong position. If a signal is detected, incorrect data is stored in the sector buffer memory in that frame, and the resynchronization prediction signal goes to the wrong position as it is, so the data is stored in the buffer memory with the data shifted, and error correction becomes impossible. Sometimes.
発明が解決しようとする課題 しかしながら、前記のような再同期信号3を付加した
データフォーマットを採用して、ビットスリップ現象に
よる連続的な復調エラーの長さを制限しても、ビットス
リップが発生した場合のエラー伝播によって正常なデー
タも連続的なバースト誤りとなってしまうために、誤り
訂正能力は大幅に低下したり、再同期信号が検出されな
いとセクタバッファメモリにずれて格納してしまい(フ
レームスリップ現象)、訂正不能な状態になってしまう
ことがあった。However, even if the length of continuous demodulation error due to the bit slip phenomenon is limited by adopting the data format to which the resynchronization signal 3 is added as described above, bit slip occurs. In such a case, normal data also becomes a continuous burst error due to error propagation, so the error correction capability is significantly reduced, and if a resynchronization signal is not detected, it will be stored in the sector buffer memory in a misaligned manner. (Slip phenomenon), and sometimes it became uncorrectable.
本発明はかかる問題を解決するもので、ビットスリッ
プによって発生した誤りに対する訂正能力を向上させる
ために、再同期信号付加フォーマットをとるデータの再
生時に、ビットスリップの発生を検出した場合には、復
調によって得られた出力データに対してビットシフトを
実行したり、再同期信号が未検出の場合には再生信号を
マスクし、かつ1フレーム相当のデータをセクタバッフ
ァメモリに強制的に格納することにより、誤り訂正能力
を向上させるような復調回路を提供することを目的とす
るものである。The present invention solves such a problem, and in order to improve the correction capability for an error caused by a bit slip, demodulation is performed when the occurrence of the bit slip is detected during reproduction of data having a resynchronization signal addition format. By performing bit shift on the output data obtained by, or masking the reproduction signal when the re-synchronization signal is not detected, and forcibly storing the data corresponding to one frame in the sector buffer memory. It is an object of the present invention to provide a demodulation circuit that improves the error correction capability.
課題を解決するための手段 上記問題を解決するために、本発明は、セクタ構造を
有する記録媒体に記録された再同期信号を1ブロック毎
に含むデータを再生する復調回路であって、再生信号か
ら再同期信号を検出する手段と、再生信号から再同期信
号を検出してデータを復調する復調手段と、各ブロック
毎に復調したデータをセクタバッファメモリに格納する
手段と、すでに検出された再同期信号から次の再同期信
号検出位置を予測する手段と、検出された再同期信号位
置と予測された再同期信号位置を比較する手段と、前記
比較手段によって得られた再同期信号の検出状態を記憶
する手段と、各ブロックにおける前記再同期信号の検出
状態にしたがい、復調手段から得られた出力データに対
しビットシフト操作を実行してデータを再復調し、再生
信号から再同期信号を検出できないブロックを検出した
ときに、1ブロック相当のデータを前記セクタバッファ
メモリの所定の位置へ強制的に格納する強制的データ格
納手段とを備え、復調手段から得られた出力データに対
し検出状態を認識してフレームスリップ現象の場合でも
セクタバッファメモリに強制的に1フレーム相当のデー
タを格納してデータを正常に復調するものにおいて、再
生同期信号の誤検出によるビットスリップが発生しデー
タエラーが発生した場合、再生信号をリトライする再に
再同期信号の検出状態によりどこでビットスリップが発
生したかを判別し、発生箇所付近で再生信号をマスクす
るデータマスク手段を設けて、再同期信号による誤復調
を防ぐようにしたものである。Means for Solving the Problems In order to solve the above problems, the present invention provides a demodulation circuit for reproducing data including a resynchronization signal recorded on a recording medium having a sector structure for each block. Means for detecting the resynchronization signal from the reproduced signal, demodulation means for detecting the resynchronization signal from the reproduced signal and demodulating the data, means for storing the demodulated data for each block in the sector buffer memory, Means for predicting the next resync signal detection position from the sync signal, means for comparing the detected resync signal position with the predicted resync signal position, and the detection state of the resync signal obtained by the comparison means And means for storing the resynchronization signal in each block, and bit-shifting the output data obtained from the demodulation means to re-demodulate the data. And a forced data storage means for forcibly storing data corresponding to one block in a predetermined position of the sector buffer memory when a block in which the re-synchronization signal cannot be detected is detected from the reproduction signal. Even if a frame slip phenomenon is detected by recognizing the detected state of the output data that has been output, forcibly storing one frame worth of data in the sector buffer memory and demodulating the data normally, this is due to a false detection of the playback sync signal. When a bit slip occurs and a data error occurs, retry the reproduction signal and determine where the bit slip occurred based on the detection status of the resynchronization signal, and use data masking means to mask the reproduction signal near the occurrence point. This is provided to prevent erroneous demodulation due to the resynchronization signal.
作用 前記した構成により、データ再生時に、再生したフレ
ーム毎の再同期信号の検出状態を知ることによって、デ
ィスク上に存在する長いドロップアウトなどによって発
生するビットスリップを検出可能とし、復調によって得
られた出力データに対してビットシフトしを実行した
り、再同期信号が未検出の場合には再生信号をマスキン
グし、かつ1フレーム相当のデータをセクタバッファメ
モリに強制的に格納することによって、復調回路でのエ
ラーを減らし、誤り訂正能力を上げることができる。Operation With the above-described configuration, when the data is reproduced, by knowing the detection state of the resynchronization signal for each reproduced frame, it is possible to detect a bit slip caused by a long dropout existing on the disc, which is obtained by demodulation. The output data is bit-shifted, the reproduction signal is masked when the resynchronization signal is not detected, and the data corresponding to one frame is forcibly stored in the sector buffer memory. It is possible to reduce the error in and improve the error correction ability.
実施例 以下図面を用いて本発明の一実施例について詳細に説
明する。Embodiment An embodiment of the present invention will be described in detail below with reference to the drawings.
第1図は本発明の一実施例の情報記録再生装置のブロ
ック図を示す。光ディスク6から光検出器7で読みださ
れ、プリアンプ8で増幅された再生信号100は、波形等
化回路9で波形整形され、コンパレータ10でデジタル化
されて2値化再生信号101となる。一方、セクタ識別子
部IDのアドレスはアドレス再生回路11で読みだされて、
セクタのアドレス再生信号102が出力される。FIG. 1 shows a block diagram of an information recording / reproducing apparatus according to an embodiment of the present invention. The reproduction signal 100 read from the optical disk 6 by the photodetector 7 and amplified by the preamplifier 8 is waveform-shaped by the waveform equalization circuit 9 and digitized by the comparator 10 to become the binarized reproduction signal 101. On the other hand, the address of the sector identifier portion ID is read by the address reproducing circuit 11,
The address reproduction signal 102 of the sector is output.
あるセクタのデータを復調する際、制御を司るCPU12
はアドレス再生信号102を確認して目標セクタに対する
復調指令信号103を復調回路13に出力する。復調回路13
では、2値化再生信号101に対しPLL回路14で再生クロッ
ク104を自己生成し、この再生クロック104にしたがって
復調動作を実行する。データマーク検出回路15および再
同期信号検出回路16では、入力された2値化再生信号10
1の中にデータマーク、再同期信号のビットパターンが
現れたとき、それぞれデータマーク検出信号105(以下D
M検出信号という)、再同期信号検出信号106(以下RS検
出信号という)を出力する。復調タイミングゲート信号
生成回路17では、これらの信号にしたがいフレーム単位
で復調タイミングゲート信号107を作成して復調部18に
入力し、復調部18は1セクタの復調を実行する。復調部
18から出力される復調データA108は、データマスクゲー
ト回路28を使用しない場合には、スルーに復調データB1
09として、またはRS情報生成回路26の情報により復調デ
ータA108の一部をマスクしている間はデータマスクゲー
ト回路28でダミーのデータ、たとえばオール“0"のデー
タあるいはオール“1"のデータに置換して復調データB1
09として、復調タイミングゲート信号生成回路17から出
力されるRAM書き込みゲート信号110とともにRAMコント
ロール回路19に送出され、RAM20へ書き込まれる。すべ
てのフレームの復調データがRAM20に書き込まれ、1セ
クタの復調動作が完了すると、誤り訂正検出回路21では
記録時に付加した誤り訂正符号によって復調データの誤
りをチェックし、誤りがあれば訂正して正しいデータを
生成する。CPU12 that controls the data when demodulating data in a certain sector
Confirms the address reproduction signal 102 and outputs the demodulation command signal 103 for the target sector to the demodulation circuit 13. Demodulation circuit 13
Then, the PLL circuit 14 self-generates the reproduction clock 104 for the binarized reproduction signal 101, and executes the demodulation operation according to the reproduction clock 104. In the data mark detection circuit 15 and the resynchronization signal detection circuit 16, the input binarized reproduction signal 10
When the data mark and the bit pattern of the resynchronization signal appear in 1, the data mark detection signal 105 (hereinafter D
An M detection signal) and a resynchronization signal detection signal 106 (hereinafter referred to as an RS detection signal) are output. The demodulation timing gate signal generation circuit 17 creates a demodulation timing gate signal 107 in frame units according to these signals and inputs the demodulation timing gate signal 107 to the demodulation unit 18, and the demodulation unit 18 demodulates one sector. Demodulation unit
When the data mask gate circuit 28 is not used, the demodulated data A108 output from 18 is the demodulated data B1 through.
As 09 or while a part of the demodulated data A108 is masked by the information of the RS information generation circuit 26, the data mask gate circuit 28 converts it into dummy data, for example, all “0” data or all “1” data. Replace and demodulate data B1
As 09, it is sent to the RAM control circuit 19 together with the RAM write gate signal 110 output from the demodulation timing gate signal generation circuit 17, and written in the RAM 20. When the demodulated data of all the frames are written in the RAM 20 and the demodulation operation of one sector is completed, the error correction detection circuit 21 checks the error of the demodulated data by the error correction code added at the time of recording, and corrects any error. Generate correct data.
次に、ビットスリップの検出回路について説明する。
ビットスリップの検出は前述したように先在するデータ
マークDMもしくは再同期信号RSの検出位置から、PLL14
の再生クロック104を1フレーム分カウントして次フレ
ームの再同期信号RSの位置を予測し、再同期信号RSの検
出信号と予測信号の位置を比較して行う。第1図でこれ
を説明すると、RS検出信号106と偽の再同期信号検出を
マスキングするマスクゲート信号111をANDゲート22で論
理和をとり、その出力112をカウンタ23のクリア端子に
入力する。このカウンタ23はPLL14の再生クロック104を
クロック入力としており、1フレーム分の再生クロック
104をカウントすると、デコーダ24によってRS予測信号1
13を再同期位置比較回路25に出力させる。この位置比較
回路25では、RS検出信号106の出力位置に対して±数ビ
ットの幅を持ったウィンドゥ信号114内でRS検出信号106
とRS予測信号113の位置を比較してビットスリップ発生
の有無を検出し、RS情報生成回路26で再同期信号の検出
状態を示すRS情報115が生成されてRAMコントロール回路
19に送られる。Next, the bit slip detection circuit will be described.
As described above, the bit slip is detected from the detected position of the pre-existing data mark DM or the resynchronization signal RS by using the PLL14
The reproduction clock 104 is counted for one frame to predict the position of the resynchronization signal RS of the next frame, and the position of the detection signal of the resynchronization signal RS is compared with the position of the prediction signal. This will be described with reference to FIG. 1. The RS detection signal 106 and the mask gate signal 111 for masking the false re-synchronization signal detection are logically ORed by the AND gate 22, and the output 112 thereof is input to the clear terminal of the counter 23. The counter 23 receives the reproduction clock 104 of the PLL 14 as a clock input and reproduces the reproduction clock for one frame.
Counting 104, RS prediction signal 1 by decoder 24
13 is output to the resynchronization position comparison circuit 25. In the position comparison circuit 25, the RS detection signal 106 is output within the window signal 114 having a width of ± several bits with respect to the output position of the RS detection signal 106.
The position of the RS prediction signal 113 is compared with the position of the RS prediction signal 113 to detect the presence or absence of bit slip, and the RS information generation circuit 26 generates the RS information 115 indicating the detection state of the resynchronization signal and the RAM control circuit
Sent to 19.
RS情報115としては、設定されたウィンドゥ信号114内
におけるRS予測信号113とRS検出信号106の位置関係によ
って次の4種類が生成される。As the RS information 115, the following four types are generated depending on the positional relationship between the RS prediction signal 113 and the RS detection signal 106 in the set window signal 114.
(1)正常検出…RS予測信号113と同じ位置でRS検出信
号106が得られた。(1) Normal detection: The RS detection signal 106 was obtained at the same position as the RS prediction signal 113.
(2)進み検出…RS予測信号113の位置に対し、RS検出
信号106が時間的に進んだ位置で得られた(1フレーム
内でのPLL14のクロック数が減って、RS予測信号113が本
来の発生位置よりも遅く得られた)。(2) Advance detection ... The RS detection signal 106 was obtained at a position which is advanced in time with respect to the position of the RS prediction signal 113 (the number of clocks of the PLL 14 in one frame is reduced, and the RS prediction signal 113 is originally Was obtained later than the occurrence position of.
(3)遅れ検出…RS予測信号113の位置に対し、RS検出
信号106が時間的に遅れた位置で得られた(1フレーム
内でのPLL14のクロック数が増えて、RS予測信号113が本
来の発生位置よりも早く得られた)。(3) Delay detection: The RS detection signal 106 was obtained at a position delayed in time with respect to the position of the RS prediction signal 113 (the number of clocks of the PLL 14 in one frame is increased, and the RS prediction signal 113 is originally Was obtained earlier than the occurrence position of).
(4)未検出…ウィンドゥ信号114の中でRS検出信号106
あるいはRS予測信号113が得られなかった。(4) Undetected ... RS detection signal 106 in window signal 114
Alternatively, the RS prediction signal 113 was not obtained.
このRS情報115は、復調の際にたとえばRAM20の復調デ
ータ管理領域に書き込んでおき、誤り検出訂正後も誤り
訂正不能な状態となった場合に、その原因がビットスリ
ップ発生にあったときに使用する。The RS information 115 is written in the demodulation data management area of the RAM 20 during demodulation, and is used when the error cannot be corrected even after error detection and correction, and the cause is bit slip. To do.
第2図はウィンドゥ信号114のタイミングを示す図で
ある。第2図(A)は2値化再生信号101、(B)はRS
検出信号106、(C)はRS検出のためのウィンドゥ信号1
14を示す。このウィンドゥ信号114は前フレームで検出
されたRS検出信号106から1フレーム分PLLのクロックカ
ウントを行って生成している。第2図(D),(E),
(F),(G)はそれぞれ2値化再生信号101のRS部の
拡大図、RS検出信号の拡大図、PLLのクロック、ウィン
ドゥ信号の拡大図である。第2図(D)に示すように、
再同期信号RSがRS1からRSmまでのmビットで構成されて
いるものとすると、RS検出信号106はRS信号検出回路16
にRSパターンのmビット目が入力された時点でRS信号検
出回路16から出力される。このRS検出信号106の位置に
対し、前後数ビットのウィンドゥ信号114を生成し、再
同期位置比較回路25でそのウィンドゥ信号内でのRS検出
信号106とRS予測信号113の位置比較を行う。このウィン
ドゥ幅は、1フレームの長さがどの程度であるかという
点と、その長さにおいてPLL14のクロック個数が何個増
減する可能性があるかという点で決定されるものである
が、通常はせいぜい1〜2ビットで十分である。FIG. 2 is a diagram showing the timing of the window signal 114. FIG. 2A shows a binarized reproduction signal 101, and FIG. 2B shows RS.
Detection signal 106, (C) is window signal 1 for RS detection
14 is shown. The window signal 114 is generated by performing PLL clock count for one frame from the RS detection signal 106 detected in the previous frame. 2 (D), (E),
(F) and (G) are an enlarged view of the RS portion of the binarized reproduction signal 101, an enlarged view of the RS detection signal, a PLL clock, and an enlarged view of the window signal, respectively. As shown in FIG. 2 (D),
Assuming that the resynchronization signal RS is composed of m bits from RS1 to RSm, the RS detection signal 106 is the RS signal detection circuit 16
When the m-th bit of the RS pattern is input to, the RS signal is output from the RS signal detection circuit 16. A window signal 114 of several bits before and after the position of the RS detection signal 106 is generated, and the resynchronization position comparison circuit 25 compares the positions of the RS detection signal 106 and the RS prediction signal 113 in the window signal. This window width is determined by how long one frame is and how many clocks of the PLL 14 may increase or decrease in that length. At most, 1-2 bits are sufficient.
次に第1図のRS情報生成回路26のタイミングについて
詳細に説明する。第3図はRS情報生成回路26の詳細なタ
イミング図である。RS情報115としては(1)正常検
出、(2)進み検出、(3)遅れ検出、(4)未検出、
の4種類があり、この出力信号はRS検出信号106、RS予
測信号113、ウィンドゥ信号114、PLLの再生クロック104
を入力として生成される。RS情報115は第5図のフォー
マットに示す各RS部ごとに生成され、各フレームでのRS
情報生成は、第3図で示すようにウィンドゥ信号114が
閉じた時点でなされ、その時点で各出力がハイレベルの
とき、その状態を検出したものとする。各フレームにお
いてRS情報115を送出した後は、リセット信号によって
すべてのフリップフロップがクリアされ、初期状態に戻
るように構成する。また、RS情報115は次のフレームのR
S部で生成されることから、最終フレームでのビットス
リップ発生状態は、基準となるRSが存在しないためRS予
測信号113との位置比較ができない。よって、最終フレ
ームでのビットスリップ状態を検出しようとしたときに
は、セクタデータの最後にRSを余分に付加する必要があ
る。Next, the timing of the RS information generation circuit 26 of FIG. 1 will be described in detail. FIG. 3 is a detailed timing chart of the RS information generation circuit 26. As the RS information 115, (1) normal detection, (2) advance detection, (3) delay detection, (4) non-detection,
There are four types of output signals, which are the RS detection signal 106, the RS prediction signal 113, the window signal 114, and the PLL reproduction clock 104.
Is generated as input. The RS information 115 is generated for each RS section shown in the format of FIG.
It is assumed that the information is generated when the window signal 114 is closed as shown in FIG. 3, and that state is detected when each output is at a high level at that time. After the RS information 115 is transmitted in each frame, all the flip-flops are cleared by the reset signal, and the configuration returns to the initial state. Also, the RS information 115 is the R of the next frame.
Since it is generated in the S section, the bit slip occurrence state in the final frame cannot be compared with the RS predicted signal 113 in position because there is no reference RS. Therefore, when trying to detect the bit slip state in the last frame, it is necessary to add an extra RS to the end of the sector data.
また、このRS情報115を利用した復調を実行すると、R
AMあるいはエラーレジスタからのデータ読み出し、ビッ
トシフト処理のための時間が必要となるので通常はこの
復調方法は用いず、誤り訂正不能なエラーが発生したと
きのみ、この復調を実行すれば通常は速度を落とすこと
なく、ビットスリップが発生したセクタでの復調エラー
を抑え、訂正能力を上げることができる。When demodulation using this RS information 115 is executed, R
This demodulation method is not normally used because it takes time to read data from the AM or error register and bit shift processing, and if this demodulation is performed only when an error that cannot be corrected by an error occurs, the speed is normally reduced. It is possible to suppress the demodulation error in the sector in which the bit slip has occurred and improve the correction capability without dropping the value.
次に再同期信号を誤検出された場合のRS情報115につ
いて第4図を用いて説明する。再同期信号が正常に検出
されている場合はRS情報115は基本的には(1)正常検
出である。誤検出の場合は(2)進み検出および(3)
遅れ検出の場合も存在するが、この場合は問題はない。
(4)未検出と判断された場合は、PLL14のクロックの
増減が著しくあり、ウィンドゥ内でRS検出信号106とRS
予測信号113があった場合あるいはウィンドゥ信号114内
で再生信号から再び再同期信号が誤検出されない限り以
外は次のブロックの予測再同期信号も誤った位置に出る
ためRS情報は(4)未検出の状態になり、以降何等かの
異常処理がほどこされない限りビットスリップの状態が
続く。連続してRS検出信号が欠落する場合、(4)未検
出の状態が続くが、確率的には低い。したがってビット
スリップが起こってかつエラー訂正不能となった場合
で、再度同じセクタをリトライする場合は、RS情報114
より(4)未検出の状態が連続して2ブロック以上あっ
たときに、最初の(4)未検出のブロックの前後、既ち
今Nブロック目から(4)未検出の状態がM個(M≧
2)以上検出された場合、(N−1)ブロックからNブ
ロックまでの再生信号を、データマスクゲート回路28を
用いてマスキングし、1フレーム相当のデータをセクタ
バッファメモリに強制的に格納することによって、復調
を行えば良い。もし上記の場合でもエラー訂正不能の場
合にはNブロックと(N+1)ブロック目と言う風にマ
スキングし、以降上記と同じリトライ処理を行えば良
い。または、(4)未検出のブロックの1つ前のブロッ
クのデータをマスクし、以降上記と同じようにリトライ
処理を行なえば良い。なお、図に示されるようにマスク
ゲートの長さが短いほど復調データの信頼性は高くな
る。マスクゲートの制御は外部で任意あるいはブロック
単位で行なう方法がコントロールしやすいであろう。Next, the RS information 115 when the resynchronization signal is erroneously detected will be described with reference to FIG. When the resynchronization signal is normally detected, the RS information 115 is basically (1) normal detection. In case of false detection, (2) advance detection and (3)
There is also a case of delay detection, but in this case there is no problem.
(4) If it is judged that the clock has not been detected, there is a significant increase or decrease in the PLL14 clock, and the RS detection signal 106 and RS
The RS information is (4) undetected because the predicted resynchronization signal of the next block also appears in the wrong position unless the predicted signal 113 is present or the resynchronization signal is not erroneously detected again from the reproduction signal in the window signal 114. Then, the bit slip state continues unless any abnormal processing is performed thereafter. When the RS detection signal is continuously lost, (4) the undetected state continues, but the probability is low. Therefore, if a bit slip has occurred and error correction is not possible, and if the same sector is retried again, RS information 114
(4) When there are two or more undetected states in succession, M number of (4) undetected states before and after the first (4) undetected block are ( M ≧
2) When detected above, the reproduced signals from (N-1) block to N block are masked by using the data mask gate circuit 28, and the data corresponding to one frame is forcibly stored in the sector buffer memory. It suffices to perform demodulation according to. Even in the above case, if the error cannot be corrected, masking is performed in the Nth block and the (N + 1) th block, and the same retry process as described above may be performed thereafter. Alternatively, (4) the data of the block immediately preceding the undetected block may be masked, and the retry process may be performed thereafter in the same manner as above. As shown in the figure, the shorter the mask gate length, the higher the reliability of the demodulated data. It may be easier to control the mask gate externally by arbitrary or in block units.
また本実施例では光ディスクを例にとって説明した
が、磁気ディスクやフロッピーディスクのようにセクタ
単位で情報を記録再生する媒体であれば、その趣旨をそ
こなわないものであることは言うまでもない。Further, although an optical disc has been described as an example in the present embodiment, it goes without saying that a medium for recording / reproducing information in sector units such as a magnetic disc or a floppy disc does not impair the purpose.
発明の効果 以上説明したように本発明によれば、再同期信号を1
ブロック毎に含むデータの復調において、ディスク上に
存在する長いバーストエラーなどによって発生したビッ
トスリップを検出可能とし、再同期信号の検出状態を記
憶しておくことで、PLLのクロックの増減があったりあ
るいはフレームスリップ現象を未然に防ぐことができ、
得られた復調データに対して復調時の誤りを減らすこと
ができる効果は大きい。As described above, according to the present invention, the resynchronization signal is set to 1
When demodulating data included in each block, it is possible to detect bit slips caused by long burst errors existing on the disk, and by storing the detection status of the resynchronization signal, the PLL clock may increase or decrease. Or you can prevent the frame slip phenomenon,
The obtained demodulated data has a great effect of reducing errors during demodulation.
第1図は本発明の一実施例における復調ブロック図、第
2図はウィンドゥ信号のタイミング図、第3図はRS情報
生成のタイミング図、第4図は再生信号をマスキングし
た場合のタイミング図、第5図は再同期信号を含むセク
タフォーマット図である。 1……同期引き込み信号(SYNC)、2……データマーク
(DM)、3……再同期信号(RS)、5……セクタ識別子
(ID)、6……光ディスク、7……光検出器、8……プ
リアンプ、9……波形等化回路、10……コンパレータ、
11……アドレス再生回路、12……CPU、13……復調回
路、14……PLL回路、15……データマーク検出回路、16
……再同期信号検出回路、17……復調タイミングゲート
信号生成回路、18……復調部、19……RAMコントロール
回路、20……RAM、21……誤り訂正検出回路、23……カ
ウンタ、24……デコーダ、25……RS検出位置比較回路、
26……RS情報生成回路、28……データマスクゲート回
路、100……再生信号、101……2値化再生信号、103…
…復調指令信号、104……再生クロック、105……DM検出
信号、106……RS検出信号、107……復調タイミングゲー
ト信号、108……復調データA、109……復調データB、
110……RAM書き込みゲート信号、111……マスクゲート
信号、113……RS予測信号、114……ウィンドゥ信号、11
5……RS情報。FIG. 1 is a demodulation block diagram in one embodiment of the present invention, FIG. 2 is a timing diagram of window signals, FIG. 3 is a timing diagram of RS information generation, and FIG. 4 is a timing diagram when a reproduced signal is masked. FIG. 5 is a sector format diagram including a resynchronization signal. 1 ... Sync pull-in signal (SYNC), 2 ... Data mark (DM), 3 ... Resync signal (RS), 5 ... Sector identifier (ID), 6 ... Optical disk, 7 ... Photodetector, 8: preamplifier, 9: waveform equalization circuit, 10: comparator,
11 ... Address reproduction circuit, 12 ... CPU, 13 ... Demodulation circuit, 14 ... PLL circuit, 15 ... Data mark detection circuit, 16
...... Resynchronization signal detection circuit, 17 ・ ・ ・ Demodulation timing gate signal generation circuit, 18 ・ ・ ・ Demodulation section, 19 ・ ・ ・ RAM control circuit, 20 ・ ・ ・ RAM, 21 ・ ・ ・ Error correction detection circuit, 23 ・ ・ ・ Counter, 24 ...... Decoder, 25 …… RS detection position comparison circuit,
26 ... RS information generation circuit, 28 ... data mask gate circuit, 100 ... reproduction signal, 101 ... binarized reproduction signal, 103 ...
... demodulation command signal, 104 ... reproduction clock, 105 ... DM detection signal, 106 ... RS detection signal, 107 ... demodulation timing gate signal, 108 ... demodulation data A, 109 ... demodulation data B,
110 …… RAM write gate signal, 111 …… Mask gate signal, 113 …… RS prediction signal, 114 …… Window signal, 11
5 ... RS information.
Claims (3)
再同期信号を1ブロック毎に含むデータを再生する復調
回路であって、再生信号から再同期信号を検出する手段
と、再生信号から再同期信号を検出してデータを復調す
る復調手段と、各ブロック毎に復調したデータをセクタ
バッファメモリに格納する手段と、すでに検出された再
同期信号から次の再同期信号検出位置を予測する手段
と、検出された再同期信号位置と予測された再同期信号
位置を比較する手段と、前記比較手段によって得られた
再同期信号の検出状態を記憶する手段を有し、前記再同
期信号の検出状態は、再同期信号の検出が予想される再
同期信号検出位置と同じ位置で再同期された第1の状
態、予想される再同期信号検出位置よりも進んだ位置で
再同期された第2の状態、予想される再同期信号検出位
置よりも遅れた位置で再同期された第3の状態、予想さ
れる再同期信号検出位置で再同期信号が検出されない第
4の状態とを有し、第2および第3の検出状態の場合に
は、復調手段から得られた出力データに対しビットシフ
ト操作を実行してデータを再復調し、第4の検出状態の
場合には、再生信号をマスクするデータマスク手段を有
し、1ブロック相当のデータを前記セクタバッファメモ
リの所定の位置へ強制的に格納する強制的データ格納手
段を設けた復調回路。1. A demodulation circuit for reproducing data containing a resynchronization signal recorded on a recording medium having a sector structure for each block, a demodulation circuit for detecting the resynchronization signal from the reproduction signal, and a means for detecting the resynchronization signal from the reproduction signal. Demodulation means for detecting a sync signal to demodulate data, means for storing the demodulated data for each block in the sector buffer memory, and means for predicting the next resync signal detection position from the already detected resync signal And a means for comparing the detected resynchronization signal position with the predicted resynchronization signal position, and a means for storing the detection state of the resynchronization signal obtained by the comparison means. The state is the first state resynchronized at the same position as the resynchronization signal detection position where the resynchronization signal is expected to be detected, and the second state resynchronized at a position ahead of the expected resynchronization signal detection position. State of A third state resynchronized at a position delayed from the expected resynchronization signal detection position, a fourth state in which no resynchronization signal is detected at the expected resynchronization signal detection position, and a second state And in the third detection state, bit shift operation is performed on the output data obtained from the demodulation means to re-demodulate the data, and in the fourth detection state, data for masking the reproduction signal. A demodulation circuit having mask means and provided with a compulsory data storage means for compulsorily storing data corresponding to one block in a predetermined position of the sector buffer memory.
のタイミングは外部より任意にコントロールされること
を特徴とする請求項1記載の復調回路。2. A demodulation circuit according to claim 1, wherein the masking timing of the reproduction signal data masking means is controlled arbitrarily from the outside.
のコントロールはブロック単位に行われることを特徴と
する請求項2記載の復調回路。3. The demodulation circuit according to claim 2, wherein the mask control of the reproduction signal data mask means is performed in block units.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1182872A JP2522832B2 (en) | 1989-07-14 | 1989-07-14 | Demodulation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1182872A JP2522832B2 (en) | 1989-07-14 | 1989-07-14 | Demodulation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0346167A JPH0346167A (en) | 1991-02-27 |
JP2522832B2 true JP2522832B2 (en) | 1996-08-07 |
Family
ID=16125905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1182872A Expired - Fee Related JP2522832B2 (en) | 1989-07-14 | 1989-07-14 | Demodulation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2522832B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5042972B2 (en) * | 2008-11-28 | 2012-10-03 | 三星電子株式会社 | Data reproducing apparatus and data reproducing method |
JP5073052B2 (en) | 2009-02-26 | 2012-11-14 | 株式会社東芝 | Error correction circuit and disk storage device |
-
1989
- 1989-07-14 JP JP1182872A patent/JP2522832B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0346167A (en) | 1991-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0210574A (en) | Demodulating circuit | |
US4805046A (en) | Information recording and reproducing apparatus using sectors divided into a plurality of frames and having means for proper storage of the frame data | |
JPH03116583A (en) | Optical disk device | |
JPH09270173A (en) | Data channel | |
JP2522832B2 (en) | Demodulation circuit | |
JP2517107B2 (en) | Optical information recording / reproducing device | |
JP2621149B2 (en) | Information recording / reproducing device | |
JPH0346166A (en) | Demodulation circuit | |
JP3277513B2 (en) | Optical information recording / reproducing method | |
JP3210323B2 (en) | RESYNC detection circuit | |
JPH04132431A (en) | Resync detection circuit | |
JPH0770162B2 (en) | Optical information recording / reproducing method | |
JP2000123496A (en) | Physical id detecting and restoring device | |
KR900009183B1 (en) | Optical information-reproducing apparatus | |
JPS61134969A (en) | Data recording system | |
JPH0793904A (en) | Information recording apparatus, information reproducing apparatus and optical disk | |
JP2800728B2 (en) | Information recording apparatus and optical information recording medium manufacturing apparatus | |
JPS61144776A (en) | Data recording system | |
JP2639378B2 (en) | Optical disk media | |
JPH0574051A (en) | Synchronous information detector | |
JPH03116588A (en) | Optical disk device | |
JPH0580070B2 (en) | ||
JPS63157373A (en) | Information recording and reproducing device | |
JP2770660B2 (en) | Reproduction device and mark detection method | |
JP2959006B2 (en) | Data recording / playback method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |