JPH0580070B2 - - Google Patents
Info
- Publication number
- JPH0580070B2 JPH0580070B2 JP6925084A JP6925084A JPH0580070B2 JP H0580070 B2 JPH0580070 B2 JP H0580070B2 JP 6925084 A JP6925084 A JP 6925084A JP 6925084 A JP6925084 A JP 6925084A JP H0580070 B2 JPH0580070 B2 JP H0580070B2
- Authority
- JP
- Japan
- Prior art keywords
- sector
- preamble
- synchronization signal
- data
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 17
- 230000003287 optical effect Effects 0.000 description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 238000001514 detection method Methods 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000005266 beta plus decay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
〔技術分野〕
本発明は、セクタ構成のデータ記録方式に係
り、特に記録媒体として光デイスクを用いた場合
に好適なプリフオーマツト部の形式に関する。
〔従来技術〕
コンピユータシステムの補助記憶装置には、磁
気テープや磁気デイスク等の磁気記録媒体を用い
た装置が広く用いられているが、近年、これらの
磁気記録媒体よりも記録密度を格段に大きくでき
る光学的記録媒体（例えば光デイスク等）を、補
助記憶装置に用いようとする提案がある。
例えば光デイスクでは、レーザスポツトによ
り、直径1μｍ程度のピツト（小孔）を表面の記
録トラツク上に2μｍ程度の周期（間隔）で形成
することでデータを記録し、記録容量は約30cmの
直径のもので１枚当り1011〜1012ビツト程度であ
る。通常、記録トラツクはスパイラル状に１本が
設定され、また、CAV（Constant Angular
Velocity）または記録密度を高めるためにCLV
（Constant Linear Velocity）で駆動される。
さて、一般に補助記録装置はアクセス速度が主
記憶装置に比べてかなり遅いので、データはある
程度のまとまつた量のブロツク毎に、連続した領
域に記録される。
そのさい、データの読み出し書き込みを短時間
で確実にできるようにデータの所定ブロツクをセ
クタに構成し、各セクタ毎にアドレス（セクタア
ドレス）を割当てて識別している。
第１図ａ，ｂは、光デイスクのトラツクにおけ
るデータ記録形式の従来例を示す。
同図ａにおいて、トラツクTRには、プリフオ
ーマツト領域PF、データ領域DFおよびプリフオ
ーマツト領域PFとデータ領域DFを隔てるギヤツ
プGP1からなるセクタSCが、ギヤツプGP2に隔
てられて複数個連続的に設定される。
なお、プリフオーマツト領域PFは、あらかじ
め（例えば光デイスクの出荷時）データ領域DF
とギヤツプGP2を合わせたビツト数隔てて、トラ
ツクに形成される。
また、同図ｂに示すように、プリフオーマツト
領域PFは、回路条件を整合するための同期信号
すなわちデータ書込読出回路のビツトクロツクを
記録データの発生タイミングに同期させるための
ビツト同期信号BSからなるプリアンブル、この
プリフオーマツト領域PFを検出するための自己
相関の鋭いビツト列（パターン）からなるセクタ
同期信号SSおよび、セクタSCを識別するための
セクタアドレスSAからなる。
プリアンブルをなすビツト同期信号BSとして
は、光ピツクアツプ部からの読出信号よりビツト
クロツクおよびデータを抽出するためのPLL
（Phase−Locked Loop）回路を、適確にロツク
できるような信号が用いられる。例えば、最小反
転周期で読出信号の状態を変化する信号（すなわ
ち、記録状態が最小ピツト長のくり返しになる
「0101…」）である。
また、データ領域DFは、フレーム同期信号FS
が付設されてフレーム構成をとる複数個のデータ
と、これらのデータの先頭に付設されたプリアン
ブル（ビツト同期信号BS）からなる。なお、デ
ータ領域DFにおけるプリアンブルはプリフオー
マツト領域PFにおけるプリアンブルよりも少な
いビツト数で足りる。また、フレーム同期信号
FSは、セクタ同期信号SSと同様の自己相関の鋭
いパターンからなる。
さて、このような記録形式でデータを記録する
さい、まずプリフオーマツト領域PFのプリアン
ブルでビツト同期をとつたのちセクタ同期信号
SSを検出し、その検出タイミングに基づいて、
セクタアドレスSAを読み出す。
それが所望のセクタをあらわす場合は、ギヤツ
プGP2の後にデータ領域DFのプリアンブルを書
き込んでから第１フレームのデータをフレーム同
期信号FSに続いて書き込み、順次各フレームの
データを記録してゆく。
データを読み出す場合は、上述と同様にしてセ
クタアドレスSAを読み出し、それが所望のセク
タを示す場合は、データ領域DFのプリアンブル
でビツト同期をとり直した後に、フレーム同期信
号FSを検出したタイミングに基づいてフレーム
毎のデータを読み出す。
このように、予め記録されているプリフオーマ
ツト領域PFを参照して、データが記録され、ま
た読み出される。
ところで、光デイスクは上述したように記録密
度を非常に高くすることができる反面、現状では
ビツト誤り率が10-5程度とかなり大きくて、信頼
性が低い。
したがつて、従来、プリフオーマツト領域PF
のセクタ同期信号SSに誤りが発生する確率が高
く、このセクタ同期信号SSを検出できない場合
はセクタアドレスSAおよびデータ領域DFを全て
アクセスできなくなる。また、光デイスクは一般
に再書き込みが不可能なので、そのセクタSCは
使用不能になるという問題を生じる。
〔目的〕
本発明は、上述した従来技術の欠点を解消する
ためになされたものであり、プリフオーマツト領
域のプリアンブルにセクタ同期信号等を配置する
ことでセクタ同期を確実にとれるデータ記録方式
を提供することを目的としている。
〔構成〕
以下、添付図面を参照しながら、本発明の実施
例を詳細に説明する。
第２図は、本発明の一実施例に係るプリフオー
マツト領域PFのプリアンブルPA１を示す。な
お、当然のことながら、プリアンブルPA１には
第１図ｂと同様にセクタ同期信号SSおよびセク
タアドレスSAが続く。
このプリアンブルPA１は、ビツト同期信号
BS1（長さa1ビツト）、セクタ同期信号SSおよび
セクタ同期番号SNo（値はｎ）を、（ｎ＋１）個配
置させるとともに、セクタ同期番号SN0（値は０）
の次にビツト同期信号BS1を配置させて構成され
る。
このようなプリアンブルPA１を持つプリフオ
ーマツト領域PFおよびデータ領域DFは、第３図
に示した信号発生装置により、フオーマツトに従
つて発生される。
すなわち、フオーマツトコントローラ１はビツ
ト同期信号発生部２を作動してa1ビツトのビツ
ト同期信号BS1を出力させたのちセクタ同期信号
発生部３を作動してセクタ同期信号SSを出力さ
せ、さらにセクタ同期番号発生部４に値がｎのセ
クタ同期番号SNoを発生させる。そして、ビツト
同期信号発生部２、セクタ同期信号発生部３およ
びセクタ同期番号発生部４を、セクタ同期番号
SNoの値を１づつ減じながら、０になるまで順次
くり返し作動させ、最後にもう一度ビツト同期信
号発生部２を作動させてプリアンブルPA１を完
成する。
その後、セクタ同期信号発生部３を作動させた
のちにセクタアドレス発生部５を作動して、セク
タ同期信号SSおよびセクタアドレスSAを発生す
る。
そして、フオーマツトコントローラ１は、以上
の処理を光デイスクのトラツクTRの全領域にわ
たつて順次各セクタに対して実行する。
これらの、ビツト同期信号発生部２、セクタ同
期信号発生部３、セクタ同期番号発生部４および
セクタアドレス発生部５の出力する信号は、オア
回路９を介して記録部（図示略）に出力され、こ
れによつて光デイスクにプリフオーマツト領域
PFが形成される。
なお、フオーマツトコントローラ１、ビツト同
期信号発生部２、セクタ同期信号発生部３、セク
タ同期番号発生部４およびセクタアドレス発生部
５は、全て所定のビツトクロツクに同期して作動
する。また、６はデータ領域DFのプリアンブル
（ビツト同期信号）を発生するプリアンブル発生
部、７はフレーム同期信号FSを発生するフレー
ム同期信号発生部、および、８は記録データDR
を蓄積するデータバツフアである。
次に、プリアンブルPA１を判別して、プリフ
オーマツト領域のセクタ同期信号SSを検出する
装置を第４図に示す。
同図において、光ピツクアツプ（図示略）から
出力された読出信号SRはPLL回路やデータセパ
レータ回路等からなるビツト同期検出部１１に加
えられ、ビツト同期検出部１１はプリフオーマツ
ト領域PFのプリアンブルPA1におけるビツト同
期信号BS1でPLL回路がロツクされ、これによつ
て、ビツトクロツクCPおよび読出データRDを分
離する。
ビツトクロツクCPはパターン比較計数部１２、
予測関数発生部１３およびセクタ同期番号判別部
１４のクロツク入力端に加えられ、読出データ
RDはパターン比較計数部１２およびセクタ同期
番号判別部１４のデータ入力端に加えられる。な
お、ビツトクロツクCPおよび読出データRDは、
図示しない読出書込制御部にも加えられている。
パターン比較計数部１２は、連続する所定ビツ
ト数の読出データRDとセクタ同期信号SSをなす
パターンを比較し、一致するビツト数を計数して
その結果を加算器１５に加える。また、予測関数
発生部１３は、セクタ同期信号SSを検出するた
めの予測関数を所定のタイミングで発生し、これ
を加算器１５に加える。
加算器１５は２つの入力値を加算してその結果
を比較器１６に与え、比較器１６は入力値が所定
閾値以上の場合にセクタ同期検出信号DSを発生
し、このセクタ同期検出信号DSはアンド回路１
７およびセクタ同期番号判別部１４に加えられ
る。
例えば、セクタ同期信号SSを自己相関が鋭い
「0011010」なる７ビツトのパターンとすると、予
測関数は「12321」（第５図参照）と与えられ、ビ
ツトずれ（ビツトスリツプ）がない場合にセクタ
同期信号SSの７ビツト目が発生するタイミング
で予測関数の３ビツト目が発生するように予測関
数発生部１３の動作タイミングが設定される。ま
た、この場合比較器１６に設定される閾値は、セ
クタ同期信号SSのビツト数に１を加えた「８」
である。
したがつて、ビツトずれがない場合、セクタ同
期信号SSの最終ビツトが入力されたタイミング
でパターン比較計数部１２の計数値が７になり、
これと同時に予測関数発生部１３の出力が３にな
つて加算器１５の出力は１０になるので比較器１
６よりセクタ同期検出信号DSが出力される。
なお、この場合のセクタ同期信号SSおよび予
測関数によれば、ジツタによるビツトスリツプ等
によりビツトエラーが２ビツトまで発生してもセ
クタ同期を検出できる。
また、これ以外の同期信号（同期符号）と予測
関数の最適な組合せ例を次表に示す。
[Technical Field] The present invention relates to a sector-configured data recording system, and particularly to a format of a preformat section suitable for using an optical disk as a recording medium. [Prior Art] Devices using magnetic recording media such as magnetic tapes and magnetic disks are widely used as auxiliary storage devices in computer systems. There are proposals to use optical recording media (for example, optical disks) that can be used as auxiliary storage devices. For example, in an optical disk, data is recorded by using a laser spot to form pits (small holes) with a diameter of about 1 μm on a recording track on the surface at a period (interval) of about 2 μm, and the recording capacity is approximately 30 cm in diameter. It is about 1011 to 1012 bits per piece. Usually, one recording track is set in a spiral shape, and CAV (Constant Angular
Velocity) or CLV to increase recording density
(Constant Linear Velocity). Now, since the access speed of the auxiliary storage device is generally much slower than that of the main storage device, data is recorded in consecutive areas in blocks of a certain amount. At this time, in order to ensure that data can be read and written in a short time, predetermined blocks of data are organized into sectors, and each sector is identified by being assigned an address (sector address). 1a and 1b show conventional examples of data recording formats on tracks of optical discs. In the figure a, a plurality of sectors SC consisting of a preformat area PF, a data area DF, and a gap GP1 separating the preformat area PF and the data area DF are successively set on the track TR, separated by a gap GP2. Note that the preformat area PF is the data area DF in advance (for example, at the time of shipment of the optical disk).
The tracks are separated by the combined number of bits of the gap GP2 and the gap GP2. As shown in Figure b, the preformat area PF also contains a preamble consisting of a synchronization signal BS for matching circuit conditions, that is, a bit synchronization signal BS for synchronizing the bit clock of the data write/read circuit with the recording data generation timing. , a sector synchronization signal SS consisting of a bit string (pattern) with sharp autocorrelation for detecting this preformat area PF, and a sector address SA for identifying the sector SC. The bit synchronization signal BS forming the preamble is a PLL for extracting the bit clock and data from the read signal from the optical pickup section.
(Phase-Locked Loop) A signal is used that can accurately lock the circuit. For example, it is a signal that changes the state of the read signal at the minimum inversion period (that is, "0101..." in which the recording state is a repetition of the minimum pit length). In addition, the data area DF has a frame synchronization signal FS
It consists of a plurality of pieces of data that are attached to form a frame, and a preamble (bit synchronization signal BS) that is attached to the beginning of these data. Note that the preamble in the data area DF only needs to have a smaller number of bits than the preamble in the preformat area PF. Also, frame synchronization signal
The FS consists of a sharp pattern of autocorrelation similar to the sector synchronization signal SS. Now, when recording data in such a recording format, bit synchronization is first achieved with the preamble of the preformat area PF, and then the sector synchronization signal is
Detect SS and based on the detection timing,
Read sector address SA. If it represents a desired sector, the preamble of the data area DF is written after the gap GP2, and then the data of the first frame is written following the frame synchronization signal FS, and the data of each frame is sequentially recorded. To read data, read the sector address SA in the same way as above, and if it indicates the desired sector, resynchronize the bits with the preamble of the data area DF, and then read the sector address SA at the timing when the frame synchronization signal FS is detected. The data for each frame is read out based on the data. In this way, data is recorded and read out with reference to the pre-recorded preformat area PF. By the way, although optical disks can have extremely high recording densities as described above, they currently have a fairly high bit error rate of about 10 -5 and are therefore unreliable. Therefore, conventionally, the preformat area PF
There is a high probability that an error will occur in the sector synchronization signal SS, and if this sector synchronization signal SS cannot be detected, the sector address SA and data area DF will all become inaccessible. Furthermore, since optical disks generally cannot be rewritten, the problem arises that the sector SC becomes unusable. [Objective] The present invention has been made to solve the above-mentioned drawbacks of the conventional technology, and provides a data recording method that can ensure sector synchronization by placing a sector synchronization signal etc. in the preamble of a preformatted area. The purpose is to [Structure] Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. FIG. 2 shows a preamble PA1 of a preformat area PF according to an embodiment of the present invention. Note that, as a matter of course, the preamble PA1 is followed by the sector synchronization signal SS and the sector address SA, as in FIG. 1b. This preamble PA1 is a bit synchronization signal
BS1 (length a1 bits), sector synchronization signal SS and sector synchronization number SN o (value is n) are arranged (n+1), and sector synchronization number SN 0 (value is 0).
The bit synchronization signal BS1 is placed next to the bit synchronization signal BS1. The preformat area PF and data area DF having such a preamble PA1 are generated according to the format by the signal generator shown in FIG. That is, the format controller 1 operates the bit synchronization signal generator 2 to output the bit synchronization signal BS1 of the a1 bit, then operates the sector synchronization signal generator 3 to output the sector synchronization signal SS, and then performs sector synchronization. The number generator 4 generates a sector synchronization number SN o having the value n. The bit synchronization signal generator 2, sector synchronization signal generator 3, and sector synchronization number generator 4 are then configured to generate a sector synchronization number.
While decrementing the value of SN o by 1, the operation is repeated in sequence until it becomes 0, and finally, the bit synchronization signal generator 2 is activated once again to complete the preamble PA1. After that, the sector synchronization signal generation section 3 is activated, and then the sector address generation section 5 is activated to generate a sector synchronization signal SS and a sector address SA. Then, the format controller 1 sequentially executes the above processing for each sector over the entire area of the track TR of the optical disk. These signals output from the bit synchronization signal generation section 2, sector synchronization signal generation section 3, sector synchronization number generation section 4, and sector address generation section 5 are outputted to a recording section (not shown) via an OR circuit 9. , thereby creating a preformatted area on the optical disk.
PF is formed. Note that the format controller 1, bit synchronization signal generation section 2, sector synchronization signal generation section 3, sector synchronization number generation section 4, and sector address generation section 5 all operate in synchronization with a predetermined bit clock. Further, 6 is a preamble generation section that generates a preamble (bit synchronization signal) for the data area DF, 7 is a frame synchronization signal generation section that generates a frame synchronization signal FS, and 8 is a recording data DR.
It is a data buffer that accumulates. Next, FIG. 4 shows an apparatus for determining the preamble PA1 and detecting the sector synchronization signal SS in the preformat area. In the figure, a read signal SR output from an optical pickup (not shown) is applied to a bit synchronization detection section 11 consisting of a PLL circuit, a data separator circuit, etc. The synchronizing signal BS1 locks the PLL circuit, thereby separating the bit clock CP and read data RD. The bit clock CP includes a pattern comparison and counting section 12,
It is applied to the clock input terminals of the prediction function generator 13 and the sector synchronization number determination unit 14,
RD is applied to the data input terminals of the pattern comparison and counting section 12 and the sector synchronization number discriminating section 14. Note that the bit clock CP and read data RD are
It is also added to a read/write control section (not shown). The pattern comparison and counting section 12 compares the read data RD of a predetermined number of continuous bits with the pattern forming the sector synchronization signal SS, counts the number of matching bits, and adds the result to the adder 15. Further, the prediction function generating section 13 generates a prediction function for detecting the sector synchronization signal SS at a predetermined timing, and adds this to the adder 15. The adder 15 adds the two input values and provides the result to the comparator 16, and the comparator 16 generates a sector synchronization detection signal DS when the input value is greater than or equal to a predetermined threshold. AND circuit 1
7 and the sector synchronization number determination unit 14. For example, if the sector synchronization signal SS is a 7-bit pattern "0011010" with a sharp autocorrelation, the prediction function is given as "12321" (see Figure 5), and if there is no bit slip, the sector synchronization signal The operation timing of the prediction function generator 13 is set so that the third bit of the prediction function is generated at the timing when the seventh bit of SS is generated. In addition, in this case, the threshold value set in the comparator 16 is "8", which is the number of bits of the sector synchronization signal SS plus 1.
It is. Therefore, if there is no bit shift, the count value of the pattern comparison and counting section 12 becomes 7 at the timing when the last bit of the sector synchronization signal SS is input.
At the same time, the output of the prediction function generator 13 becomes 3 and the output of the adder 15 becomes 10, so the comparator 1
6 outputs a sector synchronization detection signal DS. According to the sector synchronization signal SS and the prediction function in this case, sector synchronization can be detected even if up to two bits of bit errors occur due to bit slips caused by jitter. In addition, examples of other optimal combinations of synchronization signals (synchronization codes) and prediction functions are shown in the following table.
以上説明したように、本発明によればプリアン
ブルにセクタ同期信号を複数配置しているので、
セクタ同期信号の検出に対する信頼性を格段に向
上できる。また、セクタアドレスも複数配置した
ものでは、セクタアドレスが確実に検出できるの
で、アクセスできないセクタが出ることを防止で
きるという利点を得る。
As explained above, according to the present invention, since a plurality of sector synchronization signals are arranged in the preamble,
The reliability of sector synchronization signal detection can be significantly improved. Further, in the case where a plurality of sector addresses are arranged, the sector address can be reliably detected, so there is an advantage that it is possible to prevent inaccessible sectors from appearing.
第１図ａは、記録トラツクにおけるデータの記
録形式を示した信号配置図、同図ｂは、１セクタ
当りのデータ記録形式を示した信号配置図、第２
図は、本発明の一実施例に係るプリアンブルを示
す信号配置図、第３図は、信号発生装置の一例を
示したブロツク図、第４図は、第２図に示したプ
リアンブルを検出する装置の一例を示したブロツ
ク図、第５図は、予測関数の一例を示したグラフ
図、第６図は、本発明の他の実施例に係るプリア
ンブルを示す信号配置図、第７図は、第６図に示
したプリアンブルを検出する装置の一例を示した
ブロツク図、第８図ａは、本発明のさらに他の実
施例に係るプリアンブルを示した信号配置図、同
図ｂは、本発明のさらに他の実施例に係るプリア
ンブルを示した信号配置図、第９図は、本発明の
別な実施例に係るプリアンブルを示した信号配置
図、第１０図は、信号発生装置の他の例を示した
ブロツク図、第１１図は、第９図に示したプリア
ンブルを検出する装置の一例を示したブロツク
図、第１２図は、本発明のさらに別な実施例に係
るプリアンブルを示した信号配置図、第１３図
は、第１２図に示したプリアンブルを検出する装
置の一例を示したブロツク図、第１４図ａは、本
発明のさらに別の実施例に係るプリアンブルを示
した信号配置図、同図ｂは、本発明のさらに別の
実施例に係るプリアンブルを示した信号配置図、
第１５図ａは、本発明のさらに別の実施例に係る
プリアンブルを示した信号配置図、同図ｂは、本
発明のさらに別の実施例を示した信号配置図であ
る。
１，１ａ……フオーマツトコントローラ、２，
２ａ……ビツト同期信号発生部、３……セクタ同
期信号発生部、４……セクタ同期信号発生部、５
……セクタアドレス発生部、６……プリアンブル
発生部、７……フレーム同期信号発生部、８……
データバツフア、９……オア回路、１１……ビツ
ト同期検出部、１２……パターン比較計数部、１
３，１３ａ……予測関数発生部、１４……セクタ
同期番号判別部、１５……加算器、１６……比較
器、１７……アンド回路、１８，１８ａ……セク
タアドレス判別部。
Fig. 1a is a signal arrangement diagram showing the data recording format on the recording track, Fig. 1b is a signal arrangement diagram showing the data recording format per sector, and Fig. 1b is a signal arrangement diagram showing the data recording format per sector.
3 is a block diagram showing an example of a signal generating device, and FIG. 4 is a device for detecting the preamble shown in FIG. 2. 5 is a graph diagram showing an example of a prediction function, FIG. 6 is a signal arrangement diagram showing a preamble according to another embodiment of the present invention, and FIG. 7 is a graph diagram showing an example of a prediction function. 6 is a block diagram showing an example of a device for detecting a preamble, FIG. 8a is a signal arrangement diagram showing a preamble according to still another embodiment of the present invention, and FIG. FIG. 9 is a signal arrangement diagram showing a preamble according to another embodiment of the present invention. FIG. 10 is a signal arrangement diagram showing a preamble according to another embodiment of the present invention. FIG. 11 is a block diagram showing an example of a device for detecting the preamble shown in FIG. 9, and FIG. 12 is a signal arrangement showing a preamble according to still another embodiment of the present invention. 13 is a block diagram showing an example of a device for detecting the preamble shown in FIG. 12, FIG. 14a is a signal arrangement diagram showing a preamble according to yet another embodiment of the present invention, Figure b is a signal arrangement diagram showing a preamble according to yet another embodiment of the present invention;
FIG. 15a is a signal arrangement diagram showing a preamble according to yet another embodiment of the present invention, and FIG. 15b is a signal arrangement diagram showing still another embodiment of the invention. 1, 1a...Format controller, 2,
2a... Bit synchronization signal generation section, 3... Sector synchronization signal generation section, 4... Sector synchronization signal generation section, 5
... Sector address generation section, 6 ... Preamble generation section, 7 ... Frame synchronization signal generation section, 8 ...
Data buffer, 9...OR circuit, 11...Bit synchronization detection section, 12...Pattern comparison and counting section, 1
3, 13a...Prediction function generation section, 14...Sector synchronization number discrimination section, 15...Adder, 16...Comparator, 17...AND circuit, 18, 18a...Sector address discrimination section.
Claims (1)
と、セクタのはじまりを検出するためのセクタ同
期信号と、セクタを識別するためのセクタアドレ
ス信号からなるプリフオーマツト領域を、複数の
情報フレームからなるデータ領域の前に設定した
セクタ構成のデータ記録方式において、複数のセ
クタ同期信号を上記プリアンブルに配置したこと
を特徴とするデータ記録方式。 ２ 回路条件を整合させるためのプリアンブル
と、セクタのはじまりを検出するためのセクタ同
期信号と、セクタを識別するためのセクタアドレ
ス信号からなるプリフオーマツト部を、複数の情
報フレームからなるデータ領域の前に設定したセ
クタ構成のデータ記録方式において、複数のセク
タ同期信号およびこのセクタ同期信号を識別する
ための番号情報を上記プリアンブルに配置したこ
とを特徴とするデータ記録方式。 ３ 回路条件を整合させるためのプリアンブル
と、セクタのはじまりを検出するためのセクタ同
期信号と、セクタを識別するためのセクタアドレ
ス信号からなるプリフオーマツト領域を、複数の
情報フレームからなるデータ領域の前に設定した
セクタ構成のデータ記録方式において、複数の上
記セクタ同期信号およびセクタアドレス信号を上
記プリアンブルに配置したことを特徴とするデー
タ記録方式。[Claims] 1. A preformat area consisting of a preamble for matching circuit conditions, a sector synchronization signal for detecting the start of a sector, and a sector address signal for identifying a sector is created from a plurality of information frames. 1. A data recording method having a sector configuration set before a data area, characterized in that a plurality of sector synchronization signals are arranged in the preamble. 2. A preformat section consisting of a preamble for matching circuit conditions, a sector synchronization signal for detecting the start of a sector, and a sector address signal for identifying a sector is placed in front of a data area consisting of multiple information frames. A data recording method having a set sector configuration, characterized in that a plurality of sector synchronization signals and number information for identifying the sector synchronization signals are arranged in the preamble. 3. A preformat area consisting of a preamble for matching circuit conditions, a sector synchronization signal for detecting the start of a sector, and a sector address signal for identifying a sector is placed before a data area consisting of multiple information frames. A data recording method having a set sector configuration, characterized in that a plurality of the sector synchronization signals and sector address signals are arranged in the preamble.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6925084A JPS60212877A (en) | 1984-04-09 | 1984-04-09 | Data recording system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6925084A JPS60212877A (en) | 1984-04-09 | 1984-04-09 | Data recording system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60212877A JPS60212877A (en) | 1985-10-25 |
| JPH0580070B2 true JPH0580070B2 (en) | 1993-11-05 |
Family
ID=13397303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6925084A Granted JPS60212877A (en) | 1984-04-09 | 1984-04-09 | Data recording system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60212877A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0549154A3 (en) * | 1991-12-24 | 1993-12-08 | Advanced Micro Devices Inc | Repetitive pattern detection |
| TWI235363B (en) | 2001-03-16 | 2005-07-01 | Koninkl Philips Electronics Nv | Record carrier and apparatus for scanning the record carrier |
-
1984
- 1984-04-09 JP JP6925084A patent/JPS60212877A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60212877A (en) | 1985-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2845915B2 (en) | Information reproducing method and information reproducing apparatus | |
| JPH0477391B2 (en) | ||
| JPH0210574A (en) | Demodulating circuit | |
| JPS61253674A (en) | Information recording medium and its reproducing method | |
| US7099246B2 (en) | Method and apparatus for recording data on an optical disc with restarting writing of data after data recording interruption | |
| US4964094A (en) | Optical disk | |
| JPH0580070B2 (en) | ||
| JP2621149B2 (en) | Information recording / reproducing device | |
| JPS61134969A (en) | Data recording system | |
| JP3463163B2 (en) | Physical ID detection and restoration device | |
| JP2698784B2 (en) | Information recording / reproducing device | |
| JPS61296576A (en) | Data recording and reproducing system | |
| JPS61296575A (en) | Data recording and reproducing system | |
| JP2522832B2 (en) | Demodulation circuit | |
| JP3277513B2 (en) | Optical information recording / reproducing method | |
| US5436881A (en) | Method and apparatus for detecting pulse signal for generating clock from recording medium | |
| JPS61144776A (en) | Data recording system | |
| JPS60217562A (en) | Data recording system | |
| JP2984008B2 (en) | Disc-shaped optical recording medium | |
| JPS61292275A (en) | Data recording and reproducing system | |
| JPS60217563A (en) | Data recording system | |
| JPS61142572A (en) | Data recording system | |
| JPS60217564A (en) | Data recording system | |
| JPS62204469A (en) | Data reproducing system | |
| JPH0773519A (en) | Magneto-optical recording medium and magneto-optical recording method using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |