JPS61141043A - 冗長化システムにおける異常検出方式 - Google Patents

冗長化システムにおける異常検出方式

Info

Publication number
JPS61141043A
JPS61141043A JP59263004A JP26300484A JPS61141043A JP S61141043 A JPS61141043 A JP S61141043A JP 59263004 A JP59263004 A JP 59263004A JP 26300484 A JP26300484 A JP 26300484A JP S61141043 A JPS61141043 A JP S61141043A
Authority
JP
Japan
Prior art keywords
counter
arithmetic
regular
units
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59263004A
Other languages
English (en)
Inventor
Akira Nishikawa
彰 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP59263004A priority Critical patent/JPS61141043A/ja
Publication of JPS61141043A publication Critical patent/JPS61141043A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、共通バス上に2つの演算制御二ニット(M
PU)を並設し、一方を制御演算を実行する常用系、他
方をこの常用系MPUの監視を行な5予備系とする待機
形冗長化システム、特にこのようなシステムにおける常
用系MPUの異常検出方式に関する。
〔従来の技術〕
第2図は待機形冗長化システムの従来例を示すブロック
図である。
共通バス4には、冗長化構成された2つの演算制御ユニ
ット(MPU)11,12、メモリユニット2および入
出力ユニツ) 31s32がそれぞれ接続されている。
MPUh + 12は制御演算を行なう中央処理部11
と、バス4との間でデータのやりとりを行なうバスイン
タフェイス部12とから構成されている。・メモリユニ
ット2は共用装置であり、2つのMPU11,12のい
ずれからもバス4を介してデータの読み、書きが可能で
ある。入出カニニット31 * 32は外部プロセスと
の間で入出力信号を授受するユニットで、必要に応じて
さらに増設される。
このような構成において、冗長化されたMPU11,1
2のうちのいずれか一方が常用系となってシステムの制
御演算を実行するとともに、所定周期をもってメモリユ
ニット2の成る領域へ所定コードを書き込み、他方は予
備系となって常用系が書き込んだ所定コードのチェック
を行表い、チェックが終了したらこれをクリアする動作
を繰り返す。したがって、常用系のMPUがダウンする
と、以後所定コードを書き込まなくなるので、これによ
り予備系のMPUは常用系MPUの異常を知ることがで
きる。
〔発明が解決しようとする問題点〕
しかしながら、上記の如き方式では異常検出のための情
報の書込み、クリアを他の装置からも共用されるメモリ
ユニットを用いて行な5ようにしているため、他の装置
から誤ってその所定コード格納領域にデータが書き込ま
れる可能性がある。
また、メモリユニットが故障すると、予備系のMPUは
常用系MPUが異常であるKもかへわらず正常と判定し
たり、その逆に正常なのく異常と誤判定し、システムに
悪影響を及ばずおそれもあるという問題がある。
〔問題点を解決するための手段および作用〕待機形冗長
化システムを構成する演算制御ユニットの各々に、その
内部からはインクリメントが可能で外部(バス)からは
その内容の読出しのみが可能なカウンタを設け、該カウ
ンタを常用系から所定周期で更新する一方、予備系から
とのカウ゛ンタの内容を所定周期で監視し、カラ/りの
更新停止をもって常用系の異常を検出する。
〔実施例〕
第1図はこの発明の実施例を示すブロック図である。同
図からも明らかなように、この実施例はMP U 11
* 12の各々にカウンタ13を設ゆた点が特徴でおる
このカウンタ13は、中央処理部11からノ・−ド的ま
たはソフト的に与えられるクロックを順次カウントシ、
シたがって他の装置からはカウント12を介して読み出
すことが可能である。こうすることにより、常用系のカ
ウンタ13はその中央処理部11が正常で多る限りはイ
ンクリメント動作を行なうので、予備系からこのカウン
タ15の内容を監視することにより常用系の正常、異常
を判別することができる。例えば予備系から常用系カウ
ンタの内容を所定の周期で取り込み、その前回値と今回
値とを比較して今回値が大きくなっていれば正常、前回
値と今回値が等しければ異常と判定する。
1〔効果〕 この発明によれば、演算制御ユニットの各々にカウンタ
を設け、このカウンタを内部から紘インクリメントを可
能とし外部からは読出しのみが可能な如く構成するよう
にしたので、他の装置による誤った書込みや他の装置の
故障等にかへわらず確実に常用系の異常を検出すること
ができ、これによってシステムの信頼性、安全性を向上
し得る利点がもたらされるものである。
【図面の簡単な説明】
第1図紘この発明の実施例を示すブロック図、第2図は
待機形冗長化システムの従来例を示すブロック図である
。 符号説明 11.12・・・・・・演算制御ユニット、2・・・・
・・メモリユニット、−31132・・・・・・入出カ
ニニット、4・・・・・・共通バス、11・・・・・・
中央処理部、12・・・・・・バスインタフェイス部、
13・・・・・・カウンタ。

Claims (1)

    【特許請求の範囲】
  1. 共通バス上に2つの演算制御ユニットを並設し、その一
    方を制御演算を行なう常用系とし他方を該常用系演算制
    御ユニットの監視を行なう予備系として運用する冗長化
    システムにおいて、前記各演算制御ユニットにはその内
    部からはインクリメントが可能で外部からはその内容を
    読み取ることのみが可能なカウンタを設け、該カウンタ
    を前記常用系演算制御ユニットから所定周期で更新する
    一方、前記予備系演算制御ユニットから該カウンタの内
    容を所定周期をもつて監視し、カウンタの更新停止をも
    つて常用系演算制御ユニットの異常を検出することを特
    徴とする冗長化システムにおける異常検出方式。
JP59263004A 1984-12-14 1984-12-14 冗長化システムにおける異常検出方式 Pending JPS61141043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59263004A JPS61141043A (ja) 1984-12-14 1984-12-14 冗長化システムにおける異常検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59263004A JPS61141043A (ja) 1984-12-14 1984-12-14 冗長化システムにおける異常検出方式

Publications (1)

Publication Number Publication Date
JPS61141043A true JPS61141043A (ja) 1986-06-28

Family

ID=17383552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59263004A Pending JPS61141043A (ja) 1984-12-14 1984-12-14 冗長化システムにおける異常検出方式

Country Status (1)

Country Link
JP (1) JPS61141043A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57164345A (en) * 1981-04-01 1982-10-08 Nec Corp Failure detecting system for composite microcomputer
JPS59123946A (ja) * 1982-12-29 1984-07-17 Fujitsu Ltd システム制御方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57164345A (en) * 1981-04-01 1982-10-08 Nec Corp Failure detecting system for composite microcomputer
JPS59123946A (ja) * 1982-12-29 1984-07-17 Fujitsu Ltd システム制御方式

Similar Documents

Publication Publication Date Title
US6829729B2 (en) Method and system for fault isolation methodology for I/O unrecoverable, uncorrectable error
JPH0346854B2 (ja)
US6845469B2 (en) Method for managing an uncorrectable, unrecoverable data error (UE) as the UE passes through a plurality of devices in a central electronics complex
JPS6280733A (ja) 情報処理装置
JPS61141043A (ja) 冗長化システムにおける異常検出方式
JPH10105422A (ja) 保護装置の制御回路
JPH0354652A (ja) 入出力ポートの障害きりわけ方法
JPS62293441A (ja) デ−タ出力方式
JP2743562B2 (ja) 障害処理方式
JPH0384640A (ja) 障害情報通知方式
JPS60233743A (ja) 計算機システムの異常検出回路
JPH0232409A (ja) 異常監視部の診断装置
JP2559531B2 (ja) 二重化システムのエラーチェック回路
JPH02111218A (ja) ディジタル保護リレー装置
JPH0726762Y2 (ja) バス不一致発生回路
JPS6323598B2 (ja)
JP2725680B2 (ja) バス異常検出回路
JPH0324601A (ja) 制御方法
JPS635272A (ja) 出力異常検出機能付きロジツク回路装置
JPH02214413A (ja) ディジタル形保護継電装置の監視方式
JPS6111802Y2 (ja)
JPS6288047A (ja) インタフエ−ス制御装置
JPS5827538B2 (ja) 相互監視方式
JPH07230432A (ja) 計算装置
JPH02259953A (ja) コマンドバス装置