JPS61140279A - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JPS61140279A JPS61140279A JP59262203A JP26220384A JPS61140279A JP S61140279 A JPS61140279 A JP S61140279A JP 59262203 A JP59262203 A JP 59262203A JP 26220384 A JP26220384 A JP 26220384A JP S61140279 A JPS61140279 A JP S61140279A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- video signal
- bright
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
- H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、映像信号処理回路に関し、ｆｉ！にその直
流再生回路を改善したものである。
流再生回路を改善したものである。
テレビジ！１ノ受像機においては、その直流再生回路に
おいて映像信号のペデスタル電圧を一定の電圧にクラン
プする。このクラングミ正値は、通常は一定の値に設定
されるのであるが、絵柄の内容によっ℃は、多少変化さ
せた方が画像がみやすくなることがある。このためには
、クランプ電圧を調整できる回路を必要とするが、最近
では集積回路技術の発達によりほとんどの映像信号処理
部が集積化される一方、上記クランプ電圧の調整手段を
集積回路の外部に取り付ける必要がある。
おいて映像信号のペデスタル電圧を一定の電圧にクラン
プする。このクラングミ正値は、通常は一定の値に設定
されるのであるが、絵柄の内容によっ℃は、多少変化さ
せた方が画像がみやすくなることがある。このためには
、クランプ電圧を調整できる回路を必要とするが、最近
では集積回路技術の発達によりほとんどの映像信号処理
部が集積化される一方、上記クランプ電圧の調整手段を
集積回路の外部に取り付ける必要がある。
矛３図は、上記のようにクランプ電圧の調整を可能にし
た直流再生回路を示している。
た直流再生回路を示している。
映像信号（ＡＶ８）は、コンデンサＣ１，端子ピンＰ２
を介して集積回路内に入力し、トランジスタＱｌ ＠Ｑ
２ 、Ｑ３、抵抗Ｒ１、トランジスタＱ４、抵抗比２、
カレントミラーを構成するトランジスタＱｓ、Ｑｔｓ、
゛およびトランジスタＱ７〜Ｑ１ｏを介して出力用端子
ピンＰ３に導出される。
を介して集積回路内に入力し、トランジスタＱｌ ＠Ｑ
２ 、Ｑ３、抵抗Ｒ１、トランジスタＱ４、抵抗比２、
カレントミラーを構成するトランジスタＱｓ、Ｑｔｓ、
゛およびトランジスタＱ７〜Ｑ１ｏを介して出力用端子
ピンＰ３に導出される。
また、映像信号の一部は、負荷抵抗Ｒ，Ｊ。
几４の接続点より取り出され、トランジスタＱ１１抵抗
３５．を介して差動増幅器を構成するトランジスタＱ１
２のベースに入力される。
３５．を介して差動増幅器を構成するトランジスタＱ１
２のベースに入力される。
このトランジスタＱ１２は、ト２ンジスタＱｘｓ、Ｑｚ
４．ＱｚｓトランジスタＱ１６等とともに差動増幅器を
構成している。この差動増幅器は、トランジスタＱ１８
抵抗Ｒ＋６、トランジスタＱＺＦを介して入力されるゲ
ートパルスによりて駆動される。
４．ＱｚｓトランジスタＱ１６等とともに差動増幅器を
構成している。この差動増幅器は、トランジスタＱ１８
抵抗Ｒ＋６、トランジスタＱＺＦを介して入力されるゲ
ートパルスによりて駆動される。
また、差動増幅器を構成するトランジスタＱ１３のベー
スに対しては、端子ピンＰＺ、）ランシスタＱｔｔｔ、
Ｑｚｓ、抵抗比７を介してブライド電圧が与えられてい
る。
スに対しては、端子ピンＰＺ、）ランシスタＱｔｔｔ、
Ｑｚｓ、抵抗比７を介してブライド電圧が与えられてい
る。
従って、差動増幅器は、ゲートパルスのパルス期間に、
映像信号の直流部分（ペデスタル電圧）と、ブライド電
圧を比較し、その差出力を抵抗Ｒ８，ｆｉ子ピ／Ｐｘを
介してコンデンサＣＩに充放電する。これによって、映
像信号のペデスタル電圧とブライド電圧が等しくなる。
映像信号の直流部分（ペデスタル電圧）と、ブライド電
圧を比較し、その差出力を抵抗Ｒ８，ｆｉ子ピ／Ｐｘを
介してコンデンサＣＩに充放電する。これによって、映
像信号のペデスタル電圧とブライド電圧が等しくなる。
ここで端子ピンＰｔとＰ３は、抵抗比９を介して接続さ
れているため、端子ピンＰＩから差動増幅器に入力する
ブライド電圧は、入力信号の絵柄に影響を受けて変化し
、その変化割合は、抵抗Ｒ９とｆＩｌｌｏの比によって
任意選択できる。
れているため、端子ピンＰＩから差動増幅器に入力する
ブライド電圧は、入力信号の絵柄に影響を受けて変化し
、その変化割合は、抵抗Ｒ９とｆＩｌｌｏの比によって
任意選択できる。
つまり、抵抗Ｒ９，ＲＺＯの値の選択によってペデスタ
ルレベルを可変できる。械抗（ＶＲ）はブライト電圧調
整ボリウムである。ＶＣＣは電源電圧である。なお符号
を付していないトランジスタ及び抵抗のシンボルがある
が、これらはバイアス回路として機能する。
ルレベルを可変できる。械抗（ＶＲ）はブライト電圧調
整ボリウムである。ＶＣＣは電源電圧である。なお符号
を付していないトランジスタ及び抵抗のシンボルがある
が、これらはバイアス回路として機能する。
上記のように従来の回路は、抵抗比９．Ｒ１゜の値を任
意に選ぷことによって直流再生率を変更することができ
る。しかし、この回路では、入力結合コ／デンｆｃｚ’
６り２ング容量としても利用しているため、トランジス
タＱ５ ＊Ｑ６の増幅出力信号側から、入力肩側へ帰還
をかけていることに相当する。従って、入力と出力間に
、コントラスト調整回路や画質調整回路等を組み込んだ
場合、映像の明るさの変動や回路の発掘等の不具合を生
じ、また、端子ピンＰＩ。
意に選ぷことによって直流再生率を変更することができ
る。しかし、この回路では、入力結合コ／デンｆｃｚ’
６り２ング容量としても利用しているため、トランジス
タＱ５ ＊Ｑ６の増幅出力信号側から、入力肩側へ帰還
をかけていることに相当する。従って、入力と出力間に
、コントラスト調整回路や画質調整回路等を組み込んだ
場合、映像の明るさの変動や回路の発掘等の不具合を生
じ、また、端子ピンＰＩ。
Ｐ２でのインピーダンスが高いために外乱を受けやすい
等の欠点がある。
等の欠点がある。
この発明は上記の事情に鑑みてなされたもので、映像信
号の入力、出力端子間にコントラスト、画質調整回路等
管容易に組み込むことができ、しかも外乱を受けにくい
直流再生のための映像信号処理回路を提供することを目
的とする。
号の入力、出力端子間にコントラスト、画質調整回路等
管容易に組み込むことができ、しかも外乱を受けにくい
直流再生のための映像信号処理回路を提供することを目
的とする。
〔発明の概要」
・ この発明は、例えば矛１図に示すように直流成分除
去回路２７、レベルシフト回路２８、直流合成回路２９
の映像信号系路を構成し、ブライト調整電圧とり２ング
容蓋゛３６からのクランプ電圧との差をＡＦＬ検出器３
０で検田し、その差に応じてレベルシフト回路２Ｂの出
力信号に対する直流再生を行ない、また、ブライト電圧
に比例した直流電圧をブライト回路３１を介して直流電
圧合成器２９に入力する構成とする。
去回路２７、レベルシフト回路２８、直流合成回路２９
の映像信号系路を構成し、ブライト調整電圧とり２ング
容蓋゛３６からのクランプ電圧との差をＡＦＬ検出器３
０で検田し、その差に応じてレベルシフト回路２Ｂの出
力信号に対する直流再生を行ない、また、ブライト電圧
に比例した直流電圧をブライト回路３１を介して直流電
圧合成器２９に入力する構成とする。
これによつて、ペデスタル電圧に対してのみ帰還ループ
が働くようくし、平均直流電圧とペデスタル電圧の差が
映像信号のＡＰＬであることから、ＡＰＬに比例した直
流再生を行なえるようにし、上記目的を達成するもので
ある。
が働くようくし、平均直流電圧とペデスタル電圧の差が
映像信号のＡＰＬであることから、ＡＰＬに比例した直
流再生を行なえるようにし、上記目的を達成するもので
ある。
〔発明の実施例ｊ
以下この発明の実施例を図面を参照して説明する。
矛１図は、この発明の一実施例であり、２０は、集積回
路化された部分である。
路化された部分である。
映像信号（ＡＶ８）は、結合コンデンサ２１を介して端
子ピンＰｔから画質調整回路２２に入力される。また、
映像信号（ＡＶ８）は、２次微分回ｗＩ２３に入力され
る。２次微分回路２３からの輪郭補正信号は端子ピンＰ
２を介して画質調整回路２２に入力される。また、画質
調整回路２２には、映像信号の振＠調整用のノードも設
けられており、このノードは端子ピンＰ４を介して外部
の画質調整ボリウム２４の摺動子に接続されている。画
質ｐ！贅回路２２の出力は。
子ピンＰｔから画質調整回路２２に入力される。また、
映像信号（ＡＶ８）は、２次微分回ｗＩ２３に入力され
る。２次微分回路２３からの輪郭補正信号は端子ピンＰ
２を介して画質調整回路２２に入力される。また、画質
調整回路２２には、映像信号の振＠調整用のノードも設
けられており、このノードは端子ピンＰ４を介して外部
の画質調整ボリウム２４の摺動子に接続されている。画
質ｐ！贅回路２２の出力は。
コントラスト調整回路２５に入力される。このコントラ
スト調整回路２５には、コントラストＮＪｕノードがあ
り、このノードは、端子ピンＰ５を介して外部のコント
ラスト調整ボリクム２６の摺動子に接続されている＠ コントラスト調整回路２５の出力ビデオ信号は、直流成
分除去回路２７に入力され、電流とじ℃取り出される。
スト調整回路２５には、コントラストＮＪｕノードがあ
り、このノードは、端子ピンＰ５を介して外部のコント
ラスト調整ボリクム２６の摺動子に接続されている＠ コントラスト調整回路２５の出力ビデオ信号は、直流成
分除去回路２７に入力され、電流とじ℃取り出される。
つまり、交流成分のみが取り出される。この直流成分除
去回路２ｒの出力は、レベルシフト回路２８を介して直
流合成回路２９に入力される。レベルシフト回路２＃は
、平均映像レベル（ＡＦＬ ） を検出するＡＦＬ検
出器３Ｑの出力によってシフトレベルがコントロールさ
れる。直流合成回路Ｚ９においてブライト回路３１から
の出力電圧がＮ畳され℃た映像信号は、増幅器３２を介
して出力端子、ピンＰＩＫ導出される。
去回路２ｒの出力は、レベルシフト回路２８を介して直
流合成回路２９に入力される。レベルシフト回路２＃は
、平均映像レベル（ＡＦＬ ） を検出するＡＦＬ検
出器３Ｑの出力によってシフトレベルがコントロールさ
れる。直流合成回路Ｚ９においてブライト回路３１から
の出力電圧がＮ畳され℃た映像信号は、増幅器３２を介
して出力端子、ピンＰＩＫ導出される。
ブライト回路３１は、ブライト調整抵抗３５からのフラ
イト電圧を端子ピンＰ６を介して受は付けて直流電圧を
発生する。ＡＦＬ検出＠３０は、映像信号のベデスタル
ククン１期間の直流再生電圧を導入するとともに、この
電圧とフライト電圧との比較を行なって、その差に応じ
たクランプ電圧をり２／プ容量３６に充放電する。
イト電圧を端子ピンＰ６を介して受は付けて直流電圧を
発生する。ＡＦＬ検出＠３０は、映像信号のベデスタル
ククン１期間の直流再生電圧を導入するとともに、この
電圧とフライト電圧との比較を行なって、その差に応じ
たクランプ電圧をり２／プ容量３６に充放電する。
この動作は、ゲートパルスがゲート回路３７に与えられ
たときに得られる。ゲートパルスが入力しないときは、
ＡＰＬｉＩＩｔ出器３０は、クランプ容量３６の電圧を
基準にしてレベルシフト回路２８に対してレベル制御信
号を与える。
たときに得られる。ゲートパルスが入力しないときは、
ＡＰＬｉＩＩｔ出器３０は、クランプ容量３６の電圧を
基準にしてレベルシフト回路２８に対してレベル制御信
号を与える。
上記の直流再生方法によると、ペデスタル電圧と、信号
の平均直流電圧を設定するブライト電圧との差が抵抗４
０により検出され、この差電圧は、ＡＦＬ （平均映像
レベル）Ｋ比例することになる。この差電圧は、 ＡＦ
Ｌ検出器ＳＯＫて帰還されてレベルシフト回路２８のレ
ベルシフト制御信号となる。よって、平均映像レベルに
比例した直流再生レベルを得ることができ、しかも、直
流再生率は、フライト電圧を設定する抵抗４１と、ペデ
スタル電圧とブライド電圧の差を検出する抵抗４σの値
によって任意に設定することができる。
の平均直流電圧を設定するブライト電圧との差が抵抗４
０により検出され、この差電圧は、ＡＦＬ （平均映像
レベル）Ｋ比例することになる。この差電圧は、 ＡＦ
Ｌ検出器ＳＯＫて帰還されてレベルシフト回路２８のレ
ベルシフト制御信号となる。よって、平均映像レベルに
比例した直流再生レベルを得ることができ、しかも、直
流再生率は、フライト電圧を設定する抵抗４１と、ペデ
スタル電圧とブライド電圧の差を検出する抵抗４σの値
によって任意に設定することができる。
上記の直流再生回路は１．映像信系の何れＫも組み込む
ことができ、フラング容−１に３６は、従来のように、
映像信号の入力端子ピンの結合容蓋を兼ねていない。従
って、従来のような発振等を生じる原因とならず、集積
回路内に各種の調整回路を一体に組み込むことが容易と
なる。
ことができ、フラング容−１に３６は、従来のように、
映像信号の入力端子ピンの結合容蓋を兼ねていない。従
って、従来のような発振等を生じる原因とならず、集積
回路内に各種の調整回路を一体に組み込むことが容易と
なる。
矛２図は上記の回路を更に具体的に示す回路図である◎
牙１図に対応する部分には、ｊＰ１図と同一符号を付し
て説明する。
牙１図に対応する部分には、ｊＰ１図と同一符号を付し
て説明する。
端子ピンＰＺから入力した映像信号は、トランジスタＱ
ｓｏ〜Ｑ３５で構成される画質調整回路２２において画
質調整を受け、トランジスタＱ３６〜・Ｑ４１で構成さ
れるコントラスト調整回路２５においてコントラスト調
整を受ける。
ｓｏ〜Ｑ３５で構成される画質調整回路２２において画
質調整を受け、トランジスタＱ３６〜・Ｑ４１で構成さ
れるコントラスト調整回路２５においてコントラスト調
整を受ける。
ＶＺ−Ｖ４はバイアス電圧である。
トランジスタＱ４Ｊのコレクタからとりだされた映像信
号は、トランジスタＱ４ｚ〜Ｑ４７で構成される直流成
分除去回路２７に入力される。これによって、映像信号
は、直流再生塔の電流成分（交流成分）としてとりださ
れる。
号は、トランジスタＱ４ｚ〜Ｑ４７で構成される直流成
分除去回路２７に入力される。これによって、映像信号
は、直流再生塔の電流成分（交流成分）としてとりださ
れる。
直流成分の除去された映像信号は、トランジスタＱ４ｇ
、Ｑ４９で構成されるレベルシフト回ｗ１２８を介して
直流合成回路２９に入力される。トランジスタＱ７Ｚは
、直流合成回路２９を構成し、このトランジスタＱ７１
のペースには、ブライト回路３１及びＡＰＬ検出器３０
の制御情報が与えられる。
、Ｑ４９で構成されるレベルシフト回ｗ１２８を介して
直流合成回路２９に入力される。トランジスタＱ７Ｚは
、直流合成回路２９を構成し、このトランジスタＱ７１
のペースには、ブライト回路３１及びＡＰＬ検出器３０
の制御情報が与えられる。
即ち、トランジスタＱ６１〜６４は、ＡＦＬ検出器３０
を構成する・また、トランジスタＱｓｏ 。
を構成する・また、トランジスタＱｓｏ 。
Ｑ５１．Ｑ５５〜Ｑｅｏ はゲートスイッチ３７を構
成し、トランジスタＱｓｚ〜Ｑｓｉ及びＱｃｒｙ〜Ｑ７
（７はブライト回路３１を構成している。
成し、トランジスタＱｓｚ〜Ｑｓｉ及びＱｃｒｙ〜Ｑ７
（７はブライト回路３１を構成している。
端子ピンＰ６からのフライト電圧は、トランジスタＱ６
７のベースに印加され、内部基準電圧と比較される。内
部基準電圧は、抵抗ＲＩｓｏ。
７のベースに印加され、内部基準電圧と比較される。内
部基準電圧は、抵抗ＲＩｓｏ。
Ｒ＋３２によって設定されており、ブライト電圧との差
電圧は、トランジスタＱ５３．Ｑ５４゜Ｑ６８のカレン
トミラー接続によって抵抗Ｒ３，？にあられれるように
してあ−る。この差電圧によって設定される電流は、ト
ランジスタＱ６９゜Ｑ７０のカレントミラー回路を通し
てトランジスタＱ７７のベースにブライト調整直流成分
として供給される。
電圧は、トランジスタＱ５３．Ｑ５４゜Ｑ６８のカレン
トミラー接続によって抵抗Ｒ３，？にあられれるように
してあ−る。この差電圧によって設定される電流は、ト
ランジスタＱ６９゜Ｑ７０のカレントミラー回路を通し
てトランジスタＱ７７のベースにブライト調整直流成分
として供給される。
一方、レベルシフト回路の出力信号の一部は、トランジ
スタＱｓｏ、Ｑｓｒを介してゲートスイッチ３７を構成
するトランジスタＱ５７のベースにあられれる。トラン
ジスタＱ５６のベースにゲートパルスが印加されると、
ゲートスイッチがオノし、ペデスタル電圧の検出が行な
われ、クランプ容１３ｇに対する放電又は放電が行なわ
れる。
スタＱｓｏ、Ｑｓｒを介してゲートスイッチ３７を構成
するトランジスタＱ５７のベースにあられれる。トラン
ジスタＱ５６のベースにゲートパルスが印加されると、
ゲートスイッチがオノし、ペデスタル電圧の検出が行な
われ、クランプ容１３ｇに対する放電又は放電が行なわ
れる。
絵柄成分が零の場合は、端子ピｙＰｒ、Ｐ６間の電位差
は零となるように、容量ｓ６ 、４２等の定数が設定さ
れている。従つて、通常の信号に対しては、ペデスタル
レベルの変動がり２ン″ブ容量３６の電位変化としてあ
られれる。
は零となるように、容量ｓ６ 、４２等の定数が設定さ
れている。従つて、通常の信号に対しては、ペデスタル
レベルの変動がり２ン″ブ容量３６の電位変化としてあ
られれる。
この変動による端子ピンＰ７．Ｐ６間の電位差は、ＡＦ
Ｌ （平均映像レベル）に比例している。
Ｌ （平均映像レベル）に比例している。
この差電圧は、トランジスタＱｇｓ＊Ｑ６４によって構
成される差動増幅器に入力され、トランジスタＱ６ｚ、
Ｑｇ２．Ｑ５Ｇ、Ｑｖｏ に流れる電流を制御するこ
とになる。つまり、映像平均レベルの情報がトランジス
タ６３，６４の差動増幅器を介して帰還され、直流再生
を行なうととＫなる。直流再生率は、帰還ルーズの利得
によって決まるが、これは、抵抗４０．４１の比を選定
し差動増幅器への帰還利得を調整することで得られる。
成される差動増幅器に入力され、トランジスタＱ６ｚ、
Ｑｇ２．Ｑ５Ｇ、Ｑｖｏ に流れる電流を制御するこ
とになる。つまり、映像平均レベルの情報がトランジス
タ６３，６４の差動増幅器を介して帰還され、直流再生
を行なうととＫなる。直流再生率は、帰還ルーズの利得
によって決まるが、これは、抵抗４０．４１の比を選定
し差動増幅器への帰還利得を調整することで得られる。
従ってＩＣの外部で容易に直流再生率を調整できる。
直流再生率は、
Ｇ；はトランジスタＱｇｓ、ｉ４による差動増幅器の利
得、 で求められる。従って、抵抗Ｒ４７，几４゜が無い場合
が Ｇ／（１＋Ｇ） となり、 直流再生率が最大である。
得、 で求められる。従って、抵抗Ｒ４７，几４゜が無い場合
が Ｇ／（１＋Ｇ） となり、 直流再生率が最大である。
以上説明したように、この発明によれば直流再生部を映
像信号処理系の何れにも設けることができ、；ントラス
ト調整、画質調整等を含んだ大規模の信号処理回路を集
積化し【も不真合は生じない。また、各端子のインピー
ダンスも充分小さくすることができるため外乱等による
影響も少なく安定した動作が可能である。
像信号処理系の何れにも設けることができ、；ントラス
ト調整、画質調整等を含んだ大規模の信号処理回路を集
積化し【も不真合は生じない。また、各端子のインピー
ダンスも充分小さくすることができるため外乱等による
影響も少なく安定した動作が可能である。
矛１図はこの発明の一実施例を示す回路図、矛２図は矛
１図の回路を更に具体的に示す回路図、矛３図は従来の
直流再生回路を示す回路図である。 ２１・・・結合コンデンサ、２２・・・画質調整回路、
２５・・・コントラスト調整回路、２７・・・直流成分
除去回路、２８・・・レベルシフト回路、２９・・・直
流再生回路、３Ｑ・・・ＡＰＬ検出器、３Ｚ・・・ブラ
イト回路、３５・・・ブライト調整抵抗、３６川クフン
プ容量、３７・・・ゲート回路、４０．４１・・・抵抗
。
１図の回路を更に具体的に示す回路図、矛３図は従来の
直流再生回路を示す回路図である。 ２１・・・結合コンデンサ、２２・・・画質調整回路、
２５・・・コントラスト調整回路、２７・・・直流成分
除去回路、２８・・・レベルシフト回路、２９・・・直
流再生回路、３Ｑ・・・ＡＰＬ検出器、３Ｚ・・・ブラ
イト回路、３５・・・ブライト調整抵抗、３６川クフン
プ容量、３７・・・ゲート回路、４０．４１・・・抵抗
。
Claims (1)
- 映像信号の直流成分を除去する直流成分除去回路と、こ
の直流成分除去回路の出力映像信号を直流合成回路に導
くレベルシフト回路と、前記レベルシフト回路の出力映
像信号のペデスタルレベルを検出しこれをクランプ容量
に保持するゲート回路と、前記クランプ容量の電圧が一
方の入力端に加えられ、他方の入力端には、ブライト電
圧が加えられ、その両入端の電位差に応じた直流電圧を
前記直流合成器に入力する差動増幅器と、前記ブライト
調整電圧に比例して直流電圧を前記直流合成器に入力す
るブライト回路と、前記クランプ容量が接続される端子
ピンと前記ブライト電圧が入力される端子ピン間に接続
され、直流再生率を設定するための外部抵抗とを具備し
たことを特徴とする映像信号処理回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59262203A JPS61140279A (ja) | 1984-12-12 | 1984-12-12 | 映像信号処理回路 |
| GB08530106A GB2168566B (en) | 1984-12-12 | 1985-12-06 | Dc restoration circuit |
| KR1019850009288A KR900006467B1 (ko) | 1984-12-12 | 1985-12-10 | 영상신호처리회로에서의 직류재생회로 |
| DE19853543771 DE3543771A1 (de) | 1984-12-12 | 1985-12-11 | Schaltungsanordnung zur wiederherstellung des gleichstrompegels eines elektrischen signals |
| CN85109710A CN85109710B (zh) | 1984-12-12 | 1985-12-11 | 直流恢复电路 |
| US06/807,581 US4691235A (en) | 1984-12-12 | 1985-12-11 | DC restoration circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59262203A JPS61140279A (ja) | 1984-12-12 | 1984-12-12 | 映像信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61140279A true JPS61140279A (ja) | 1986-06-27 |
Family
ID=17372508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59262203A Pending JPS61140279A (ja) | 1984-12-12 | 1984-12-12 | 映像信号処理回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4691235A (ja) |
| JP (1) | JPS61140279A (ja) |
| KR (1) | KR900006467B1 (ja) |
| CN (1) | CN85109710B (ja) |
| DE (1) | DE3543771A1 (ja) |
| GB (1) | GB2168566B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63273127A (ja) * | 1987-04-30 | 1988-11-10 | Nec Home Electronics Ltd | 印字デ−タ表示装置 |
| KR910006375B1 (ko) * | 1988-03-17 | 1991-08-21 | 삼성전자 주식회사 | 오토 매스터 페데스털 조정회로 |
| JP2764761B2 (ja) * | 1990-07-19 | 1998-06-11 | 松下電器産業株式会社 | 映像信号平均輝度レベル検出装置 |
| JP3047927B2 (ja) * | 1991-04-09 | 2000-06-05 | 三菱電機株式会社 | 映像信号クランプ回路 |
| TW269766B (ja) * | 1993-02-05 | 1996-02-01 | Thomson Consumer Electronics | |
| US5453798A (en) * | 1993-02-05 | 1995-09-26 | Thomson Consumer Electronics, Inc. | Black compensation circuit for a video display system |
| JPH07131677A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | ビデオ信号のサグ補正回路 |
| US5844439A (en) * | 1996-03-13 | 1998-12-01 | Integrated Circuit Systems, Inc. | DC restoration circuit for multi-level transmission signals |
| JP3127878B2 (ja) * | 1998-03-18 | 2001-01-29 | 日本電気株式会社 | クランプ回路 |
| US6661858B1 (en) | 2000-09-12 | 2003-12-09 | Beaudin Andre | DC restoration circuit for a radio receiver |
| US9483039B2 (en) * | 2012-04-19 | 2016-11-01 | Rosemount Inc. | Wireless field device having discrete input/output |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5754983B2 (ja) * | 1974-04-19 | 1982-11-20 | ||
| CH586879A5 (ja) * | 1975-07-21 | 1977-04-15 | Nationale Sa | |
| GB1536215A (en) * | 1976-07-05 | 1978-12-20 | Decca Ltd | Clamping circuits for television signals |
| JPS5399716A (en) * | 1977-02-10 | 1978-08-31 | Sony Corp | Clamp circuit |
| US4197557A (en) * | 1977-05-05 | 1980-04-08 | Rca Corporation | Brightness control circuit employing a closed control loop |
| CA1089981A (en) * | 1977-06-29 | 1980-11-18 | Takao Tsuchiya | Clamping circuit for color television signals |
| US4143398A (en) * | 1978-03-22 | 1979-03-06 | Rca Corporation | Automatic brightness control circuit employing a closed control loop stabilized against disruption by large amplitude video signals |
| US4204221A (en) * | 1979-01-31 | 1980-05-20 | Rca Corporation | Predictably biased kinescope driver arrangement in a video signal processing system |
| US4293874A (en) * | 1980-02-04 | 1981-10-06 | Zenith Radio Corporation | DC Restoration circuit for television receiver |
| US4331981A (en) * | 1980-09-25 | 1982-05-25 | Rca Corporation | Linear high gain sampling amplifier |
| US4484226A (en) * | 1982-10-14 | 1984-11-20 | Rca Corporation | Automatic kinescope bias control system compensated for kinescope electron gun conduction dissimilarities |
| US4484229A (en) * | 1982-10-29 | 1984-11-20 | Rca Corporation | Automatic kinescope bias control system with selectively disabled signal processor |
-
1984
- 1984-12-12 JP JP59262203A patent/JPS61140279A/ja active Pending
-
1985
- 1985-12-06 GB GB08530106A patent/GB2168566B/en not_active Expired
- 1985-12-10 KR KR1019850009288A patent/KR900006467B1/ko not_active IP Right Cessation
- 1985-12-11 DE DE19853543771 patent/DE3543771A1/de active Granted
- 1985-12-11 US US06/807,581 patent/US4691235A/en not_active Expired - Fee Related
- 1985-12-11 CN CN85109710A patent/CN85109710B/zh not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB2168566B (en) | 1988-05-05 |
| US4691235A (en) | 1987-09-01 |
| KR860005534A (ko) | 1986-07-23 |
| GB8530106D0 (en) | 1986-01-15 |
| DE3543771A1 (de) | 1986-06-12 |
| CN85109710B (zh) | 1988-07-13 |
| DE3543771C2 (ja) | 1991-11-21 |
| KR900006467B1 (ko) | 1990-08-31 |
| GB2168566A (en) | 1986-06-18 |
| CN85109710A (zh) | 1986-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61140279A (ja) | 映像信号処理回路 | |
| JPH04170288A (ja) | 信号処理装置 | |
| US5126831A (en) | Clamping circuit | |
| US5182497A (en) | Cathode clamping circuit apparatus with digital control | |
| JPS58137374A (ja) | ビデオ信号の再生装置 | |
| JPH05344735A (ja) | 全波整流回路 | |
| US6114909A (en) | Differential amplifier for correcting offsets at inputs using low capacitance capacitor | |
| US6008864A (en) | Composite video signal backporch soft-clamp system using servo loop | |
| JP2880717B2 (ja) | 利得制御回路 | |
| JPH0527301B2 (ja) | ||
| JP3128448B2 (ja) | Ｆｍ信号検波器 | |
| JPS5860892A (ja) | カラ−撮像装置 | |
| JPS6320217Y2 (ja) | ||
| JP3065459B2 (ja) | オフセット除去回路 | |
| JPH03154479A (ja) | クランプ回路 | |
| JP3128449B2 (ja) | Ｆｍ信号検波器 | |
| KR940000257Y1 (ko) | 텔레비젼 수상기의 자동주파수 제어회로 | |
| JP3108297B2 (ja) | Ｆｍ信号検波器のｂｐｆ自動調整方法 | |
| JPH04323707A (ja) | 集積回路装置 | |
| JPH07183746A (ja) | エンファシス・デエンファシス回路 | |
| JPH0576029A (ja) | 可変クロマフイルタ− | |
| JPH08125887A (ja) | レベルシフト回路 | |
| JPH077626A (ja) | 水平偏向装置 | |
| JPH06318827A (ja) | 出力回路 | |
| JPS61163792A (ja) | 振幅制御回路 |