JPS61135211A - マイクロ波半導体増幅器 - Google Patents
マイクロ波半導体増幅器Info
- Publication number
- JPS61135211A JPS61135211A JP25865984A JP25865984A JPS61135211A JP S61135211 A JPS61135211 A JP S61135211A JP 25865984 A JP25865984 A JP 25865984A JP 25865984 A JP25865984 A JP 25865984A JP S61135211 A JPS61135211 A JP S61135211A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- microstrip line
- line
- source
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクル波集積回路基板（Ｍｉｃｒ。
ｗａｖｅ Ｉ Ｃ１、以下ＭＩＣ基板という）上へ電
界効果トランジスタ（以下ＦＩＴという）を装着したマ
イクロ波半導体増幅器に関するもの、である。・〔従来
の技術〕 第３図は従来のＭＩＣ基板を用いたマイクロ波半導体増
幅器の平面図であり、第４図（ａ）は第３図の破線で囲
ったＡ部の拡大平面図であり、第４図（ｂ）は第４図（
ａ）のａ−ｃ’ｓ＜おける断面図である。第３図および
第４図（ａ）（ｂ）において、１はマイク−波帯におけ
る低誘電体損失を有するセラミックからなるＭＩＣ基板
、２はこのＭＩＣ基板１の裏面に同時焼成法やメッキ法
で形成されたタングステン、ニラグル、金の多層金属膜
からなる接地導体、３はこの接地導体２と同株の多層金
Ｓ膜からなるソース接地電極、４は前記接地導体２と、
ソース接地電極３とヲ接続するスルーホー→シ ル、５は前記接地導体２と同株の多層金属からなり、マ
イクロストリップ線路によって増幅器の入出力整合回路
を構成するゲート電極伝送線路、６はこのゲート電極伝
送線路５と同様にして構成されたトンイン電極伝送線路
、１は前記ソース接地電極３上に装着されたＦＥＴ、８
・、９および１０はそれぞれこのＦＥＴ７のゲート電極
、ソース電極、トノイン電極であり、このゲート電極８
．ソース電極９．トノイン電極１０のそれぞれのボンデ
ィングパッド面を上面に向けている。１．１．１２およ
び１３はそれぞれゲート電極８とゲート電極伝送線路５
の間、ソース電極９とソース接地電極３０間、トノイン
電極１０とトノイン電極伝送線路６０間ｌ接続するゲー
トポンディングワイヤ。
界効果トランジスタ（以下ＦＩＴという）を装着したマ
イクロ波半導体増幅器に関するもの、である。・〔従来
の技術〕 第３図は従来のＭＩＣ基板を用いたマイクロ波半導体増
幅器の平面図であり、第４図（ａ）は第３図の破線で囲
ったＡ部の拡大平面図であり、第４図（ｂ）は第４図（
ａ）のａ−ｃ’ｓ＜おける断面図である。第３図および
第４図（ａ）（ｂ）において、１はマイク−波帯におけ
る低誘電体損失を有するセラミックからなるＭＩＣ基板
、２はこのＭＩＣ基板１の裏面に同時焼成法やメッキ法
で形成されたタングステン、ニラグル、金の多層金属膜
からなる接地導体、３はこの接地導体２と同株の多層金
Ｓ膜からなるソース接地電極、４は前記接地導体２と、
ソース接地電極３とヲ接続するスルーホー→シ ル、５は前記接地導体２と同株の多層金属からなり、マ
イクロストリップ線路によって増幅器の入出力整合回路
を構成するゲート電極伝送線路、６はこのゲート電極伝
送線路５と同様にして構成されたトンイン電極伝送線路
、１は前記ソース接地電極３上に装着されたＦＥＴ、８
・、９および１０はそれぞれこのＦＥＴ７のゲート電極
、ソース電極、トノイン電極であり、このゲート電極８
．ソース電極９．トノイン電極１０のそれぞれのボンデ
ィングパッド面を上面に向けている。１．１．１２およ
び１３はそれぞれゲート電極８とゲート電極伝送線路５
の間、ソース電極９とソース接地電極３０間、トノイン
電極１０とトノイン電極伝送線路６０間ｌ接続するゲー
トポンディングワイヤ。
ソースポンディングワイヤおよびドＶインポンディング
ワイヤであり、１４．１５はそれぞれ前記ＦＥＴ７にＤ
Ｃバイアスを供給するために、ゲート電極伝送線１３５
．トノイン電極伝送線路６に接続されてマイクロ波特性
に影響を与えないように構成されたゲート亀源端子、ド
Ｖイン蝋源端子である。
ワイヤであり、１４．１５はそれぞれ前記ＦＥＴ７にＤ
Ｃバイアスを供給するために、ゲート電極伝送線１３５
．トノイン電極伝送線路６に接続されてマイクロ波特性
に影響を与えないように構成されたゲート亀源端子、ド
Ｖイン蝋源端子である。
従来のマイクロ波半導体増幅器は上記のように構成され
、ゲート電源端子１４、ドＶイン電源端子１５よりＦＥ
Ｔ７にＤＣバイアス電圧ン印加することにより動作させ
ることができる。このとき、ＦＩＴ ７の入出力インピ
ーダンスはゲート’ＭＬ極伝送線路５、トノイン電極伝
送線路６により特定のインピーダンス（通常マイクロ波
帯では５０オームが用いられる）に整合される。そして
、この整合状態はＦＥＴ７とゲート電極伝送線路５の長
さ。
、ゲート電源端子１４、ドＶイン電源端子１５よりＦＥ
Ｔ７にＤＣバイアス電圧ン印加することにより動作させ
ることができる。このとき、ＦＩＴ ７の入出力インピ
ーダンスはゲート’ＭＬ極伝送線路５、トノイン電極伝
送線路６により特定のインピーダンス（通常マイクロ波
帯では５０オームが用いられる）に整合される。そして
、この整合状態はＦＥＴ７とゲート電極伝送線路５の長
さ。
形状、トノイン電極伝送線路６の長さ、形状により決定
される。
される。
上記のような従来の半導体増幅器では、ＦＥＴ７とゲー
ト電極伝送線路５．トンイン電極伝送線路６．ソース接
地電極３との間がゲートポンディングワイヤ１１．ソー
スポンディングワイヤ１２゜ドＶインポンディングワイ
ヤ１３により接続されているため、ワイヤ長さにより整
合条件が変化し、マイクロ波半導体増幅器の動作周波数
が高くなるにつれてワイヤ長さの影響が大きくなるため
、ワイヤ長さの制御の精度が必要となると共に、歩留り
低下の原因であった。また、ソースポンディングワイヤ
１２により、ＦＥＴ７のソースが高周波的に接地されな
いので、特硅が低下するため、ソースポンディングワイ
ヤ１２の長さｔ短（する必要がある等の問題点があった
。
ト電極伝送線路５．トンイン電極伝送線路６．ソース接
地電極３との間がゲートポンディングワイヤ１１．ソー
スポンディングワイヤ１２゜ドＶインポンディングワイ
ヤ１３により接続されているため、ワイヤ長さにより整
合条件が変化し、マイクロ波半導体増幅器の動作周波数
が高くなるにつれてワイヤ長さの影響が大きくなるため
、ワイヤ長さの制御の精度が必要となると共に、歩留り
低下の原因であった。また、ソースポンディングワイヤ
１２により、ＦＥＴ７のソースが高周波的に接地されな
いので、特硅が低下するため、ソースポンディングワイ
ヤ１２の長さｔ短（する必要がある等の問題点があった
。
この発明は、かかる問題点を解決するためになされたも
ので、ソースポンディングワイヤの長さを短くすること
により高周波特性の低下や、量産時の歩留まり低下の原
因を除去することができるマイクロ波半導体増幅器を得
ることを目的とする。
ので、ソースポンディングワイヤの長さを短くすること
により高周波特性の低下や、量産時の歩留まり低下の原
因を除去することができるマイクロ波半導体増幅器を得
ることを目的とする。
この発明に係るマイク−回生導体増幅器は、ＦＥＴのボ
ンディングパッドのある面ｖＭＩｃ基板上のマイクロス
トリップ線路に面して位置させ、前記ボンディングパッ
ドと前記マイクロストリップ線路の間を金リボンまたは
金線等からなる低抵抗の金属薄板により接続したもので
ある。
ンディングパッドのある面ｖＭＩｃ基板上のマイクロス
トリップ線路に面して位置させ、前記ボンディングパッ
ドと前記マイクロストリップ線路の間を金リボンまたは
金線等からなる低抵抗の金属薄板により接続したもので
ある。
この発明においては、ＦＥＴのボンディングパッドのあ
る面）２ＭＩｃ基板上のマイクロストリップ線路に面し
て位置させ、前記ボンディングパッドと前記マイクロス
トリップ線路の間を金リボンまたは金線等からなる低抵
抗の金属薄板により長さに影響されずに接続される。
る面）２ＭＩｃ基板上のマイクロストリップ線路に面し
て位置させ、前記ボンディングパッドと前記マイクロス
トリップ線路の間を金リボンまたは金線等からなる低抵
抗の金属薄板により長さに影響されずに接続される。
第１図はこの発明の一実施例を示す平面図であり、第２
図（ａ）は第１図の破線で囲ったＡ部の拡大平面図、第
２図（ｂ）は第２図（ａ）のＢ −Ｂ’線にお（する断
面図である。第１図、第２図（ａ）、 （ｂ）におい
て、符号１〜１０および１４．１５は第３図、第４図（
ａ）、 （ｂ）Ｋ示すものと同一であり。
図（ａ）は第１図の破線で囲ったＡ部の拡大平面図、第
２図（ｂ）は第２図（ａ）のＢ −Ｂ’線にお（する断
面図である。第１図、第２図（ａ）、 （ｂ）におい
て、符号１〜１０および１４．１５は第３図、第４図（
ａ）、 （ｂ）Ｋ示すものと同一であり。
ＦＥＴ７はゲート電極８．ソース電極９．ドンイ：／［
極１０の各電極のそれぞれのボンディングパッドのある
面ＹＭＩＣ基板１のマイクロストリップ線路に面して装
着されている。１６は前記ゲート電極８とゲート電極伝
送線路５の間を接続する金製のゲートリボン、１γは前
記ソース電極９とソース接地電極３との間？後続する金
製のソースリボン、１８は前記ドＶイン屯極１Ｇとトン
イン電極伝送線路６との間？接続する金製のド／インリ
ボンである。そして、ＦＥＴＴＶｃＤＣバイアスを供給
するためのゲートｉｌ（源端子１４．ドレイン電源端子
１５はマイクロ波特性に影響を与えないように構成され
ている。
極１０の各電極のそれぞれのボンディングパッドのある
面ＹＭＩＣ基板１のマイクロストリップ線路に面して装
着されている。１６は前記ゲート電極８とゲート電極伝
送線路５の間を接続する金製のゲートリボン、１γは前
記ソース電極９とソース接地電極３との間？後続する金
製のソースリボン、１８は前記ドＶイン屯極１Ｇとトン
イン電極伝送線路６との間？接続する金製のド／インリ
ボンである。そして、ＦＥＴＴＶｃＤＣバイアスを供給
するためのゲートｉｌ（源端子１４．ドレイン電源端子
１５はマイクロ波特性に影響を与えないように構成され
ている。
上記のように構成されたマイクロ波半導体増幅器におい
ては、ゲート電極伝送線路５とトンイン電極伝送線６の
長さ、形状によりきまる整合回路により特定のインピー
ダンスに整合されたＦＥＴ７にゲート電源端子１４．ド
メイン電源端子１５によりＤ’Ｃバイアス電圧を印加す
ることにより動作させることは従来例と同様であるが、
ＦＥＴ７の各電極ＹＭＩＣ基板１のマイクロストリップ
線路側に面して位置させ、ゲートリボン１６．ソースリ
ボンＩｆ ド／インリボン１ａにより接続させたため
、従来例ではポンディングワイヤの長さｇＦＥＴ７の厚
みｄ以下にすることおよびポンディングワイヤの長さの
制御ｔすることは困難であったが、この実施例によれば
、ＦＥＴ７の各電極とゲート電極伝送線路５．ソース接
地電極３．ドＶイ／１ｊＬ極伝送巌路６との間隔は金リ
ボンの厚みまで縮少が可能であり、第３図、第４図の従
来例のポンディングワイヤの場合の長さに比べて金リボ
ンの厚みの制御が非常に容易となる。したがって、高周
波での特性の低下やポンディングワイヤの長さのバラツ
キによる歩留まりの低下の原因を除去することができる
。
ては、ゲート電極伝送線路５とトンイン電極伝送線６の
長さ、形状によりきまる整合回路により特定のインピー
ダンスに整合されたＦＥＴ７にゲート電源端子１４．ド
メイン電源端子１５によりＤ’Ｃバイアス電圧を印加す
ることにより動作させることは従来例と同様であるが、
ＦＥＴ７の各電極ＹＭＩＣ基板１のマイクロストリップ
線路側に面して位置させ、ゲートリボン１６．ソースリ
ボンＩｆ ド／インリボン１ａにより接続させたため
、従来例ではポンディングワイヤの長さｇＦＥＴ７の厚
みｄ以下にすることおよびポンディングワイヤの長さの
制御ｔすることは困難であったが、この実施例によれば
、ＦＥＴ７の各電極とゲート電極伝送線路５．ソース接
地電極３．ドＶイ／１ｊＬ極伝送巌路６との間隔は金リ
ボンの厚みまで縮少が可能であり、第３図、第４図の従
来例のポンディングワイヤの場合の長さに比べて金リボ
ンの厚みの制御が非常に容易となる。したがって、高周
波での特性の低下やポンディングワイヤの長さのバラツ
キによる歩留まりの低下の原因を除去することができる
。
なお、上記実施例では、ＦＥＴ７の各電極とＭＩＣ基板
１のマイクロストリップ線路の接続を金製のリボンで行
ったが、金線やその他の金属でっ（られたリボンや細い
線であってもよい。
１のマイクロストリップ線路の接続を金製のリボンで行
ったが、金線やその他の金属でっ（られたリボンや細い
線であってもよい。
この発明は以上説明したとおり、ＦＥＴのボンディング
パッドの面をマイクロストリップ線路に面して位置させ
、 ＩＩ＋前記ボンディングパッドと前記マイクロスト
リップ線路の間を低抵抗の金属薄板で接続したので、歩
留りのよい、高性能のマイクロ波半導体増幅器が得られ
る。
パッドの面をマイクロストリップ線路に面して位置させ
、 ＩＩ＋前記ボンディングパッドと前記マイクロスト
リップ線路の間を低抵抗の金属薄板で接続したので、歩
留りのよい、高性能のマイクロ波半導体増幅器が得られ
る。
第１図はこの発明の一実施例のマイクロ波半導体増幅器
の平面図、第２図（ａ）は第１図の破線で囲ったＡ部の
拡大平面図、第２図（ｂ）は第２図偽）のＢ−Ｂ’紛に
おける断面図、第３図は従来のマイクロ波半導体増幅器
の平面図、第４図（＆）は第３図の破線で囲ったＡ部の
拡大平面図、第４図（ｂ）は第４図（ＩＬ）のＣ−Ｇ’
線にお１する・断面図である。 図において、１はＭＩＣ基板、２は接地導体、３はソー
ス接地電極、４はスルーホール、５はゲート電極伝送線
路、６はトンイン電極伝送線路。 ＴはＦＥＴ、８はゲート電極、９はソース電極。 １０はドＶイン電極、１４はゲート電源端子、１５はド
Ｖイン電源端子、１Ｂはゲートリボン、１７はソースリ
ボン、１８はドレインリボンである。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増雄 （外２名） 第１図 １：ＭＩＣ，１版 １４：ゲートを
湧」褐子第２図 ２：膝用導体 ４ニスルーネール ８： ゲート４１皐賑 第４図 手続補正書（自発） 彫 皐０看１ｈ １、事件の表示 特願昭５９−２５８６５９号２、
発明の名称 マイクロ波半導体増幅器３、補正をす
る者 ５゜補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書第４頁１９行、第５頁１行、２行の「ワイヤ長さ
」を、いずれも「ワイヤ長」と補正する。 以上
の平面図、第２図（ａ）は第１図の破線で囲ったＡ部の
拡大平面図、第２図（ｂ）は第２図偽）のＢ−Ｂ’紛に
おける断面図、第３図は従来のマイクロ波半導体増幅器
の平面図、第４図（＆）は第３図の破線で囲ったＡ部の
拡大平面図、第４図（ｂ）は第４図（ＩＬ）のＣ−Ｇ’
線にお１する・断面図である。 図において、１はＭＩＣ基板、２は接地導体、３はソー
ス接地電極、４はスルーホール、５はゲート電極伝送線
路、６はトンイン電極伝送線路。 ＴはＦＥＴ、８はゲート電極、９はソース電極。 １０はドＶイン電極、１４はゲート電源端子、１５はド
Ｖイン電源端子、１Ｂはゲートリボン、１７はソースリ
ボン、１８はドレインリボンである。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増雄 （外２名） 第１図 １：ＭＩＣ，１版 １４：ゲートを
湧」褐子第２図 ２：膝用導体 ４ニスルーネール ８： ゲート４１皐賑 第４図 手続補正書（自発） 彫 皐０看１ｈ １、事件の表示 特願昭５９−２５８６５９号２、
発明の名称 マイクロ波半導体増幅器３、補正をす
る者 ５゜補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書第４頁１９行、第５頁１行、２行の「ワイヤ長さ
」を、いずれも「ワイヤ長」と補正する。 以上
Claims (3)
- （１）マイクロ波集積回路基板上に形成したマイクロス
トリップ線路と、電界効果トランジスタと、前記マイク
ロストリップ線路により構成される整合回路を備えたマ
イクロ波半導体増幅器において、前記電界効果トランジ
スタのボンディングパッドの面を、前記マイクロストリ
ップ線路に面して位置させ、前記ボンディングパッドと
前記マイクロストリップ線路の間を低抵抗の金属薄板で
接続したことを特徴とするマイクロ波半導体増幅器。 - （２）ボンディングパッドとマイクロストリップ線路の
間を接続する低抵抗の金属薄板として金リボンを用いた
ことを特徴とする特許請求の範囲第（１）項記載のマイ
クロ波半導体増幅器。 - （３）ボンディングパッドとマイクロストリップ線路の
間を接続する低抵抗の金属薄板として金ワイヤを用いた
ことを特徴とする特許請求の範囲第（１）項記載のマイ
クロ波半導体増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25865984A JPS61135211A (ja) | 1984-12-05 | 1984-12-05 | マイクロ波半導体増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25865984A JPS61135211A (ja) | 1984-12-05 | 1984-12-05 | マイクロ波半導体増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61135211A true JPS61135211A (ja) | 1986-06-23 |
Family
ID=17323318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25865984A Pending JPS61135211A (ja) | 1984-12-05 | 1984-12-05 | マイクロ波半導体増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61135211A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2655195A1 (fr) * | 1989-11-24 | 1991-05-31 | Mitsubishi Electric Corp | Dispositif a semiconducteurs comportant un blindage contre le rayonnement electromagnetique et procede de fabrication. |
| US5109270A (en) * | 1989-04-17 | 1992-04-28 | Matsushita Electric Industrial Co., Ltd. | High frequency semiconductor device |
| US5256590A (en) * | 1989-11-24 | 1993-10-26 | Mitsubishi Denki Kabushiki Kaisha | Method of making a shielded semiconductor device |
-
1984
- 1984-12-05 JP JP25865984A patent/JPS61135211A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5109270A (en) * | 1989-04-17 | 1992-04-28 | Matsushita Electric Industrial Co., Ltd. | High frequency semiconductor device |
| FR2655195A1 (fr) * | 1989-11-24 | 1991-05-31 | Mitsubishi Electric Corp | Dispositif a semiconducteurs comportant un blindage contre le rayonnement electromagnetique et procede de fabrication. |
| US5256590A (en) * | 1989-11-24 | 1993-10-26 | Mitsubishi Denki Kabushiki Kaisha | Method of making a shielded semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0766949B2 (ja) | Ｉｃパッケージ | |
| JPS61135211A (ja) | マイクロ波半導体増幅器 | |
| JPH01158801A (ja) | マイクロストリップライン | |
| JPH09213730A (ja) | 高周波用モジュール基板およびそれを用いた高周波電力増幅モジュール | |
| US6737687B2 (en) | Field-effect transistor device having a uniquely arranged gate electrode | |
| TW200406905A (en) | Terminations for shielded transmission lines fabricated on a substrate | |
| JPH07122902A (ja) | マイクロ波集積回路基板間接続構造 | |
| JPS6313407A (ja) | マイクロ波半導体増幅器 | |
| JPS62269349A (ja) | 半導体装置 | |
| JPH03286611A (ja) | 高周波増幅器 | |
| JPS63181373A (ja) | 半導体装置 | |
| JPH01125959A (ja) | 高周波用パッケージ | |
| JPH0218603B2 (ja) | ||
| JPH04288860A (ja) | 高周波トランジスタ及びその実装方法 | |
| JP2619097B2 (ja) | 結合器 | |
| JPH0319403A (ja) | マイクロ波集積回路素子 | |
| JPS6213113A (ja) | マイクロ波半導体増幅器 | |
| JPS6380608A (ja) | マイクロ波半導体増幅器 | |
| JPH10335575A (ja) | 高周波信号伝送線路及びその高周波信号伝送線路を使用した半導体装置 | |
| JPH01206710A (ja) | マイクロ波集積回路 | |
| JPH065634A (ja) | 半導体装置 | |
| JPS60150639A (ja) | マイクロ波半導体増幅器 | |
| JPH0389605A (ja) | 高周波増幅回路 | |
| JPH0260204A (ja) | マイクロ波集積回路 | |
| JPH04120801A (ja) | マイクロ波回路 |