JPS61131471A - 高周波用半導体パツケ−ジ - Google Patents

高周波用半導体パツケ−ジ

Info

Publication number
JPS61131471A
JPS61131471A JP59253575A JP25357584A JPS61131471A JP S61131471 A JPS61131471 A JP S61131471A JP 59253575 A JP59253575 A JP 59253575A JP 25357584 A JP25357584 A JP 25357584A JP S61131471 A JPS61131471 A JP S61131471A
Authority
JP
Japan
Prior art keywords
ribbon
terminal
ceramic
semiconductor package
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59253575A
Other languages
English (en)
Inventor
Eiji Yamamura
山村　栄志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59253575A priority Critical patent/JPS61131471A/ja
Publication of JPS61131471A publication Critical patent/JPS61131471A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、超高周波回路あるいは高速ディジタル附路に
用いられる、金属容器とセラミック端子構造よりなる高
周波用半導体パッケージの構造に関する。　超高周波領
域で用いられる半導体装置においては、半導体素子その
ものの高周波特性が良好であると共に、パッケージの構
造も小型で浮遊容量あるいは配線インダクタンスの影響
を出来るだけ避ける構造を必要とする。
〔従来の技術〕
超高周波回路あるいは高速ディジタル回路に用いられる
半導体装置として、従来、第２図に示すような構造の装
置が用いられている。
第２図においてｌは銅ベース、２は積層されたセラミッ
ク筐体で、２Ａおよび２Ｂの２個のセラミック枠によっ
て構成され、銅ベースと一体となって筐体の主要部を構
成している。
３はタングステンあるいはモリブデン等の粉末による、
メタライズ層の端子部で、セラミック枠２Ａおよび２Ｂ
の境界面を貫通して、筐体内の端部で、銅ベース上に溶
着された半導体機能素子部、およびその他の部品（図で
は５とまとめて示す）と、金属線６により接続されてい
る。
４は金属あるいはセラミックよりなる蓋体で、機能素子
部を保護するため、セラミック枠２Ｂの上部の端面で溶
着されて、筐体の内部を気密封着している。第２図では
蓋体の一部のみを示している。７は蓋体を接地するため
銅ベースと接続するメタライズ層である。
このように半導体装置の使用周波数が超高周波領域、即
ち、ＧＨ２帯域になると、引き出し線はストリップライ
ン構造をとり、外囲器の金属部分あるいは、引き出し線
の配線部の浮遊容量、およびインダクタンスによる共振
周波数が、半導体装置の使用周波数帯域内に入ることの
ないような構造を選ぶことが必要である。
また高周波電流による回路損出を出来るだけ少なくする
ため、金属部分は表面を全鍍金を施すことが必要である
。
第２図に示された構造の半導体装置を高周波増幅器と使
用する場合、一段当たりの増幅度は一般に５〜１０　ｄ
Ｂで、大きな増幅度を得るためには該装置を、数段カス
ケードに接続して使用される。
この時の半導体装置の接続の状態を第３図の平面図で示
す。図においてＩＯＡ、　ＩＯＢ、　ＩＯｃは、それぞ
れ独立した該半導体装置を示し、入力端子３２および出
力端子３１は、それぞれの装置の反対側に配置されてい
る。
端子の接続は、例えばＩＯＡの出力端子３１Ａと１０Ｂ
の入力端子３２Ｂとは相対しているので、装置間の接続
は図の狭い間隙に金リボン９を重ね、熱圧着することに
より行われる。電−源等の他の端子も同様の方法で接続
される。
このような方法で各端子間を接続することにより、−個
の増幅度の大きい増幅器をつくることが出来る。
更に、取扱いを容易にするため、１０＾側には入力用の
同軸形コネクタ一端子を、またＩＯＣ側に出力用の同−
形コネクタ一端子を取りつけて、筐体に収めることによ
り増幅装置とすることも可能である。
〔発明が解決しようとする問題点〕
上記、従来技術において説明せるごとく、半導体装置の
大きさは使用周波数の上昇に伴って、非常に−小さくな
り、−例として、使用周波数８〜１８ＧＨ，帯域の半導
体装置の外形寸法を第４図に示す。
特に接続端子部の寸法は０．２５Ｘ０．２　ｍ−と小さ
くなる。　　　　　　　　　　　　。
このような半導体パッケージを、カスケード状に接続す
る方法として、隣接せるパッケージの一方の入力端子部
と、他方の出力端子部を相対して配置し、両端子をブリ
ッジ状に、金リボンを用いて、これを端子部に熱圧着す
ることによって行われる。
熱圧着自体は極めて容易な作業であるが、非常に小さい
金リボンを、正確に端子部の位置に持って来て、保持す
ることは困難な作業を伴う。
〔ｒＩｊ１題を解決するための手段〕 上記問題点は、半導体素子および該半導体素子に関わる
部品を搭載せる金属容器に、メタライズ層よりなる貫通
導体を備え”た、積層されたセラミックよりなる端子構
造体を備えた、半導体パッケージにおいて、メタライズ
端子部にはその端子幅の半分、あるいは、それ以下の寸
法幅の自由端部をもつ接続用リボンを備えることよりな
る、本発明の構造によって解決される。
〔作用〕
上記のごとく、該半導体パッケージに予め金リボンで接
続端子部を設けておくことにより、カスケード増幅器と
してパッケージ間を接続する作業は、既に一端を固定さ
れた金リボンを、他の端子部にのせて熱圧着する簡単な
作業で完成することが可能となった。
〔実施例］ 以下、本発明による半導体パッケージ構造を、図面によ
り説明する。
第１図（ａｌは、完成された半導体パッケージ構造で、
銅ベースｌと、その上に積層されたセラミック筐体の端
子部分の拡大斜視図を示す。同図では、片側の端子数が
３個の場合を示しているが端子数にはこだわらない。図
面で８で示す接続用リボンは、セラミック２Ａ上のメタ
ライズ層に熱圧着されている。接続リボンは作業性およ
び電気的特性からも、金リボンあるいは表面を全鍍金さ
れたリボンが望ましい。
この接続リボンを、半導体パッケージのメタライズ端子
部に熱圧着する作業は、第３図で説明せる金リボン９を
圧着する作業に比し作業性が良好であるので、容易に熱
圧着、可能である。
−リボンの形状はセラミック上ではメタライズ寸法の幅
に等しくして、セラミックより突出部は、その幅を半分
、またはそれ以下にすることが必要である。
以上のような半導体パッケージをカスケードに接続する
状況を第１図中）および（Ｃ）にて示す。ＡおよびＢの
２個の半導体パッケージのそれぞれの端子部のリボンは
、その切除部の位置が互いに反対側に相対するごとく配
置され、パッケージを第１図０１１）の位置より（Ｃ）
図の位置に近ずけるとき、リボンの突出部は相手側のリ
ボンの上に乗るようにして固定する。
しかる後、突出部を相手側のリボンに熱圧着することに
より、接続は完了する。
第１図の説明では、メタライズ層よりなる貫通導体を備
えた、積層されたセラミック筐体としては、第２図の構
造を用いているが、半導体パッケージの要求される性能
によって、積層されたセラミンク構造体としては、種々
の変形が考えられる。
第５図はその一例であって、この図では蓋体および機能
素子部は省略し、接続リボンを設ける前の状態を示して
いる。同図で、２で示した部品が貫通導体を備えたセラ
ミック部品であって、端子毎に独立して銅ベースｌおよ
び金属枠１１に溶着されている。このようなパッケージ
の場合も、同様な方法で接続リボンを備えることが出来
る。
〔発明の効果〕
本発明による、構造を採用することにより、この種半導
体パフケージをカスケードに接続する場合、作業が極め
て容易となり、装置として使用°゛する場合も接続に起
因する事故を殆ど無くすことが可能となる。
【図面の簡単な説明】
第１図（ａ）は、本発明にかかわる構造の半導体パッケ
ージの部分斜視図、第１図中）および（Ｃ）は、これを
−カスケード接続する場合の端子部での接続リボンの関
係図を示す。 第２図は、従来の構造の半導体パッケージを示す。 第３図は、この半導体装置を３段のカスケード増幅器と
して使用する場合の配置図を示す。 °第４図は、−例としての半導体パッケージの外形寸法
図を示す。 第５図は、別の構造の半導体パッケージ構造を示す。 図面において、１は銅ベース、２は積層されたセラミッ
ク部品、４は蓋体、５は機能素子部品、６はリード線、
７は接地用メタライズ層、８．９は接続用リボン、１０
＾〜ＩＯＣは半導体パッケージ、１１は金属枠、３１Ａ
　〜３１Ｇは出力端子、３２Ａ　〜３２Ｇは入力端子を
それぞれ示す。 第１１１ （Ｑ）

Claims (1)

    【特許請求の範囲】
  1. 　半導体素子および該半導体素子に関わる部品を搭載せ
    る金属容器に、メタライズ層よりなる貫通導体を備えた
    積層されたセラミックよりなる端子構造体を具備する、
    半導体パッケージにおいて、メタライズ端子部には、そ
    の端子幅の半分、あるいはそれ以下の寸法幅の自由端部
    を持つ接続用リボンを備えたことを特徴とする高周波用
    半導体パッケージ構造。
JP59253575A 1984-11-29 1984-11-29 高周波用半導体パツケ−ジ Pending JPS61131471A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59253575A JPS61131471A (ja) 1984-11-29 1984-11-29 高周波用半導体パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59253575A JPS61131471A (ja) 1984-11-29 1984-11-29 高周波用半導体パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS61131471A true JPS61131471A (ja) 1986-06-19

Family

ID=17253280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59253575A Pending JPS61131471A (ja) 1984-11-29 1984-11-29 高周波用半導体パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS61131471A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282098B1 (en) 1998-03-19 2001-08-28 Fujitsu Limited Electronic circuit module, electronic circuit module connecting structure and connecting member, and method for connecting the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282098B1 (en) 1998-03-19 2001-08-28 Fujitsu Limited Electronic circuit module, electronic circuit module connecting structure and connecting member, and method for connecting the same

Similar Documents

Publication Publication Date Title
JP2664754B2 (ja) 高密度電子パッケージ及びその製造方法
US4891687A (en) Multi-layer molded plastic IC package
US20190157175A1 (en) Power module with lead component and manufacturing method thereof
JP3009788B2 (ja) 集積回路用パッケージ
CN103824853B (zh) 应用于开关型调节器的集成电路组件
JPH03225854A (ja) 半導体デバイス及びその製造方法
JP2005203775A (ja) マルチチップパッケージ
JP2828056B2 (ja) 半導体装置及びその製造方法
JP2861956B2 (ja) 高周波デバイスパッケージ及びその製造方法
US5243496A (en) Molded case integrated circuit with a dynamic impedance reducing device
GB1245610A (en) Improvements in and relating to semiconductor devices
JPS61131471A (ja) 高周波用半導体パツケ−ジ
JPS62257759A (ja) ハイブリツド集積回路高電圧絶縁増幅器用パツケ−ジ及び製造方法
JPS617657A (ja) マルチチツプパツケ−ジ
JPS603781B2 (ja) 超高周波トランジスタ装置の組立法
JP2596399B2 (ja) 半導体装置
JPS63258054A (ja) 半導体集積回路装置
JP2836364B2 (ja) 高周波半導体装置
JPS61131470A (ja) 半導体装置の製造方法
JP2944247B2 (ja) 半導体装置
JPH01284006A (ja) トランジスタ装置
JPS624353A (ja) 対面接合型集積回路装置
JPH06140462A (ja) 半導体装置のパッケージ
JP2596339B2 (ja) 半導体素子パッケージ
JPS61174655A (ja) 集積回路装置