JPS62257759A - ハイブリツド集積回路高電圧絶縁増幅器用パツケ−ジ及び製造方法 - Google Patents

ハイブリツド集積回路高電圧絶縁増幅器用パツケ−ジ及び製造方法

Info

Publication number
JPS62257759A
JPS62257759A JP62035458A JP3545887A JPS62257759A JP S62257759 A JPS62257759 A JP S62257759A JP 62035458 A JP62035458 A JP 62035458A JP 3545887 A JP3545887 A JP 3545887A JP S62257759 A JPS62257759 A JP S62257759A
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
metal film
terminal
film conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62035458A
Other languages
English (en)
Inventor
ウォルター・ビー・メイネル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Tucson Corp
Original Assignee
Burr Brown Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burr Brown Corp filed Critical Burr Brown Corp
Publication of JPS62257759A publication Critical patent/JPS62257759A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H01F17/062—Toroidal core with turns of coil around it
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10946—Leads attached onto leadless component after manufacturing the component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 分野 本発明は、高電圧半導体パッケージに関し、詳細には、
高電圧絶縁増幅器を含むのに特に適した高電圧半導体パ
ッケージに関し、特にフリンジコンデンサを絶縁増幅器
の入力部分と出力部分との間の小信号絶縁バリヤとして
用いている斯かるパッケージに関する。
背景 当業者から「絶縁増幅器」と呼ばれている型の増幅器回
路には多くの応用が存在する。絶縁増幅器回路は、少な
くとも数百ボルト、ある場合には数千ボルトの電圧差に
耐えることができる「絶縁バリヤ」によって分離された
電気絶縁入力及び出力段を有しており、そして入力端子
と出力端子との間の大きなりＣ又はコモンモード電圧差
にも拘わらず、小さなＡＣ入力信号を増幅して大きなＡ
Ｃ出力信号を生成することができる。絶縁増幅器に対す
る典型的な応用例には、工業針側システム、医療用電子
装置、電子テスト装置、及び高度に絶縁された信号伝送
が必要とされる他の多くの応用例が挙げられる。？！縁
増幅器は一般的に、高価な部品であるとみなされている
。この型の低コストのデバイスが製造できれば、電子業
界における絶縁増幅器の使用の程度はもつと太きいもの
となろう。しかしながら、現在に至るまで、低コスト電
子製品で斯かるデバイスを広範囲に使用するため、「市
場を大きくする」のに十分安価に、特に気密的に封止さ
れた高精密高電圧絶縁増幅器を製作することができなか
った。
過去において、大抵の絶縁増幅器は、絶縁バリヤとして
トロイド状変圧器を用いるかあるいは絶縁バリヤとして
光電デバイスを用いてきた。現在の技術の光電デバイス
は、その入力段と出力段との間に高置の電気絶縁を与え
るが、多くの応用例にとってはあまりにも高価であり、
あるいはその速度が遅すぎる。絶縁バリヤとしてフェラ
イトトロイド変圧器を用いている絶縁増幅器は、寸法が
大きく、ハイブリッド集積回路パンケージに集積するの
が困難であり、しかも非常に高価である。
この型式の気密封止ハイブリッド集積回路絶縁増幅器は
まだ市販されていない。
米国特許第４，２９２，５９５号〔スミス（Ｓｍｉｔｈ
）］は、高電圧絶縁増幅器のための絶縁バリヤとしてコ
ンデンサを用いる概念を導入している。この特許に述べ
られている技術は、ハイブリッド集積回路基板上の大き
な面積を占めるであろう大容量（５０ピコファラッド）
コンデンサの使用を必要としており、従って実用的では
なかった。
従来の絶縁増幅器には、絶縁バリヤに渡って小さなＡＣ
信号を結合し且つこれと同時に同一の入力段と出力段と
の間の絶縁バリヤに渡って大きな高電力ＤＣ信号を結合
するために別々のトロイド状変圧器を用いた絶縁増幅器
が知られている。このような回路は高価である。
先行技術において、フリンジコンデンサが述べられてい
る。例えば、米国特許第４．１８８，６５１号〔トーン
フェルト（Ｄｏｒｘｆｅｌｄ）外〕、第３．７６４，９
３８号〔バーンス（Ｂａｒｎｅｓ　）　）、第３．６７
５，０９５号〔レーマン（Ｌｅ　ｈｍａ？Ｌｎ　）　］
、及び第３，１０４，３７７号〔アレクサンダー（Ａ１
．ｚａｎ−ｄｇｒ）外〕は、互いにかみ合わされた共面
コンデンサ構造体を開示している。しかしながら、この
中のどれも、高電圧素子として開示されておらずまた、
絶縁増幅器のための高電圧（即ち、１５００ボルト以上
）の絶縁バリヤ構造体に有用ではない。
更に、この中のどれも、従来のハイブリッド集積回路製
造工程と適合していない。
種々の多数キャビティ集積回路パッケージが、例えば、
米国特許第４，０３８，４８８号〔リン（Ｌｉｎ））に
示されているような技術において公知である。この参考
文献に開示されている構造体は、２つのキャビティの間
に絶縁バリヤが存在しないため、絶縁増幅器としては有
用ではない。この構造体についての記述された目的は、
この２つのキャビティの間の電気的結合を回避すること
である。
要約 従って、本発明の目的は、絶縁バリヤとして共面フリン
ジコンデンサを用いた高電圧絶縁増幅器用の改良された
低コスト半導体パッケージを提供することにある。
本発明の別の目的は、低コスト高電圧絶縁増幅器用の気
密封止半導体パッケージを提供することにちる。
本発明の別の目的は、従来のハイブリッド集積回路製造
工程と適合した製造工程を用いる低コスト高電圧絶縁増
幅器を提供することにある。
本発明の別の目的は、同一の回路内に高電圧小信号の容
量性絶縁バリヤと高電力絶縁バリヤとを含む改良された
半導体パッケージ構造体を提供することにある。
簡単に述べると、本発明の１つの実施例してよれば、本
発明が提供するハイブリッド集積回路パッケージ構造体
は、絶縁基板の上に配設された平面コンデンサを含み、
該平面コンデンサが、上記基板上に配設された第１及び
第２金属フィルム導体であってそれらの間に容量性結合
を持つ精密に離間された平行部分を有する第１及び第２
金属フィルム導体、及び上記平行部分の上に且つ上記平
行部分の別々のセクションの間に配設された誘電体層、
を含んでおり、上記第１及び第２金属フィルム縛体の露
出した部分は、上記誘電体層を越えて延在しており、そ
して上記平面コンデンサの第１及び第２端子を形成して
いる。本発明の１つの記述実施例によると、上記第１及
び第２金属フィルム導体は、耐火性金属から成っており
、上記基板はセラミックであり、そして上記誘電体層は
、上記基板と共焼、成されたセラミック層を含み、これ
によってセラミック材料が上記第１及び第２金属フィル
ム導体間のスペースを充填して上記コンデンサの端子間
の高電圧でのアークを防止するようにしである。このセ
ラミック層は、第１及び第２キャビティを定める第１及
び第２開口部を含んでおり、これらの第１及び第２キャ
ビティの中に、高電圧絶縁増幅器の入力回路及び出力回
路が配設されている。これらの第１及び第２キャビティ
は、絶縁増幅器の絶縁バリヤを形成するコンデンサの両
側に配置されている。第１のコンデンサと共に、第２の
整合されたコンデンサが形成されている。
これら両方のコンデンサの端子は、上記第１及び第２キ
ャビティ内へ延在しており、そして絶縁増幅器の入力段
及び出力段にそれぞれ電気的に接続されている。各コン
デンサの第１及び第２金属フィルム導体の端部は、一対
の概して螺旋状のトレースを定めており、これらトレー
スの端部は、そこに生じる電界を減少せしめ且つこれに
より電気的アークを防ぐたぬに丸くなっている。本発明
の別の実施例によると、絶縁増幅器のための絶縁バリヤ
を形成する第１及び第２コンデンサは、平行板コンデン
サである。本発明の別の実施例によると、絶縁増幅器の
入力段及び出力段は、１つの犬きなキャピテイの中に配
設されており、正方形トロイド変圧器が第１及び第２領
域間のキャビティ内に配設されている。この正方形トロ
イドは、複数の一次巻線を含んでおり、各々の一次巻線
の底部は、セラミック基板の上に配設された金属化スト
リップによって形成され、各々の巻線の残りの部分は、
トロイド上をループしそして隣接の金属化ストリップの
反対側の端部にワイヤボンディングされたワイヤボンデ
ィング導体によって形成され、これにより連続した一次
巻線を形成している。
この変圧器の二次巻側は、正方形トロイドの平行の反対
側のレッグの回りに同様の状態でもって形成されている
。この正方形トロイドの中心内には、一対の共面フリン
ジコンデンサが、絶縁層の下に形成されている。この構
造によって、フリンジコンデンサ絶縁バリヤに渡る小さ
なＡＣ信号の結合と及びトロイド状変圧器に渡る高電力
ＤＣ信号の結合とが可能になる。この正方形トロイド構
造によって、多数の一次巻線及び多数の二次巻線が与え
られ、これらの巻線は全て十分遠く離間されて−次巻線
と二次巻線との間の電気アークを防ぎ、これにより低コ
スト・ドライバ回路に至る非常に大きな絶縁電圧及び高
巻線インダクタンスを提供する。本発明の別の実施例に
よると、リードフレームには、絶縁増幅器の入力回路及
び絶縁増幅器の出力回路を支持するための別々のセクシ
ョンが配設されている。このリードフレームの２つのセ
クションの間には、一対の整合されたフリンジコンデン
サをその上に有する基板が懸架されている。
これらフリンジコンデンサの端子を適当な入力及び出力
回路へワイヤボンディングした後、この回路及びリード
フレームの支持部分は、プラスチックの中に封入される
。
実施例 図面について特に第１図及び第２図について説明する。
絶縁増幅器パッケージ１は、その両端に第１キャビティ
３及び第２キャビティ４を有するセラミック体２を含ん
でいる。セラミック体２の中間領域１６がキャピテイ３
及び４を分離している。
セラミック体２は、第１Ａ図に最もよく示されているラ
ミネート構造から成っている。より詳細には、セラミッ
ク体２は、参照数字２Ａ、２Ｂ。
２Ｃ１及び２Ｄによって指示されたアルミナのラミネー
トされた４層を含んでいる。上の２層２Ｃ及び２Ｄの開
口は、キャピテイ３及び４を定めている。層２Ａ及び２
Ｃの中間部の間には、第１及び第２フリンジコンデンサ
１０及び１３がサンドイッチ状にはさまっている。
キャピテイ３の中には、第６図に全てが示されている、
エンコーダ７５（第６図参照）及びエンコーダ７５の出
力に接続された入力を有する差動ドライバ回路７６が配
設されている。差動ドライバ７６の一方の出力は、フリ
ンジコンデンサ１０の端子１１に接続されている。差動
ドライバ７６の相補出力は、フリンジコンデンサ１３の
端子１４に接続されている。フリンジコンデンサ１０の
第２端子１２は、差動増幅器７７の正の入力に接続され
ている。フリンジコンデンサ１３の第２端子は、差動増
幅器７７の負の入力に接続された端子１５を有している
。第２キャビティ４の中には、差動増幅器７７．２つの
比較器７８及び７９、及びデコーダ８０が配設されてい
る。第６図に示されている回路の詳細な構造及び詳細な
動作原理については、ンンマービル（Ｓｏｍｍｇｒ　ｖ
ｉ　ｌ　ｌ　ｇ　）の特許出願に述べられている。
フリンジコンデンサ１０の構成は、第２図に最もよく示
されている。フリンジコンデンサ１０は、２つの概して
細長く延びた螺旋状の等間隔に離間されている金属導体
１８及び２０を含んでいる。
各々の導体は、アルミナ層２Ａの上面に配設されており
、この層とアルミナ層２Ｃの中間部１６の間にサンドイ
ッチ状にはさまれている。導体１８は、層２Ｃの部分１
６によって被覆されている部分１８Ａと、及びセクショ
ン１６を越えてキャピテイ３内に延在しフリンジコンデ
ンサ１０の端子１１を形成している部分と、を有してい
る。導体１８はまた、拡大円形端部１９を有しており、
これによりそこに生じる電界を減少させている。
フリンジコンデンサ１０はまた、導体１８と平行な部分
を有する第２の延びた導体２０を含んでいる。導体２０
は、拡大円形端部２１を有しており、この端部もまた、
そこに生じる電界を減少させるために丸くなっている。
導体２０の部分２０Ａは、層２Ｃの部分１６を越えてキ
ャピテイ４内に延在しており、これによりフリンジコン
デンサ１０の端子１２を形成している。
同様にして、第２フリンジコンデンサ１３は、第１共面
金属導体２１及び第２共面金属導体２２を有しており、
これらの導体の各々は、平行部分を有しており、そして
拡大円形端部で終端して、これによりそこに生じる電界
を減少している。導体２１は、層２Ａの部分１６の下を
延びてキャビティ３内に達し、端子１４を形成している
。導体２２は、キャビティ４内へ延在しており、これに
よりフリンジコンデンサ１３の端子１５を形成している
。
ハイブリッド集積回路においては通常のことではあるが
、セラミック層２Ａの上面には多数の他の金属導体が形
成されており、これによりその中の種々のチップの間の
相互接続を行なっている。
例えば、導体２４は、セラミック体２の側部にろう付け
されたリード５（第１図）等のパッケージリードへの導
電経路を形成している。正方形リング２５．２６、及び
２７は、３つの集積回路ダイをセラミックＩＪ　２　Ａ
の表面に接着するための場所である。導体２３等のエツ
ジ導体によってリード５への電気的接続が容易になる。
第１図、第１Ａ図、第２図、及び第６図に示されている
絶縁増幅器集積回路を製作する方法は、アルミナ層２Ａ
の上面に第２図に示さり、たタングステン金属化パター
ンを印刷することである。また、キャビティ開口部３及
び４が層２Ｃ及び２Ｄに穿孔された後、第１図に示され
るような２つのカバーシールリング７１及び７２がアル
ミナ層２Ｄの］ＪＩ部に形成される。その金属化パター
ンが層２Ａ及び２Ｄの上にスクリーンされた後、これら
４つの層２Ａ−２Ｄが互いにプレスされる。
この金属化パターンは、タングステン又は他の高温耐火
金属から形成される。実際には、これらのセラミック層
は、約２０ミル（約０．５１ｍ１）の厚さしか有してい
ない。
タングステン金属化パターンが上にスクリーンされたこ
れら４つの層が、整合されて共にプレスされた後、これ
らの層は、当業者には公知のプロセスによって約２００
０℃において「共焼成コされる。
タングステン金属化パターンは、無電解金属メッキ法を
用いてニッケルメッキされる。この無電解金属メッキ法
については公知であるため、本明細書では詳細には触れ
ない。ニッケルメッキはまた、セラミック体２のエツジ
において第１図の参照数字８によって指示された矩形領
域にも行なわれ、これによりこの後リード５をそこにろ
う付けできるようにする。
この手順における次の工程は、適当なリードフレームに
接続されている諸リード５をニッケル取付は領域８に整
合することである。ここで銘記すヘキことは、各リード
フレームは、キャビティ３とキャビティ４に整合される
リードの２つのグループを含んでいるが、中間領域１６
にはリード線が何も付けられないことである。この離間
は、エンコーダ７５及び差動ドライバ７６を含む入力段
と差動増幅器７７、比較器７８及び７９、及びデコーダ
８０を含む出力段との間の電気的アークを防ぐのに必要
である。
この製造プロセスにおける次の工程は、リード５の拡大
ヘッド７をセラミック体２０両［Ｓのニッケルメッキ取
付領域８にろう付けすることである。第１Ａ図の参照数
字８２は、ろう付は点を示す。
次の工程は、露出しているニッケル及びリード金属化部
の全てに金メッキすることである。２つのリードフレー
ムの１つに接続されていない金属化領域がどちらかのキ
ャビティの中に存在する場合は、１つが電解で且つ１つ
が無電解である金メツキ工程が必要となる。電解金メッ
キ手順及び無電解金メツキ手順は両方共、当業者にとっ
ては公知であるため、本明細書では詳細には触れない。
しかしながら、電解金メッキの方が優れており、できる
だけ多くの金属化部分をこれでメッキするのに用いる。
キャビティ３及び４の中の露出した金属化部分の全てが
メッキされると、第６図に示される諸素子を含む種々の
モノリシック集積回路チップが、ダイボンディング領域
２５．２６、及び２７（第２図）にダイボンディングさ
れる。ダイボンディングが完了した後、この集積回路チ
ップのポンディングパッドが、キャビティ３及び４内の
種々の金属化導体２４の内側端部にワイヤボンディング
される。
次に、金属カバーが、環状ハンダ予備成形物を用いてシ
ールリング７１及び７２に取り付けられる。これは、本
明細書では詳細に述べる必要がない従来の工程である。
第２図に示されている金属化ラインの幅は、１０ミルＭ
、２５罰）であり得る。この絶縁増幅器の入力段と出力
段との間に約１５００ボルトの絶縁が望ましい場合は、
フリンジコンデンサ１０を形成するこれらの導体間の分
離即ち離間の量は、２０ミル鳥、　５１　ｙｎｍ　）で
あり得る。約３５００ボルトより大きい絶縁が必要な場
合、導体１８と２０との間の離間の量は、約２５ミル＾
、６４ｍπ）とすべきである。
第２図の基板１６の長さは、本発明のこの実施例におい
ては１．２インチ（約３．１　ｃｍ　）であり、その幅
は０．６インチ（約１．５ｃｍ）である。キャビティ３
と４との間の中心部分の幅は、０．３８インチ（約０．
９７ｃｒＩＬ）である。
ニッケルメッキの厚さは、通常、５０マイクロインチ（
約０．００１３ｍｍ　）であり、その上の金メッキの厚
さは、通常、３０マイクロインチ（約０．０００７６ｍ
５）である。金属のふたをシールリング７１及び７２に
気密封止するのに、金／スズ・ハンダリングが通常用い
られる。上記の構造は、他の金属化経路が形成される同
一のスクリーン工程の間に、この絶縁バリヤ・フリンジ
コンデンサ１０及び１３を形成することができるという
利点を有している。上記のパッケージを製作する工程と
の唯一の相違は１１種々の金属化パターン及びキャビテ
ィを定めるために穿孔された穴のパターンの形状にある
ため、付加的なプロセス工程は必要とされない。これら
のフリンジコンデンサ：ま、同一容量を有する平行板コ
ンデンサよりも犬くの基板面積を必要とするが、このセ
ラミック体においてこれら２つのキャビティ３及び４を
分離することが好ましいため、いずれにしても有効に用
いられない基板面積が与えられ６゜ ２０ミル（約０．５１ｍｍ）の離間を有するフリンジコ
ンデンサの容量は、１インチ（２，５４ＣＩｒＬ）当り
約３ピコファラッドである。ソンマービルの特許出願に
説明されているように、それに開示された絶縁増幅器回
路の正確な性能は、絶縁バリヤ・フリンジコンデンサ１
０及び１３の約３ピコファラッドの容量によってしか得
られない。これら２つのフリンジコンデンサは、それら
の絶対値が約±２０％変化することがあっても、精密に
整合される。
上記の発明は、気密パッケージ構造のハイブリッドＩＣ
プロセス適合の低コスト高電圧絶縁増幅器を提供する。
現在に至るまで、斯かる製品は、如何なる製造業者によ
っても市販されていない。
上記のデュアルキャビティ・フリンジコンデンサ絶縁バ
リヤ構造は、本発明の好ましい実施例ではあるが、第３
図に示すように、共面フリンジコンデンサの代わりに平
行板コンデンサを用いることも可能である。
第３図において、図示されたタングステンパターンを３
つのセラミック層３０．３５、及び４０にスクリーンし
、セラミック層３５及び４０に図示の開口部３及び４を
切開した後、これら３つのセラミック層３０．３５、及
び４０は共焼成される。より詳細に説明すると、参照数
字３１及び３２は、２つの絶縁バリヤコンデンサ１０及
び１３（第６図）のタングステン下部板・をそれぞれ示
している。これらの薄い延長部は、キャビティ３内へ延
在している。
中間のセラミック層３５の開口部３及び４は、上記のキ
ャビティ３及び４を定めている。タングステン金属化層
３６及び３７は、それら２つの絶縁バリヤコンデンサの
上部板と、フィードスルー・ホール３８及び３９への右
方向延長部とをそれぞれ定めており、これらフィードス
ルー・ホール内にはセラミック基板３０の上の点４３及
び４２にそれぞれ接続を行うためにタングステンフィー
ドスルーが設けられる。最上部のセラ１ミック層４０は
、その中にキャビティ３及び４を定める２つの開口部３
及び４を有している。第１図の所で前述したように、セ
ラミック層４０の上面には、タングステン・シールリン
グ７１及び７２がスクリーンされる。このタングステン
「インク」スクリーンプロセスの間、フィードスルー・
ホール３８及び３９は、タングステンで満たされ、これ
により、上の容量板３６及び３７及び下の導体４２及び
４３と電気的に連続する電気フィードスルーを提供する
。このアセンブリは、約２０００℃でもって共焼成され
る。この後の工程は、第１図の実施例について上述した
のと全く同様に行なわれる。
本発明のこの実施例は、第１図のフリンジコンデンサを
用いて達成されるより高い値の絶縁バリャコンデンサ１
０及び１３が必要力場合に有用となる。
第４図及び第５図について説明する。これらの図には、
本発明の別の実施例が示されており、この実施例におい
ては、キャビティが１つしか配設されていない。そして
、このキャビティの中には、絶縁増幅器回路の入力段と
出力段が両方共封入されている。本発明のこの実施例は
、２つの絶縁バリヤ回路を含んでおり、その第一の回路
は、フリンジコンデンサ５８及び５９を含んでおり、こ
れらのコンデンサは上記のコンデンサと実質的に類似の
構造を有している。即ち、各々は、絶縁増幅器の入力段
の領域内に延在している１つの端子、及び絶縁増幅器出
力回路の領域内に延在している別の端子を有するように
形成されている。本発明によると、高度の電気的絶縁（
少なくとも１５００ボルト）が維持された状態で、絶縁
増幅器の入力段と出力段との間には小さな信号又はＡＣ
信号が結合される。
第４図及び第５図において、フリンジコンデンサ構造体
５８及び５９は、正方形フェライトトロイド６７によっ
て囲まれている正方形領域内に形成されている。この正
方形トロイド６７は、フリンジコンデンサ５８及び５９
を形成する螺旋状導体の間のスペースを覆い且つ充填す
る薄い層のガラス・パッシベーション６０の上に載置さ
れている。このガラス・パッシベーション６０はまた、
米国特許第４，１０３，２６７号〔オルシェラスキー（
Ｏｌｓｃｈｅｗｓｋｉ　）　：ｌの教示によって、セラ
ミック基板４６上に形成された複数の共面導電ストリッ
プ６５及び６６を覆っている。共面導電ストリップ６５
は、正方形トロイド６７を含む絶縁変圧器の二次巻線の
底部を形成している。共面導体６６は、この変圧器の一
次巻線の底部を形成している。図示されている金属化パ
ターンは、第１図及び第３図のデバイスのよ５にアセン
ブリが共焼成されないため、タングステンでなく金から
形成されている。セラミツク基板４６０衣面に形成され
ている種々の金属化パターンは、全体的には、第１図の
所で前述した通りであるが、ＤＣ信号を一次巻線に結合
するために多数の電界効果トランジスタ５７が配設され
ている。二次巻線は、共面ストリップ６５及び複数のボ
ンディングワイヤ・ループ６８から形成されており、ル
ープ６８の各々は、導体６５の少なくとも１つと接続し
且つ正方形トロイド６７の頂部を輪で囲むようにワイヤ
ボンディングされている。これらの導体６８の大部分は
、隣接する共面導体６５の反対側の端に接続されている
。ワイヤボンディング・ループ６９は同様にして、隣接
する共面導体６６の反対側の端にワイヤボンディングさ
れており、これにより、トロイド６７０反対の平行レッ
グの回りに連続−次巻線を形成している。
電界効果トランジスタ、例えば５７は、上記のようにし
て形成される変圧器の一次巻線を発振器５６に応答して
切り換えるのに用いられる。この電圧−周波数コンバー
タは、ンンマービルの％許出願に詳細に述べられており
、参照数字５０及び５５によって指示され、フェーズロ
ックループ・エンコーダ回路は、参照数字５４によって
説明されている。基板４６の周辺上面部には、化ラミッ
ク壁４７が取り付けられている。キャビティを封入する
ために、セラミック壁４７の上部エツジには、適当なセ
ラミック（図示せず）がエポキシによって接着されてい
る。
本明細書に引用した米国特許第４，１０３，２６７号に
述べられているように、トロイド６７は、共面導体６５
及び６６の中心部分の上に存在しているパッシベーショ
ンの上部表面に接着されている。
このトロイドは、ボンディングループがこのトロイドと
短絡しないように絶縁コーティングによって覆われてい
る。
第７図は、本発明の更に別の実施例を示しており、この
実施例において、リードフレーム８４に、２つのセクシ
ョン８５及び８６が設けられている。
セクション８５内には複数のリード５が延在している。
セクション８６内には複数のり−ド６が延在している。
予め製造されたセラミック基板８５には、任意の適当な
技術によって、上記の種類の３ピコファランド・フリン
ジコンデンサ１０及び１３がその上に形成されている。
パッシベーション層（図示せず）が、端子１１．１２．
１４、及び１５を形成している端部部分を除いて、フリ
ンジコンデンサ１０及び１３を覆っている。セラミック
基板８５が、各々のセクション８５及び８６の内部部材
に接着されており、これにより、その間の開口ギャップ
にまたがっている。電圧−周波数コンバータ・チップ５
０及び５６並びにフェーズロツクループ回路５５を含む
適当な絶縁増幅器回路が、領域８５及び８６における金
属部材の種々の部材にダイボンディングされている。図
示のように、種々のチップとフリンジコンデンサ端子と
の間のワイヤボンディングを含む、適当なワイヤボンデ
ィングが行なわれている。従って、回路の全ては、適当
な移送成形作業によってプラスチック内に封入され、リ
ードフレームの未使用部分が除去される。本発明のこの
実施例によって、より低コストのプラスチック封入絶縁
増幅器が提供される。しかしながら、その絶縁破壊電圧
は、本発明の先に述べた実施例よりも低い。
以上、本発明はその幾つかの特定の実施例につ℃・て述
べてきたが、指業者は、本発明の精神及び範囲から逸脱
することなく本発明のこれらの実施例に対して種々の修
正を行うことが可能であろう。
同一の結果を達成するために実質的に同一の機能を実質
的に同一の方法によって実施するという点で本明細書に
述べられたパッケージと同等のパッケージは、本発明の
範囲内にあるとみなすべきであることが意図される。例
えば、本明細書に述べたもの以外の絶縁基板材料を用い
ることができる。
タングステン以外の耐火材料を、第１図及び第３図の実
施例に対して用いることができる。
【図面の簡単な説明】
第１図は、本発明に係る絶縁増幅器パッケージの斜視図
、第１Ａ図は、第１図の切断線１−１に沿って取った断
面図。第２図は、第１図のパッケージの一部切欠平面図
。第３図は、本発明に係る代替絶縁増幅器の分解斜視図
。第４図は、正方形トロイド変圧器絶縁バリヤ及び共面
フリンジコンデンサ絶縁バリヤを含む単一キャピテイ絶
縁増幅器パッケージの斜視図。第５図は、第４図の単一
キャビティパッケージの詳細な平面図。第６図は、第１
図の高電圧パッケージに含まれる絶縁増幅器のブロック
図。第７図は、一対のフリンジコンデンサを支持する基
板が、絶縁増幅器のリードフレームの別々の部分に悪果
されている、本発明に係る代替の実施例を示す平面図。 １・・・絶縁増幅器パッケージ、２・・・セラミック体
、３・・・第１キャビティ、　　　４・・・第２キャビ
ティ、２Ａ、２Ｂ１２Ｃ，２Ｄ・・・アルミナ・ラミネ
ート層、５．６・・・リード、　　　　　７・・・拡大
ヘッド、訃・・ニッケルメッキ取付は領域、 １０．１３・・・フリンジコンデンサ、１１．１２．１
４．１５・・・端子、 ７１．７２・・・刀バーシールリング、７５・・・エン
コーダ、　　７６・・・差動ドライバ回路、７７・・・
差動増幅器、　７８．７９・・・比較器、８０・・・デ
コーダ、 １８．２０．２１．２２・・・金属導体、２５．２６．
２７・・・正方形リング、３０．３５．４０・・・セラ
ミック層、３６．３７・・・タングステン金属化層、３
８．３９・・・フィードスルー・ホール、５８．５９・
・・フリンジコンデンサ、６０・・・パンシベーション
、 ６５．６６・・・共面導電ストＩＪツブ、６７・・・正
方形フェライトトロイド、６８．６９・・・ボンデイン
グワ・イヤループ（外５名）

Claims (16)

    【特許請求の範囲】
  1. （１）ハイブリッド集積回路における平面コンデンサに
    おいて、 （ａ）セラミック基板、 （ｂ）上記基板上の第１及び第２金属フィルム導体であ
    つて、各々が他方への所定の容量性結合を有する密接に
    且つ精密に離間された平行部分を有する第１及び第２金
    属フィルム導体、 （ｃ）上記平行部分上の及び上記平行部分間の基板上の
    誘電体層、及び （ｄ）上記平面コンデンサの第１及び第２端子をそれぞ
    れ形成する、上記誘電体層を越えて延在した上記第１及
    び第２金属フィルム導体の露出部分、を組み合わせて含
    むことを特徴とする平面コンデンサ。
  2. （２）上記誘電体層が厚膜ガラス層を含むこと、を特徴
    とする特許請求の範囲第１項に記載のハイブリッド集積
    回路における平面コンデンサ。
  3. （３）上記第１及び第２金属フィルム導体が耐火金属で
    あり、上記誘電体層が、上記第１及び第２金属フィルム
    導体の平行部分の間のスペースをセラミックでもつて充
    填するために上記セラミック基板及び上記耐火金属と共
    に共焼成されるセラミック層を含むこと、を特徴とする
    特許請求の範囲第１項に記載のハイブリッド集積回路に
    おける平面コンデンサ。
  4. （４）上記セラミック層が、上記セラミック基板の第１
    及び第２領域を露出し且つ第１及び第２キャビティをそ
    れぞれ定める第１及び第２開口部を含み、上記第１端子
    が上記第１キャビティ内に延在し、上記第２端子が上記
    第２キャビティ内に延在していること、を特徴とする特
    許請求の範囲第３項に記載のハイブリツ集積回路におけ
    る平面コンデンサ。
  5. （５）上記第１キャビティが、入力信号を上記第１端子
    のパルス信号に変換するための入力回路手段をその中に
    有しており、上記第２キャビティが、上記平面コンデン
    サを渡つて上記第２端子に結合されたパルス信号を受け
    且つ上記パルス信号に応答して出力信号を生成する出力
    回路手段をその中に有していること、を特徴とする特許
    請求の範囲第１項に記載のハイブリツド集積回路におけ
    る平面コンデンサ。
  6. （６）上記所定の容量性結合が約３ピコファラッドであ
    ること、を特徴とする特許請求の範囲第５項に記載のハ
    イブリッド集積回路における平面コンデンサ。
  7. （７）上記第１及び第２金属フィルム導体の平行部分が
    、それぞれ一対の離間した螺旋状トレースを定めており
    、これらのトレースの端部が、電気的アークを防ぐため
    に丸くなつていること、を特徴とする特許請求の範囲第
    ６項に記載のハイブリッド集積回路における平面コンデ
    ンサ。
  8. （８）上記第１及び第２金属フィルム導体が約１０ミル
    幅であり且つ上記導体間の離間量が、少なくとも１５０
    ０ボルトの第１及び第２端子間の電気的絶縁を与えるた
    めに２０ミルより大きいこと、を特徴とする特許請求の
    範囲第７項に記載のハイブリッド集積回路における平面
    コンデンサ。
  9. （９）ハイブリッド集積回路において、 （ａ）セラミック基板、 （ｂ）該セラミック基板上の第１及び第２金属フィルム
    導体を含む第１平面コンデンサであつて、各導体が他方
    に対し所定の容量性結合を有する第１の密接に且つ精密
    に離間された平行部分を有すること、 （ｃ）上記第１平行部分上の且つ上記第１及び第２金属
    フィルム導体の上記第１平行部分間の基板上の誘電体層
    、 （ｄ）上記第１及び第２金属フィルム導体の露出した部
    分をそれぞれ含む上記第１平面コンデンサの第１及び第
    ２端子であつて、上記第１平面コンデンサが、上記第１
    及び第２端子間に絶縁バリヤを形成していること、 （ｅ）入力信号に応答して上記第１端子に第１パルス信
    号を生成するための入力回路手段であつて、上記第１パ
    ルス信号が、上記第２端子に第２パルス信号を生成する
    ために上記絶縁バリヤに渡つて結合されること、及び （ｆ）上記第２端子の上記第２パルス信号に応答して出
    力信号を生成するための出力回路手段、を組み合わせて
    含むこと、を特徴とするハイブリッド集積回路。
  10. （１０）上記セラミック基板上の第３及び第４金属フィ
    ルム導体であつて他方に対して上記所定の容量性結合を
    有する第２の密接に且つ精密に離間した平行部分を持つ
    た第３及び第４金属フィルム導体を有する第２平面コン
    デンサを含み、上記第２平面コンデンサの第３及び第４
    端子が、上記第３及び第４金属フィルム導体の露出部分
    をそれぞれ含んでおり、上記第２平面コンデンサが上記
    絶縁バリヤ内に含まれており、上記第１及び第２、第３
    及び第４端子が全て、上記誘電体層を越えて延在してい
    ること、を特徴とする特許請求の範囲第９項に記載のハ
    イブリッド集積回路。
  11. （１１）上記入力回路手段が、上記入力信号に応答して
    上記第３端子に第３パルス信号を生成し、上記第３パル
    ス信号が、上記第４端子に第４パルス信号を生成するた
    めに上記絶縁バリヤに渡つて結合され、上記出力回路手
    段が、上記第４端子の上記第４パルス信号に応答して上
    記出力信号を生成すること、を特徴とする特許請求の範
    囲第１０項に記載のハイブリッド集積回路。
  12. （１２）上記所定の容量性結合が約３ピコファラッドで
    あること、を特徴とする特許請求の範囲第１１項に記載
    のハイブリッド集積回路。
  13. （１３）上記第１の密接に且つ精密に離間した平行部分
    が、上記第１及び第２金属フィルム導体の螺旋状部分を
    含むこと、を特徴とする特許請求の範囲第１１項に記載
    のハイブリッド集積回路。
  14. （１４）上記第１及び第２金属フィルム導体の端部が、
    電気的アークを避けるために丸くなつていること、を特
    徴とする特許請求の範囲第１３項に記載のハイブリッド
    集積回路。
  15. （１５）上記誘電体層が、セラミックであり、且つ上記
    セラミック基板の第１及び第２領域を露出し且つ第１及
    び第２キャビティを定める開口部を含み、上記入力回路
    が上記第１キャビティ内にあり、且つ上記出力回路が上
    記第２キャビティ内にあること、を特徴とする特許請求
    の範囲第１４項に記載のハイブリッド集積回路。
  16. （１６）上記第１及び第２キャビティが、上記絶縁バリ
    ヤの反対側に配置されていること、を特徴とする特許請
    求の範囲第１５項に記載のハイブリッド集積回路。
JP62035458A 1986-04-28 1987-02-18 ハイブリツド集積回路高電圧絶縁増幅器用パツケ−ジ及び製造方法 Pending JPS62257759A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US85672086A 1986-04-28 1986-04-28
US856720 1986-04-28

Publications (1)

Publication Number Publication Date
JPS62257759A true JPS62257759A (ja) 1987-11-10

Family

ID=25324345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62035458A Pending JPS62257759A (ja) 1986-04-28 1987-02-18 ハイブリツド集積回路高電圧絶縁増幅器用パツケ−ジ及び製造方法

Country Status (5)

Country Link
JP (1) JPS62257759A (ja)
KR (1) KR870010686A (ja)
DE (1) DE3713833C2 (ja)
FR (1) FR2598032B1 (ja)
GB (1) GB2189936B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200881A (en) * 1990-07-27 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Gas insulated switchgear
JPH06283662A (ja) * 1992-12-03 1994-10-07 Linear Technol Corp リードフレームキャパシタ及びそれを用いた容量結合型アイソレータ回路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4031289A1 (de) * 1990-10-04 1992-04-09 Telefunken Electronic Gmbh Oszillator
JP3045573B2 (ja) * 1991-08-19 2000-05-29 北川工業株式会社 電子部品、コンデンサおよび３端子ノイズフィルタの製造方法
US5428245A (en) * 1994-05-06 1995-06-27 National Semiconductor Corporation Lead frame including an inductor or other such magnetic component
US5491360A (en) * 1994-12-28 1996-02-13 National Semiconductor Corporation Electronic package for isolated circuits
US5642276A (en) * 1995-02-08 1997-06-24 Lucent Technologies Inc. High frequency surface mount transformer-diode power module
US7016490B2 (en) * 2001-05-21 2006-03-21 Conexant Systems, Inc. Circuit board capacitor structure for forming a high voltage isolation barrier
CN108493168A (zh) * 2018-05-28 2018-09-04 北京中科格励微科技有限公司 一种电绝缘的多腔封装结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL237700A (ja) * 1958-04-02
US3675095A (en) * 1971-06-10 1972-07-04 Rca Corp Capacitors of constant capacitance
SE381957B (sv) * 1972-08-28 1975-12-22 Western Electric Co Kondensator for anvendning vid remstransmissionsledningar
US3764938A (en) * 1972-08-28 1973-10-09 Bell Telephone Labor Inc Resonance suppression in interdigital capacitors useful as dc bias breaks in diode oscillator circuits
GB1469944A (en) * 1975-04-21 1977-04-06 Decca Ltd Planar capacitor
US4038488A (en) * 1975-05-12 1977-07-26 Cambridge Memories, Inc. Multilayer ceramic multi-chip, dual in-line packaging assembly
DE7635588U1 (de) * 1976-11-11 1978-02-02 Gebrueder Junghans Gmbh, 7230 Schramberg Kondensatoranordnung
US4188651A (en) * 1978-03-27 1980-02-12 Sprague Electric Company Ceramic capacitor with surface electrodes
JPS5637721A (en) * 1979-09-03 1981-04-11 Murata Mfg Co Ltd Surface wave resonator
US4292595A (en) * 1979-11-13 1981-09-29 Burr-Brown Research Corporation Capacitance coupled isolation amplifier and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200881A (en) * 1990-07-27 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Gas insulated switchgear
JPH06283662A (ja) * 1992-12-03 1994-10-07 Linear Technol Corp リードフレームキャパシタ及びそれを用いた容量結合型アイソレータ回路

Also Published As

Publication number Publication date
GB8709990D0 (en) 1987-06-03
DE3713833C2 (de) 1997-03-20
GB2189936A (en) 1987-11-04
GB2189936B (en) 1990-05-16
DE3713833A1 (de) 1987-11-12
FR2598032B1 (fr) 1991-08-09
FR2598032A1 (fr) 1987-10-30
KR870010686A (ko) 1987-11-30

Similar Documents

Publication Publication Date Title
US4780795A (en) Packages for hybrid integrated circuit high voltage isolation amplifiers and method of manufacture
US4608592A (en) Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage
US4547961A (en) Method of manufacture of miniaturized transformer
US5252882A (en) Surface acoustic wave device and its manufacturing method
US4654694A (en) Electronic component box supplied with a capacitor
US4783697A (en) Leadless chip carrier for RF power transistors or the like
JP3009788B2 (ja) 集積回路用パッケージ
US5602421A (en) Microwave monolithic integrated circuit package with improved RF ports
US5227583A (en) Ceramic package and method for making same
JPS62257759A (ja) ハイブリツド集積回路高電圧絶縁増幅器用パツケ−ジ及び製造方法
JPS5994441A (ja) 半導体装置の製造方法
JP2646091B2 (ja) 電子部品用基体
US3898594A (en) Microwave semiconductor device package
US20060236533A1 (en) Bonding arrangement and method for LTCC circuitry
JPS5914894B2 (ja) セラミツクパツケ−ジ
JPS58159361A (ja) 多層混成集積回路装置
JPS63261859A (ja) 高周波素子用パツケ−ジ
JP2587804B2 (ja) 半導体装置
JPH0319416A (ja) 弾性表面波装置
JP2810655B2 (ja) 電子部品用基体
JPS5838612Y2 (ja) 立体平面回路の半導体素子取付装置
JP2840293B2 (ja) Ｔａｂ用テープ及びこれを用いた半導体装置
EP0020787B1 (en) High frequency semiconductor unit
JPH0794901A (ja) 素子分離型複合マイクロ波回路モジュール
JPH04286352A (ja) 電子部品パッケージ