JPH03189755A - メモリ間転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、コンピュータやワードプロセッサ等に使用す
る。　ＤＭＡ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅ
ｓｓ）チャンネルによるメモリーメモリ間データ転送装
置に関する。

（従来の技術） 近年、コンピュータやワードプロセッサ等の内部の、フ
ロッピディスクドライブ、ハードディスクドライブ等に
おけるデータ転送は、一般に、ＣＰＵ（中央処理装置）
を使用しないでデータの高速転送が可能なりＭＡコント
ローラが用いられている。ＤＭＡコントローラは入出力
ポート（以下、Ｉｌｏと記す）−メモリ間、あるいはメ
モリーメモリ間のデータ転送を高速に可能とするもので
あり、□転送先メモリのアドレスを初期設定すると、後
は自動的にアドレスがインクリメントされて、設定した
回数のデータ転送ができ、終了時には、それを通知する
機能を有し高速転送に重宝がられている。なお、上記で
メモリーメモリ間の転送は転送元メモリのアドレスも指
定する必要がある。

（発明が解決しようとする課題） しかしながら、高速転送が可能なりＭＡコントローラも
、第２図にＤＭＡコントローラのメモリーメモリ間転送
のタイミングを示したように、メモリーメモリ間転送は
、第３図のようなｌ／Ｏ−メモリ間転送と比較すると、
ＤＭＡコントローラを２チヤンネル必要とする不合理が
あり、しかも転送元のメモリのアドレスと転送先のメモ
リのアドレスを、ともに共通のバスに出力する必要があ
るため、転送サイクルが２回になり、したがって転送時
間が２倍になる欠点があった。

本発明は上記従来のメモリ間転送の問題点を排除して、
ＤＭＡコントローラの１チヤンネルを使用するメモリ間
転送装置の提供を目的とする。

（課題を解決するための手段） 本発明は上記の目的を、転送するメモリ、または転送さ
れるメモリの何れか一方に、ＣＰＵによる任意のアドレ
スを初期値として設定可能な、ロード機能付きカウンタ
と、そのカウンタ出力とシステムのアドレスの何れかを
ローカルアドレスとして出力するセレクタを備えたメモ
リ間転送装置によって達成する。

（作　用） 本発明によれば、一方のメモリをＩｌｏとして捉えるこ
とによって、メモリーメモリ間の転送をｌ／Ｏ−メモリ
間転送として行なうことができ、したがって効率のよい
メモリーメモリ間のメモリ転送を極めて高速に行なうこ
とが可能になる。

（実施例） 以下、本発明を図面を用いて詳細に説明する。

第１図は本発明の一実施例の構成を示すブロック図であ
り、１は他の装置から送られたデータａが書込まれた転
送元メモリ、２はデータバスｂに接続されている転送先
メモリ、３はＤＭＡコントローラ、４はロード機能付き
カウンタで、任意のアドレス初期値がＣＰＵ５により設
定可能であり。

許可信号Ｃによりカウントされる。６はセレクタで、シ
ステムのアドレスバスｄとロード機能付きカウンタ４の
カウンタ出力ｅの２種類の入力切換えを、ＤＭＡコント
ローラ３からの許可信号Ｃにより行ない、ローカルアド
レスｆを出力する。７はコマンドコントロール回路で、
ＤＭＡコントローラ３から出力されるＩ／Ｏコマンドｇ
を転送元メモリ１のローカルコマンドｈに変換し、かつ
ＤＭＡコントローラ３に転送要求信号ｉを出力する。

本発明は上記のような構成を有し、以下、そのデータ転
送動作を、転送元メモリ１から転送先メモリ２への転送
例によって説明する。

一般に外部から、たとえばスキャナ等の入力装置から入
力されるデータは１通常、ラインメモリのような小規模
メモリに格納される。そのメモリデータをシステムメモ
リに転送する場合、前者の小規模メモリを転送元メモリ
１とし、後者のシステムメモリを転送先メモリ２とする
と、読出す転送メモリの開始アドレスをロード機能付き
カウンタ４に、ＣＰＵ５から初期値として設定する。

ＤＭＡコントローラ３にはｌ／Ｏ−メモリ間転送モード
の指定と転送先アドレスを、同じ＜ＣＰＵ５から設定す
る。このとき、転送元メモリ１はＩｌｏとして扱われ、
コマンドコントロール回路７から転送要求信号ｉが１つ
のＤＭＡチャンネルを使用して出力されると、ＤＭＡコ
ントローラ３はバスを獲得して、許可信号Ｃが返されて
くる。

その信号Ｃによりセレクタ６を切換え、転送元メモリ１
のローカルアドレスｆにロード機能付きカウンタ４の初
期値が出力される。アドレスバスｄにはＤＭＡコントロ
ーラ３から転送先アドレスが出力されている。また、Ｄ
ＭＡコントローラ３から出力されたＩ／Ｏコマンドｇは
、コマンドコントロール回路７により転送先メモリ２用
の、リード、ライト、アウトプットコントロール等のロ
ーカルコマンドｈとして転送元メモリ１に出力され、デ
ータがデータバスｂに出力される。

一方、転送先メモリ２は通常のＤＭＡ動作でデータを取
込み、１回目の転送サイクルが終了し、許可信号Ｃが無
効化されると、その信号エツジでロード機能付きカウン
タ４が、１カウント繰上げられ、カウンタ出力ｅは、前
記のカウンタ値に１を加えた値になる。転送要求信号ｉ
がコマンドコントロール回路７から出力され、２回目の
転送が開始されると、前記１回目の転送と同じ手順で口
−カルアドレスｆには、転送開始アドレスに１を加えた
アドレスが、アドレスバスｄにはＤＭＡコントローラ３
により＋１されたアドレスが出力され、２回目の転送サ
イクルが行なわれる。

以下、同様にして転送サイクルと共に、アドレスバスｄ
、ローカルアドレスバスｆが繰上げられ、目的のメモリ
ーメモリ間のデータ転送が終了する。

（発明の効果） 以上説明して明らかなように本発明は、ＤＭＡコントロ
ーラによるメモリーメモリ間のデータ転送が、従来の半
分の時間で行なうことが可能になり、ＤＭＡコントロー
ラの使用チャンネルも１チヤンネルで済むから、システ
ム全体のスループットの向上が図れる効果がある。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図はＤＭ
Ａコントローラのメモリーメモリ間データ転送のタイミ
ング図、第３図はＤＭＡコントローラのｌ／Ｏ−メモリ
間のデータ転送のタイミング図である。 １　・・・転送元メモリ、　２・・・転送先メモリ、　
３　・・・　ＤＭＡコントローラ、　４　・・・ロード
機能付きカウンタ、　５　・・・ＣＰＵ、６　・・・セ
レクタ、　７　・・・コマンドコントロール回路。

Claims (1)

【特許請求の範囲】
1. 　同一データバスに接続された転送元メモリおよび転送
   先メモリと、ＤＭＡチャンネルを利用してデータ転送を
   行なうＤＭＡコントローラと、中央処理装置により任意
   の初期値が設定され、上記ＤＭＡコントローラの許可信
   号によりカウントアップされるロード機能付きカウンタ
   と、そのカウンタ出力とシステムのアドレスバスの何れ
   か一方を、前記ＤＭＡコントローラからの許可信号によ
   り切換え出力するセレクタと、上記ＤＭＡコントローラ
   のＩ／Ｏコマンドを、上記転送元メモリにローカルコマ
   ンドとして出力し、かつ前記ＤＭＡコントローラに対し
   てデータ転送要求信号を送出するコマンドコントロール
   回路から構成されていることを特徴とするメモリ間転送
   装置。