JPS61119004A - 厚膜抵抗体の抵抗値修正方法 - Google Patents
厚膜抵抗体の抵抗値修正方法Info
- Publication number
- JPS61119004A JPS61119004A JP59241536A JP24153684A JPS61119004A JP S61119004 A JPS61119004 A JP S61119004A JP 59241536 A JP59241536 A JP 59241536A JP 24153684 A JP24153684 A JP 24153684A JP S61119004 A JPS61119004 A JP S61119004A
- Authority
- JP
- Japan
- Prior art keywords
- resistance value
- thick film
- film resistor
- resistor
- value correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基板上に形成した厚膜抵抗体の抵抗値修正方
法に係り、とくに設計値より高い厚膜抵抗体上に抵抗体
材料を印刷形成して、抵抗値を低下せしめるようにした
厚膜抵抗体の抵抗値修正方法に関するものである。
法に係り、とくに設計値より高い厚膜抵抗体上に抵抗体
材料を印刷形成して、抵抗値を低下せしめるようにした
厚膜抵抗体の抵抗値修正方法に関するものである。
一般に基板上に印刷形成された厚膜抵抗体は、抵抗値が
設計値より低い場合はトリミングにより抵抗値を上げる
ことは可能であるが、抵抗値が設計値より高い場合は修
正が不可能である。
設計値より低い場合はトリミングにより抵抗値を上げる
ことは可能であるが、抵抗値が設計値より高い場合は修
正が不可能である。
第3図は、従来の厚膜抵抗体形成方法の順序を説明する
ための(alは電極導体形成の側面図、(b)は厚膜抵
抗体形成の側面図、(C)は抵抗測定側面図で、第4図
は、従来の厚膜抵抗体形成方法の作業工程図である。
ための(alは電極導体形成の側面図、(b)は厚膜抵
抗体形成の側面図、(C)は抵抗測定側面図で、第4図
は、従来の厚膜抵抗体形成方法の作業工程図である。
第3図の厚膜抵抗体形成方法を第4図の作業工程図を参
照しながら説明する。第3図(alは、アルミナ等から
なる基板1上に、導体たとえば銅等の電極導体2を所定
の距離を隔てて形成(第4図の工程11)シ、次に第3
図中)の如く電極導体2の間に抵抗体材料を厚膜印刷し
て乾燥、焼成をして厚膜抵抗体3を形成(第4図の工程
12)する。そして第3図(C1に示すように厚膜抵抗
3を形成した両端の電極導体2間の抵抗を抵抗測定器4
で測定(第4図の工程13)シて、その測定した抵抗値
が所定抵抗値より低い時は、第4図のトリミング工程1
4により抵抗値を調整するが、測定した抵抗値が所定抵
抗値より高い時は抵抗値の調整が不可能であるので、第
4図の工程15により廃却する。
照しながら説明する。第3図(alは、アルミナ等から
なる基板1上に、導体たとえば銅等の電極導体2を所定
の距離を隔てて形成(第4図の工程11)シ、次に第3
図中)の如く電極導体2の間に抵抗体材料を厚膜印刷し
て乾燥、焼成をして厚膜抵抗体3を形成(第4図の工程
12)する。そして第3図(C1に示すように厚膜抵抗
3を形成した両端の電極導体2間の抵抗を抵抗測定器4
で測定(第4図の工程13)シて、その測定した抵抗値
が所定抵抗値より低い時は、第4図のトリミング工程1
4により抵抗値を調整するが、測定した抵抗値が所定抵
抗値より高い時は抵抗値の調整が不可能であるので、第
4図の工程15により廃却する。
上記厚膜抵抗体形成方法にあっては、形成した厚膜抵抗
体3の抵抗値の測定結果が回路設計に基づく所定抵抗値
より高い時は抵抗値の調整が不可能であるので、不良品
として廃却を余儀なくされ不経済であるという問題点が
あった。
体3の抵抗値の測定結果が回路設計に基づく所定抵抗値
より高い時は抵抗値の調整が不可能であるので、不良品
として廃却を余儀なくされ不経済であるという問題点が
あった。
本発明は、上記の問題点を解決するために抵抗値の修正
を企図した厚膜抵抗体の抵抗値修正方法を提供するもの
で、その手段は、基板上の電極間に形成されてなる厚膜
抵抗体の抵抗値修正方法において、前記厚膜抵抗体上に
任意の抵抗率を有する抵抗体材料を印刷形成したことに
よって達成される。
を企図した厚膜抵抗体の抵抗値修正方法を提供するもの
で、その手段は、基板上の電極間に形成されてなる厚膜
抵抗体の抵抗値修正方法において、前記厚膜抵抗体上に
任意の抵抗率を有する抵抗体材料を印刷形成したことに
よって達成される。
上記厚膜抵抗体の抵抗値修正方法は、基板上に既に形成
されている厚膜抵抗体の上に重畳して、任意の抵抗体材
料を印刷形成して、乾燥、焼成して抵抗値を低くし、ト
リミング工程により抵抗値を調整できるようにした経済
的なものである。
されている厚膜抵抗体の上に重畳して、任意の抵抗体材
料を印刷形成して、乾燥、焼成して抵抗値を低くし、ト
リミング工程により抵抗値を調整できるようにした経済
的なものである。
以下図面を参照しながら本発明に係る厚膜抵抗体の抵抗
値修正方法の実施例について詳細に説明する。
値修正方法の実施例について詳細に説明する。
第1図および第2図は、本発明に係る厚膜抵抗体の抵抗
値修正方法の一実施例を説明するための第1図は厚膜抵
抗形成方法の順序を説明するための図、第2図は厚膜抵
抗形成方法の作業工程図である。第1図および第2図に
おいて、この発明の厚膜抵抗体の抵抗値修正方法は第3
図および第4図と同様、電極導体形成、抵抗体形成、抵
抗値測定ならびにトリミング工程等を行なっているが、
該抵抗値測定工程とトリミング工程間に抵抗値修正工程
16を追加した点に特徴を有する。したがワて抵抗値修
正工程16以外の部分には第3図および第4図と同じ符
号を付しており、ここではこれらの部分の説明は省略す
るものとする。
値修正方法の一実施例を説明するための第1図は厚膜抵
抗形成方法の順序を説明するための図、第2図は厚膜抵
抗形成方法の作業工程図である。第1図および第2図に
おいて、この発明の厚膜抵抗体の抵抗値修正方法は第3
図および第4図と同様、電極導体形成、抵抗体形成、抵
抗値測定ならびにトリミング工程等を行なっているが、
該抵抗値測定工程とトリミング工程間に抵抗値修正工程
16を追加した点に特徴を有する。したがワて抵抗値修
正工程16以外の部分には第3図および第4図と同じ符
号を付しており、ここではこれらの部分の説明は省略す
るものとする。
本発明を特徴づける抵抗値修正工程16は、基板1上に
既に形成されている厚膜抵抗体3の、抵抗値測定結果が
設計値より高いときに、厚膜抵抗体3の上に任意の抵抗
体材料を印刷形成して、2層目の厚膜抵抗体5を形成し
て抵抗値を低くしたるのち、トリミング工程14で調整
を行なう構成としたものである。
既に形成されている厚膜抵抗体3の、抵抗値測定結果が
設計値より高いときに、厚膜抵抗体3の上に任意の抵抗
体材料を印刷形成して、2層目の厚膜抵抗体5を形成し
て抵抗値を低くしたるのち、トリミング工程14で調整
を行なう構成としたものである。
以上の説明から明らかなように本発明に係る厚膜抵抗体
の抵抗値修正方法によれば、いままで不良として廃却し
ていた部品を良品とすることが可能となり、歩留°りが
向上するので経済的にきわめて有効である。
の抵抗値修正方法によれば、いままで不良として廃却し
ていた部品を良品とすることが可能となり、歩留°りが
向上するので経済的にきわめて有効である。
第1図および第2図は、本発明に係る厚膜抵抗体の抵抗
値修正方法の一実施例を説明するための第1図は厚膜抵
抗形成方法の順序を説明するための図、第2図は厚膜抵
抗形成方法の作業工程図、第3図は、従来の厚膜抵抗体
形成方法の順序を説明するための(a)は電極導体形成
の側面図、 (blは厚膜抵抗体形成の側面図、(C)
は抵抗測定側面図、第4図は、従来の厚膜抵抗体形成方
法のの作業工程図である。 図中、1は基板、2は電極導体、3は厚膜抵抗体、4は
抵抗値測定器、5は2層目の厚膜抵抗体、11は電極導
体形成工程、12は厚膜抵抗体形成工程、13は抵抗値
測定工程、14はトリミング工程、15は廃却工程、1
6は抵抗体修正工程、をそれぞれ示す。
値修正方法の一実施例を説明するための第1図は厚膜抵
抗形成方法の順序を説明するための図、第2図は厚膜抵
抗形成方法の作業工程図、第3図は、従来の厚膜抵抗体
形成方法の順序を説明するための(a)は電極導体形成
の側面図、 (blは厚膜抵抗体形成の側面図、(C)
は抵抗測定側面図、第4図は、従来の厚膜抵抗体形成方
法のの作業工程図である。 図中、1は基板、2は電極導体、3は厚膜抵抗体、4は
抵抗値測定器、5は2層目の厚膜抵抗体、11は電極導
体形成工程、12は厚膜抵抗体形成工程、13は抵抗値
測定工程、14はトリミング工程、15は廃却工程、1
6は抵抗体修正工程、をそれぞれ示す。
Claims (1)
- 基板上の電極間に形成されてなる厚膜抵抗体の抵抗値修
正方法において、前記厚膜抵抗体上に任意の抵抗率を有
する抵抗体材料を印刷形成したことを特徴とする厚膜抵
抗体の抵抗値修正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59241536A JPS61119004A (ja) | 1984-11-14 | 1984-11-14 | 厚膜抵抗体の抵抗値修正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59241536A JPS61119004A (ja) | 1984-11-14 | 1984-11-14 | 厚膜抵抗体の抵抗値修正方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61119004A true JPS61119004A (ja) | 1986-06-06 |
Family
ID=17075809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59241536A Pending JPS61119004A (ja) | 1984-11-14 | 1984-11-14 | 厚膜抵抗体の抵抗値修正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61119004A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10109398B2 (en) | 2014-09-25 | 2018-10-23 | Koa Corporation | Chip resistor and method for producing same |
-
1984
- 1984-11-14 JP JP59241536A patent/JPS61119004A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10109398B2 (en) | 2014-09-25 | 2018-10-23 | Koa Corporation | Chip resistor and method for producing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1126204A (ja) | 抵抗器およびその製造方法 | |
JPS62274702A (ja) | 複合部品の製造方法 | |
JPS61119004A (ja) | 厚膜抵抗体の抵抗値修正方法 | |
JPH09205004A (ja) | チップ抵抗器及びその製造方法 | |
JP3231370B2 (ja) | 角形チップ抵抗器の製造方法 | |
JPH0521204A (ja) | 角形チツプ抵抗器およびその製造方法 | |
JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
JP3229473B2 (ja) | チップ抵抗器の製造方法 | |
JP2002075714A (ja) | 低抵抗器及びその製造方法 | |
JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
JPH02191304A (ja) | チップ抵抗器の製造方法 | |
JP4069756B2 (ja) | 厚膜抵抗体の抵抗値調整方法 | |
JPH0219922Y2 (ja) | ||
JPH0219601B2 (ja) | ||
JPS61114862A (ja) | 感熱記録ヘツドの製造方法 | |
JPH0514548Y2 (ja) | ||
JPS63140501A (ja) | 印刷回路基板 | |
JPH08330115A (ja) | ネットワーク電子部品 | |
JP2805442B2 (ja) | サーマルヘッド及びその製造方法 | |
JPH0714668U (ja) | 回路基板装置 | |
JPH02166701A (ja) | 印刷抵抗体 | |
JPS606524B2 (ja) | チツプ抵抗体の製造方法 | |
JPS6340394A (ja) | 混成集積回路基板 | |
JPS6027185A (ja) | 混成集積回路基板の製造方法 | |
JPH0274007A (ja) | 厚膜抵抗体のトリミング方法 |