JPS61103234A - デイスク制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、中央処理装置（ＣＰＵ）の支配下にあって、
磁気ディスクや光ディスクなどのディスク装置に記録さ
れているデータの中から、特定データをサーチしてその
アドレスを前記ＣＰＵに報告するディスク制御装置に関
するものである。

〔発明の背景〕

従来のかかるディスク制御装置においては、ディスク装
置内に記録されているデータを読み出して、その中にお
ける特定データ（目標データ）をサーチするに際しては
、１回分として読み出してサーチするデータ量の単位は
セクタ単位（１セクタは２５６バイト）に固定されてお
り、従って目標データが第１．０セクタとそれに続（第
２のセクタＫまたがって記録されてい友場合には、サー
チできないという制限があった。

このような場合にもサーチを可能にするために）％ｌ　
　　　　　　は、従来は、ＣＰＵ側のシステムメモリに
、ディスク装置からデータを読み出して転送しておき、
その後、ＣＰＵが成る一定アルゴリズムに従ったソフト
を介在させて、該データを１バイト単位で吟味してサー
チするという一？り方をとっている。

このため、ＣＰＵの負荷が大きくなり、またソフトが介
在するため、サーチの処理速度も低速になるという欠点
があった。

〔発明の目的〕

本発明は、上述のような従来の技術的事情にかんがみて
なされたものであり、従って本発明の目的は、セクタと
かトラックとかシリンダなどのレコード単位をＣＰＵが
意識することなしに、つまり異なったレコード単位にま
たがって目標データが記録されている場合でもそのサー
チが可能であり、かつＣＰＵの負荷が軽減でき、しかも
高速サーチ処理を可能にする如きディスク制御装置を提
供することにある。

〔発明の概要〕

本発明は、中央処理装置（以下、ＣＰＵと略記す）の支
配下にあって、ディスク装置に記録され　　　　　　１
ているデータの中から特定データをサーチしてそのアド
レスを前記ＣＰＵに報告するディスク制御装置において
、前記ディスク装置からサーチのために読み出したデー
タを一時格納する第１のバッファと、サーチの目標とな
る特定データをサーチ基準データ（目標データ）として
一時格納する第２のバッファと、前記両バッファにアク
セスすることにより、第１のバッファに格納されていた
データを前記目標データと、１データを構成する最小単
位の情報量（例えば１バイトなら１バイト）毎に順次比
較してサーチを行なうサーチ制御回路と、を設ゆたこと
を特徴とするものである。

すなわち、本発明では、ディスク制御装置Ｋ。

セクタ単位ではなく、１データを構成する最小単位情報
量としての１バイト単位でデータ比較を順次行なって目
標データーをサーチする機能（ストリングサーチ機能）
をハードウェアでもたせ、高＋３ 速なサーチ処理を実行させ、ＣＰＵの負荷軽減を実現し
ている。

〔発明の実施例〕

次に図を参照して本発明の詳細な説明する。

第１図は本発明の一実施例を示すシステム構成図である
。

同図において、１はＣＰＵ、２はＣＰＵ１とディスク制
御装置５との間のバスのゲート、３はディスク制御装置
５とＣＰＵ１との間でデータ伝送を行なうときに用いる
データバッファ、４唸サーチを行なうときのサーチデー
タ（目標データ）を格納するサーチデータバッファ、６
は本発明によりディスク制御装置５内に設けたサーチ制
御回路、７はディスクドライバ、８はディスク装置、で
ある。

第１図で示した回路で行なわんとする動作は次の如くで
ある。すなわち、ＣＰＵ１からゲート２を介する経路ａ
によってサーチデータバッファ４に書き込まれたサーチ
データ（目標データ）と一致するデータをデータバッフ
ァ３から捜し出し、該データのディスク装置８内での格
納場所をＣＰＵ１に知らせることである。

データバッファ３には、ディスク制御装置５がディスク
装置８かも経路すにより読み出したデータが予め格納さ
れている。このデータについて、ディスク制御装置５（
詳しくはサーチ制御回路６）が目標データのサーチを行
ない、その中に無かった場合、再度次のデータをディス
ク装置８からデータバッファ３に読み出してサーチを行
ない以下見つかるまでこれを′繰返す。

このサーチの手法を第２図を使って説明する。

第２図において、９は、サーチデータバッファ４内に書
かれた目標データでＡ−Ｄの５バイトから成っている。

１０はデータバッファ３内に書かれたディスク装置８か
ら読み出された被サーチデータであり、第Ｎセクタに属
する複数バイトと第（Ｎ＋１）セクタに属する複数バイ
トから成っている。

両データの比較は、バイト単位で行ない、第２図の場合
では、まず目標データ９Ｉ／ｃ属する１Ａ”バイトと等
しいデータ・バイトをデータバッファ６内のデータ１０
から捜し出す。

１□１月　　　　　　　一致したデータ・バイトが見つ
かると、データ１０における次の位置のデータ・バイト
が目標データ９における次の位置のデータ・パイ）Ｂと
一致するかを比較する。

以下この比較を順次行ない、目標データ９における最終
のデータ・パイ）Ｄまで行ない、全てのデータ・バイト
が一致したら、そのときのそのデータを含むシリンダ番
号、ヘッド番号、セクタ番号をＣＰＵＩ側に知らせる。

もし、被サーチデータ１０について、バイト位置（イ）
からサーチを始めて以下、５個のデータ・バイトについ
て順次比較してゆく途中で、不一致を見つけた場合は、
次はバイト位置（イ）のすぐ次の位置（ロ）から再度サ
ーチを再開する。

このようにしてデータバッファ３内の全てのデータ１０
についてサーチを行ない、一致したデータがあれば、そ
れについてそのデータのディスク装置８内の格納場所を
、ＣＰＵＩ側に知らせる。

本手法の利点は、被サーチデータ１０がデータバッファ
３内に記憶されているので、サーチ途中で不一致が発見
された場合には、サーチを開始し　　　　　　またバイ
ト位置のすぐ次のバイト位置からサーチが再開できる点
と、又被サーチデータ１０の格納されるデータバッファ
３が、ＣＰＵＩ側のデータバスとは、第１図に示すよう
にゲート２を介して遮断されているため、サーチ中ＣＰ
Ｕ１側のバスのスループットの妨げにならないという以
上２点ある。

次に前述のサーチを実行するサーチ制御回路６（第１図
の斜線部）について第３図を使って説明する。

第３図は、第１図におけるサーチ制御回路乙の詳細を示
すブロック図である。同図において、１１はデータバッ
ファ３とサーチデータバッファ４をそれぞれアクセスす
る場合のアドレスを切換えて出力するためのマルチプレ
クサ（ＭＰＸ）であり、１２は目標データアドレス生成
カウンタ、１３はデータバッフ７バイトアドレスカウン
タで、１セクタ中のバイトアドレスを生成する。

１４は、セクタ番号、及びヘッド番号、シリンダ番号な
どのＩＤアドレスを生成するＩＤアドレスカウンタであ
り、本実施例では、マルチプレクサ１１への被サーチデ
ータアドレスは、バイトアドレスとセクタ番号アドレス
から成るアドレスとする。

１５は、サーチを行なって一致したデータが、セクタを
またがって存在する場合の、またがったか否かを示すフ
ラグを記憶する回路である。１６はサーチ中に不一致を
検出したとき、次にサーチを再開するときの始点となる
バイト位置（バイトアドレス）を記憶しているカウンタ
である。

サーチ再開時はこのカウンタ１６に記憶していたアドレ
スをバイトアドレスカウンタ１３にロードし、とのアド
レスよりサーチを開始する。１７は、目標データを１バ
イトずつ格納する１バイトのレジスタ（目標データレジ
スタ）、１８はデータバッファ３における被サーチデー
タを１バイトずつ格納する１バイトのレジスタ（被サー
チデータレジスタ）、１９はレジスタ１７と１８の各デ
ータが一致しているかを比較する比較器で、違った場合
は、ＮＥ出力よりパルスが出力される。又一致した場合
は、ＥＱ比出力りパルスが出力される。

２０は、目標データのバイト数を格納するレジスタ、２
１は目標データが被サーチデータの中に検出されたかど
うかを示すカウンタで、サーチ開始時、レジスタ２０よ
り目標データのバイト数が四−ドされており、サーチ時
、比較器１９から一致出力ＥＱ（パルス）が出力された
場合、その出カバルスをＤＷ大入力より入力してカウン
ト値をデクリメントし、不一致出力ＮＥ（パルス）が出
力された場合は、その不一致出力パルスをＰＲ入力罠よ
り入力し、レジスタ２０から目標データバイト数を再ロ
ードし、再度サーチを再開する。

目標データと等しいデータが被サーチデータの中に検出
されると、目標データバイト数カウンタ２１のＢＲ出力
よりパルスが出力され、そのとき、サーチを一時中断し
て、ＣＰＵＩ側にそのときのセクタ番号、ヘッド番号、
シリンダ番号、又そのデータが、セクタ間Ｋまたがった
か否かの情報をＩｌｌ　　　　　　　ＣＰ　Ｕ　１に伝
送する。２２は、ディスクドライバ７とディスク制御装
置（サーチ制御回路６）の間でデータ伝送が行なわれる
ときのデータの直並列変換回路であり、２３は本サーチ
制御回路全体のタイミング制御を行なうタイミング制御
回路である。

次にサーチ制御回路６０回踏動作について説明する。ま
ずＣＰＵ１は、目標データバイト数レジスタ２０に、目
標データのバイト数をロードし、−万サーチデータバッ
ク７４に目標データをロードし、サーチ処理を起動する
。

ディスク制御装置５は、ディスク装置８からデータバッ
ファ３に被サーチデータを読み出し、とのデータバッフ
ァ３内の被サーチデータについてサーチを開始する。

次にサーチ制御回路６は、目標データアドレス生成カウ
ンタ１２かもマルチプレクサ１１を介してアドレスバス
に目標データアドレスを出力して、サーチデータバッフ
ァ４から目標データを１バイトだげ読み出して、経路ａ
により、目標データレジスタ１７にセットする。その後
、アドレスカラ　　　　　　１ンタ１３，１４からマル
チプレクサ１１を介してアドレスバスにデータバッファ
アドレスを出力してデータバッファＸ３から被サーチデ
ータを１バイトだけ読み出し、被サーチデータレジスタ
１８に経路すによりセットする。

この２つのそれぞれ１バイト分のデータは、比較器１９
に入力される。この比較により一致した場合は、比較器
１９のＥＱ出力よりパルスが出力され、目標データバイ
ト数カクンタ２１をデクリメントし、続いて目標データ
と被サーチデータのそれぞれ次の１パイ）Ｋついて比較
を行ない、以下、このようにして目標データを構成する
バイト数分だけ比較を行ない、全バイトについて目標デ
ータと一致したデータが検出されれば、目標データバイ
ト数カウンタ２１のＢＲ出力よりパルスが出力されてタ
イミング制御回路２３を駆動し、前述したようにＣＰＵ
Ｉ側に、そのセクタアドレス。

＋６ ヘツド番号、シリンダ番号、又セクタ間に一致データが
またがったか否かの情報を、アドレスカウンタ１５．１
４およびフラグ回路１５から読み取りデータバスを介し
てＣＰＵＩ側に伝送する。

もしサーチ途中で不一致が検出されると、比較器１９Ｏ
ＮＥ出力からパルスが出力され、目標データバイト数カ
ウンタ２１がプリセットされる。

−万ＮＥ出力により、カウンタ１６は、最初にサーチ開
始したバイト位置の次のバイト位置のアドレスを示し、
これがデータバッファバイトアドレスカウンタ１６にセ
ットされ、又目標データアドレス生成カウンタ１２は、
リセットされる。

これにより、目標データは、最初のバイトから又被サー
チデータは、前回サーチを開始したバイト位置の次のバ
イト位置からサーチが再開される。

以上の処理を、ディスク装置８内の全データについて行
なってサーチし、一致したデータの格納場所の情報を、
ＣＰＵＩ側に伝送する。

本発明によれば、第３図に示した回路をハードウェアに
より構成して動作させるため、高速処理が可能である。

〔発明の効果〕

本発明によれば、目標データのサーチに際し、その処理
速度については、従来のソフトウェアによる処理速度に
比べ、３倍〜５倍はどのスピードアップが実現され、又
そのソフトウェアについては、ＩＫバイトのソフト量が
ソフトレスになり、又ＣＰＵのバスのスループットは、
２〜３倍向上するとい５利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すシステム構成図、第２
図は本発明において用いるサーチ手法の説明図、第３図
は第１図における要部の詳細を示すブロック図、である
。 符号説明 １・・・・・・ＣＰＵ、２・・・・・・ゲート、３・・
・・・・データバッファ、４・・・・・・サーチデータ
バッファ、５・・・・・・ディスク制御装置、６・・・
・・・サーチ制御回路、７・・・・・・ディスクドライ
バ、８・・・・・・ディスク装置、９・・・・・・サー
チデータ（目標データ）、１０・・・・・・被サーチデ
ータ、１１・・・・・・マルチプレクサ、１２・・・・
・・目標データアドレス生成カウンタ、１３・・・・・
・データバ゛１１　　　　　　　ソファバイトアドレス
カウンタ、１４・・・・・・データバッファＩＤアドレ
スカウンタ、１５・・・・・・フラグ回路、１６・・・
・・・カウンタ、１７・・・・・・目標データレジスタ
、１８・・・・・・被サーチデータレジスタ、１９°ξ
ビ・・・比較器、２０・・・・・・目標データ・・イト
数・シフタ、２１・・・・・・目標データバイト数カウ
ンタ、２２・・・・・・直並列変換器、２３・・・・・
・タイミング制御回路代理人　弁理士　並　木　昭　夫 ＩＩＩ　　図 第　２　囚

Claims (1)

1. 【特許請求の範囲】 １）中央処理装置（以下、ＣＰＵと略記す）の支配下に
   あつて、ディスク装置に記録されているデータの中から
   特定データをサーチしてそのアドレスを前記ＣＰＵに報
   告するディスク制御装置において、 前記ディスク装置からサーチのために読み出したデータ
   を一時格納する第１のバッファと、サーチの目標となる
   特定データをサーチ基準データ（目標データ）として一
   時格納する第２のバッファと、前記両バッファにアクセ
   スすることにより、第１のバッファに格納されていたデ
   ータを前記目標データと、１データを構成する最小単位
   の情報量毎に順次比較してサーチを行なうサーチ制御回
   路と、 を設けたことを特徴とするディスク制御装置。 ２）特許請求の範囲第１項に記載のディスク制御装置に
   おいて、前記サーチ制御回路は、目標データと被サーチ
   データについてそれぞれデータを構成する最小単位の情
   報量を格納する第１および第２のレジスタと、両レジス
   タの内容を比較する比較器と、目標データを構成する最
   小単位の情報量の数（単位数）をプリセットされる第１
   のカウンタと、を有し、前記比較器において不一致が検
   出されたときは前記第１のカウンタをその都度プリセッ
   トし、一致が検出されたときは前記第１のカウンタをデ
   クレメントしてゆき、該カウンタの内容が零に達したと
   き、その時点における被サーチデータのディスク装置に
   おけるアドレスを検出してＣＰＵへ送出するようにした
   ことを特徴とするディスク制御装置。 ３）特許請求の範囲第１項または第２項に記載のディス
   ク制御装置において、前記最小単位の情報量が１バイト
   であることを特徴とするディスク制御装置。