JPS61103234A - デイスク制御装置 - Google Patents
デイスク制御装置Info
- Publication number
- JPS61103234A JPS61103234A JP22405384A JP22405384A JPS61103234A JP S61103234 A JPS61103234 A JP S61103234A JP 22405384 A JP22405384 A JP 22405384A JP 22405384 A JP22405384 A JP 22405384A JP S61103234 A JPS61103234 A JP S61103234A
- Authority
- JP
- Japan
- Prior art keywords
- data
- search
- target data
- buffer
- disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、中央処理装置(CPU)の支配下にあって、
磁気ディスクや光ディスクなどのディスク装置に記録さ
れているデータの中から、特定データをサーチしてその
アドレスを前記CPUに報告するディスク制御装置に関
するものである。
磁気ディスクや光ディスクなどのディスク装置に記録さ
れているデータの中から、特定データをサーチしてその
アドレスを前記CPUに報告するディスク制御装置に関
するものである。
従来のかかるディスク制御装置においては、ディスク装
置内に記録されているデータを読み出して、その中にお
ける特定データ(目標データ)をサーチするに際しては
、1回分として読み出してサーチするデータ量の単位は
セクタ単位(1セクタは256バイト)に固定されてお
り、従って目標データが第1.0セクタとそれに続(第
2のセクタKまたがって記録されてい友場合には、サー
チできないという制限があった。
置内に記録されているデータを読み出して、その中にお
ける特定データ(目標データ)をサーチするに際しては
、1回分として読み出してサーチするデータ量の単位は
セクタ単位(1セクタは256バイト)に固定されてお
り、従って目標データが第1.0セクタとそれに続(第
2のセクタKまたがって記録されてい友場合には、サー
チできないという制限があった。
このような場合にもサーチを可能にするために)%l
は、従来は、CPU側のシステムメモリに
、ディスク装置からデータを読み出して転送しておき、
その後、CPUが成る一定アルゴリズムに従ったソフト
を介在させて、該データを1バイト単位で吟味してサー
チするという一?り方をとっている。
は、従来は、CPU側のシステムメモリに
、ディスク装置からデータを読み出して転送しておき、
その後、CPUが成る一定アルゴリズムに従ったソフト
を介在させて、該データを1バイト単位で吟味してサー
チするという一?り方をとっている。
このため、CPUの負荷が大きくなり、またソフトが介
在するため、サーチの処理速度も低速になるという欠点
があった。
在するため、サーチの処理速度も低速になるという欠点
があった。
本発明は、上述のような従来の技術的事情にかんがみて
なされたものであり、従って本発明の目的は、セクタと
かトラックとかシリンダなどのレコード単位をCPUが
意識することなしに、つまり異なったレコード単位にま
たがって目標データが記録されている場合でもそのサー
チが可能であり、かつCPUの負荷が軽減でき、しかも
高速サーチ処理を可能にする如きディスク制御装置を提
供することにある。
なされたものであり、従って本発明の目的は、セクタと
かトラックとかシリンダなどのレコード単位をCPUが
意識することなしに、つまり異なったレコード単位にま
たがって目標データが記録されている場合でもそのサー
チが可能であり、かつCPUの負荷が軽減でき、しかも
高速サーチ処理を可能にする如きディスク制御装置を提
供することにある。
本発明は、中央処理装置(以下、CPUと略記す)の支
配下にあって、ディスク装置に記録され 1
ているデータの中から特定データをサーチしてそのアド
レスを前記CPUに報告するディスク制御装置において
、前記ディスク装置からサーチのために読み出したデー
タを一時格納する第1のバッファと、サーチの目標とな
る特定データをサーチ基準データ(目標データ)として
一時格納する第2のバッファと、前記両バッファにアク
セスすることにより、第1のバッファに格納されていた
データを前記目標データと、1データを構成する最小単
位の情報量(例えば1バイトなら1バイト)毎に順次比
較してサーチを行なうサーチ制御回路と、を設ゆたこと
を特徴とするものである。
配下にあって、ディスク装置に記録され 1
ているデータの中から特定データをサーチしてそのアド
レスを前記CPUに報告するディスク制御装置において
、前記ディスク装置からサーチのために読み出したデー
タを一時格納する第1のバッファと、サーチの目標とな
る特定データをサーチ基準データ(目標データ)として
一時格納する第2のバッファと、前記両バッファにアク
セスすることにより、第1のバッファに格納されていた
データを前記目標データと、1データを構成する最小単
位の情報量(例えば1バイトなら1バイト)毎に順次比
較してサーチを行なうサーチ制御回路と、を設ゆたこと
を特徴とするものである。
すなわち、本発明では、ディスク制御装置K。
セクタ単位ではなく、1データを構成する最小単位情報
量としての1バイト単位でデータ比較を順次行なって目
標データーをサーチする機能(ストリングサーチ機能)
をハードウェアでもたせ、高+3 速なサーチ処理を実行させ、CPUの負荷軽減を実現し
ている。
量としての1バイト単位でデータ比較を順次行なって目
標データーをサーチする機能(ストリングサーチ機能)
をハードウェアでもたせ、高+3 速なサーチ処理を実行させ、CPUの負荷軽減を実現し
ている。
次に図を参照して本発明の詳細な説明する。
第1図は本発明の一実施例を示すシステム構成図である
。
。
同図において、1はCPU、2はCPU1とディスク制
御装置5との間のバスのゲート、3はディスク制御装置
5とCPU1との間でデータ伝送を行なうときに用いる
データバッファ、4唸サーチを行なうときのサーチデー
タ(目標データ)を格納するサーチデータバッファ、6
は本発明によりディスク制御装置5内に設けたサーチ制
御回路、7はディスクドライバ、8はディスク装置、で
ある。
御装置5との間のバスのゲート、3はディスク制御装置
5とCPU1との間でデータ伝送を行なうときに用いる
データバッファ、4唸サーチを行なうときのサーチデー
タ(目標データ)を格納するサーチデータバッファ、6
は本発明によりディスク制御装置5内に設けたサーチ制
御回路、7はディスクドライバ、8はディスク装置、で
ある。
第1図で示した回路で行なわんとする動作は次の如くで
ある。すなわち、CPU1からゲート2を介する経路a
によってサーチデータバッファ4に書き込まれたサーチ
データ(目標データ)と一致するデータをデータバッフ
ァ3から捜し出し、該データのディスク装置8内での格
納場所をCPU1に知らせることである。
ある。すなわち、CPU1からゲート2を介する経路a
によってサーチデータバッファ4に書き込まれたサーチ
データ(目標データ)と一致するデータをデータバッフ
ァ3から捜し出し、該データのディスク装置8内での格
納場所をCPU1に知らせることである。
データバッファ3には、ディスク制御装置5がディスク
装置8かも経路すにより読み出したデータが予め格納さ
れている。このデータについて、ディスク制御装置5(
詳しくはサーチ制御回路6)が目標データのサーチを行
ない、その中に無かった場合、再度次のデータをディス
ク装置8からデータバッファ3に読み出してサーチを行
ない以下見つかるまでこれを′繰返す。
装置8かも経路すにより読み出したデータが予め格納さ
れている。このデータについて、ディスク制御装置5(
詳しくはサーチ制御回路6)が目標データのサーチを行
ない、その中に無かった場合、再度次のデータをディス
ク装置8からデータバッファ3に読み出してサーチを行
ない以下見つかるまでこれを′繰返す。
このサーチの手法を第2図を使って説明する。
第2図において、9は、サーチデータバッファ4内に書
かれた目標データでA−Dの5バイトから成っている。
かれた目標データでA−Dの5バイトから成っている。
10はデータバッファ3内に書かれたディスク装置8か
ら読み出された被サーチデータであり、第Nセクタに属
する複数バイトと第(N+1)セクタに属する複数バイ
トから成っている。
ら読み出された被サーチデータであり、第Nセクタに属
する複数バイトと第(N+1)セクタに属する複数バイ
トから成っている。
両データの比較は、バイト単位で行ない、第2図の場合
では、まず目標データ9I/c属する1A”バイトと等
しいデータ・バイトをデータバッファ6内のデータ10
から捜し出す。
では、まず目標データ9I/c属する1A”バイトと等
しいデータ・バイトをデータバッファ6内のデータ10
から捜し出す。
1□1月 一致したデータ・バイトが見つ
かると、データ10における次の位置のデータ・バイト
が目標データ9における次の位置のデータ・パイ)Bと
一致するかを比較する。
かると、データ10における次の位置のデータ・バイト
が目標データ9における次の位置のデータ・パイ)Bと
一致するかを比較する。
以下この比較を順次行ない、目標データ9における最終
のデータ・パイ)Dまで行ない、全てのデータ・バイト
が一致したら、そのときのそのデータを含むシリンダ番
号、ヘッド番号、セクタ番号をCPUI側に知らせる。
のデータ・パイ)Dまで行ない、全てのデータ・バイト
が一致したら、そのときのそのデータを含むシリンダ番
号、ヘッド番号、セクタ番号をCPUI側に知らせる。
もし、被サーチデータ10について、バイト位置(イ)
からサーチを始めて以下、5個のデータ・バイトについ
て順次比較してゆく途中で、不一致を見つけた場合は、
次はバイト位置(イ)のすぐ次の位置(ロ)から再度サ
ーチを再開する。
からサーチを始めて以下、5個のデータ・バイトについ
て順次比較してゆく途中で、不一致を見つけた場合は、
次はバイト位置(イ)のすぐ次の位置(ロ)から再度サ
ーチを再開する。
このようにしてデータバッファ3内の全てのデータ10
についてサーチを行ない、一致したデータがあれば、そ
れについてそのデータのディスク装置8内の格納場所を
、CPUI側に知らせる。
についてサーチを行ない、一致したデータがあれば、そ
れについてそのデータのディスク装置8内の格納場所を
、CPUI側に知らせる。
本手法の利点は、被サーチデータ10がデータバッファ
3内に記憶されているので、サーチ途中で不一致が発見
された場合には、サーチを開始し またバイ
ト位置のすぐ次のバイト位置からサーチが再開できる点
と、又被サーチデータ10の格納されるデータバッファ
3が、CPUI側のデータバスとは、第1図に示すよう
にゲート2を介して遮断されているため、サーチ中CP
U1側のバスのスループットの妨げにならないという以
上2点ある。
3内に記憶されているので、サーチ途中で不一致が発見
された場合には、サーチを開始し またバイ
ト位置のすぐ次のバイト位置からサーチが再開できる点
と、又被サーチデータ10の格納されるデータバッファ
3が、CPUI側のデータバスとは、第1図に示すよう
にゲート2を介して遮断されているため、サーチ中CP
U1側のバスのスループットの妨げにならないという以
上2点ある。
次に前述のサーチを実行するサーチ制御回路6(第1図
の斜線部)について第3図を使って説明する。
の斜線部)について第3図を使って説明する。
第3図は、第1図におけるサーチ制御回路乙の詳細を示
すブロック図である。同図において、11はデータバッ
ファ3とサーチデータバッファ4をそれぞれアクセスす
る場合のアドレスを切換えて出力するためのマルチプレ
クサ(MPX)であり、12は目標データアドレス生成
カウンタ、13はデータバッフ7バイトアドレスカウン
タで、1セクタ中のバイトアドレスを生成する。
すブロック図である。同図において、11はデータバッ
ファ3とサーチデータバッファ4をそれぞれアクセスす
る場合のアドレスを切換えて出力するためのマルチプレ
クサ(MPX)であり、12は目標データアドレス生成
カウンタ、13はデータバッフ7バイトアドレスカウン
タで、1セクタ中のバイトアドレスを生成する。
14は、セクタ番号、及びヘッド番号、シリンダ番号な
どのIDアドレスを生成するIDアドレスカウンタであ
り、本実施例では、マルチプレクサ11への被サーチデ
ータアドレスは、バイトアドレスとセクタ番号アドレス
から成るアドレスとする。
どのIDアドレスを生成するIDアドレスカウンタであ
り、本実施例では、マルチプレクサ11への被サーチデ
ータアドレスは、バイトアドレスとセクタ番号アドレス
から成るアドレスとする。
15は、サーチを行なって一致したデータが、セクタを
またがって存在する場合の、またがったか否かを示すフ
ラグを記憶する回路である。16はサーチ中に不一致を
検出したとき、次にサーチを再開するときの始点となる
バイト位置(バイトアドレス)を記憶しているカウンタ
である。
またがって存在する場合の、またがったか否かを示すフ
ラグを記憶する回路である。16はサーチ中に不一致を
検出したとき、次にサーチを再開するときの始点となる
バイト位置(バイトアドレス)を記憶しているカウンタ
である。
サーチ再開時はこのカウンタ16に記憶していたアドレ
スをバイトアドレスカウンタ13にロードし、とのアド
レスよりサーチを開始する。17は、目標データを1バ
イトずつ格納する1バイトのレジスタ(目標データレジ
スタ)、18はデータバッファ3における被サーチデー
タを1バイトずつ格納する1バイトのレジスタ(被サー
チデータレジスタ)、19はレジスタ17と18の各デ
ータが一致しているかを比較する比較器で、違った場合
は、NE出力よりパルスが出力される。又一致した場合
は、EQ比出力りパルスが出力される。
スをバイトアドレスカウンタ13にロードし、とのアド
レスよりサーチを開始する。17は、目標データを1バ
イトずつ格納する1バイトのレジスタ(目標データレジ
スタ)、18はデータバッファ3における被サーチデー
タを1バイトずつ格納する1バイトのレジスタ(被サー
チデータレジスタ)、19はレジスタ17と18の各デ
ータが一致しているかを比較する比較器で、違った場合
は、NE出力よりパルスが出力される。又一致した場合
は、EQ比出力りパルスが出力される。
20は、目標データのバイト数を格納するレジスタ、2
1は目標データが被サーチデータの中に検出されたかど
うかを示すカウンタで、サーチ開始時、レジスタ20よ
り目標データのバイト数が四−ドされており、サーチ時
、比較器19から一致出力EQ(パルス)が出力された
場合、その出カバルスをDW大入力より入力してカウン
ト値をデクリメントし、不一致出力NE(パルス)が出
力された場合は、その不一致出力パルスをPR入力罠よ
り入力し、レジスタ20から目標データバイト数を再ロ
ードし、再度サーチを再開する。
1は目標データが被サーチデータの中に検出されたかど
うかを示すカウンタで、サーチ開始時、レジスタ20よ
り目標データのバイト数が四−ドされており、サーチ時
、比較器19から一致出力EQ(パルス)が出力された
場合、その出カバルスをDW大入力より入力してカウン
ト値をデクリメントし、不一致出力NE(パルス)が出
力された場合は、その不一致出力パルスをPR入力罠よ
り入力し、レジスタ20から目標データバイト数を再ロ
ードし、再度サーチを再開する。
目標データと等しいデータが被サーチデータの中に検出
されると、目標データバイト数カウンタ21のBR出力
よりパルスが出力され、そのとき、サーチを一時中断し
て、CPUI側にそのときのセクタ番号、ヘッド番号、
シリンダ番号、又そのデータが、セクタ間Kまたがった
か否かの情報をIll CP U 1に伝
送する。22は、ディスクドライバ7とディスク制御装
置(サーチ制御回路6)の間でデータ伝送が行なわれる
ときのデータの直並列変換回路であり、23は本サーチ
制御回路全体のタイミング制御を行なうタイミング制御
回路である。
されると、目標データバイト数カウンタ21のBR出力
よりパルスが出力され、そのとき、サーチを一時中断し
て、CPUI側にそのときのセクタ番号、ヘッド番号、
シリンダ番号、又そのデータが、セクタ間Kまたがった
か否かの情報をIll CP U 1に伝
送する。22は、ディスクドライバ7とディスク制御装
置(サーチ制御回路6)の間でデータ伝送が行なわれる
ときのデータの直並列変換回路であり、23は本サーチ
制御回路全体のタイミング制御を行なうタイミング制御
回路である。
次にサーチ制御回路60回踏動作について説明する。ま
ずCPU1は、目標データバイト数レジスタ20に、目
標データのバイト数をロードし、−万サーチデータバッ
ク74に目標データをロードし、サーチ処理を起動する
。
ずCPU1は、目標データバイト数レジスタ20に、目
標データのバイト数をロードし、−万サーチデータバッ
ク74に目標データをロードし、サーチ処理を起動する
。
ディスク制御装置5は、ディスク装置8からデータバッ
ファ3に被サーチデータを読み出し、とのデータバッフ
ァ3内の被サーチデータについてサーチを開始する。
ファ3に被サーチデータを読み出し、とのデータバッフ
ァ3内の被サーチデータについてサーチを開始する。
次にサーチ制御回路6は、目標データアドレス生成カウ
ンタ12かもマルチプレクサ11を介してアドレスバス
に目標データアドレスを出力して、サーチデータバッフ
ァ4から目標データを1バイトだげ読み出して、経路a
により、目標データレジスタ17にセットする。その後
、アドレスカラ 1ンタ13,14からマル
チプレクサ11を介してアドレスバスにデータバッファ
アドレスを出力してデータバッファX3から被サーチデ
ータを1バイトだけ読み出し、被サーチデータレジスタ
18に経路すによりセットする。
ンタ12かもマルチプレクサ11を介してアドレスバス
に目標データアドレスを出力して、サーチデータバッフ
ァ4から目標データを1バイトだげ読み出して、経路a
により、目標データレジスタ17にセットする。その後
、アドレスカラ 1ンタ13,14からマル
チプレクサ11を介してアドレスバスにデータバッファ
アドレスを出力してデータバッファX3から被サーチデ
ータを1バイトだけ読み出し、被サーチデータレジスタ
18に経路すによりセットする。
この2つのそれぞれ1バイト分のデータは、比較器19
に入力される。この比較により一致した場合は、比較器
19のEQ出力よりパルスが出力され、目標データバイ
ト数カクンタ21をデクリメントし、続いて目標データ
と被サーチデータのそれぞれ次の1パイ)Kついて比較
を行ない、以下、このようにして目標データを構成する
バイト数分だけ比較を行ない、全バイトについて目標デ
ータと一致したデータが検出されれば、目標データバイ
ト数カウンタ21のBR出力よりパルスが出力されてタ
イミング制御回路23を駆動し、前述したようにCPU
I側に、そのセクタアドレス。
に入力される。この比較により一致した場合は、比較器
19のEQ出力よりパルスが出力され、目標データバイ
ト数カクンタ21をデクリメントし、続いて目標データ
と被サーチデータのそれぞれ次の1パイ)Kついて比較
を行ない、以下、このようにして目標データを構成する
バイト数分だけ比較を行ない、全バイトについて目標デ
ータと一致したデータが検出されれば、目標データバイ
ト数カウンタ21のBR出力よりパルスが出力されてタ
イミング制御回路23を駆動し、前述したようにCPU
I側に、そのセクタアドレス。
+6
ヘツド番号、シリンダ番号、又セクタ間に一致データが
またがったか否かの情報を、アドレスカウンタ15.1
4およびフラグ回路15から読み取りデータバスを介し
てCPUI側に伝送する。
またがったか否かの情報を、アドレスカウンタ15.1
4およびフラグ回路15から読み取りデータバスを介し
てCPUI側に伝送する。
もしサーチ途中で不一致が検出されると、比較器19O
NE出力からパルスが出力され、目標データバイト数カ
ウンタ21がプリセットされる。
NE出力からパルスが出力され、目標データバイト数カ
ウンタ21がプリセットされる。
−万NE出力により、カウンタ16は、最初にサーチ開
始したバイト位置の次のバイト位置のアドレスを示し、
これがデータバッファバイトアドレスカウンタ16にセ
ットされ、又目標データアドレス生成カウンタ12は、
リセットされる。
始したバイト位置の次のバイト位置のアドレスを示し、
これがデータバッファバイトアドレスカウンタ16にセ
ットされ、又目標データアドレス生成カウンタ12は、
リセットされる。
これにより、目標データは、最初のバイトから又被サー
チデータは、前回サーチを開始したバイト位置の次のバ
イト位置からサーチが再開される。
チデータは、前回サーチを開始したバイト位置の次のバ
イト位置からサーチが再開される。
以上の処理を、ディスク装置8内の全データについて行
なってサーチし、一致したデータの格納場所の情報を、
CPUI側に伝送する。
なってサーチし、一致したデータの格納場所の情報を、
CPUI側に伝送する。
本発明によれば、第3図に示した回路をハードウェアに
より構成して動作させるため、高速処理が可能である。
より構成して動作させるため、高速処理が可能である。
本発明によれば、目標データのサーチに際し、その処理
速度については、従来のソフトウェアによる処理速度に
比べ、3倍〜5倍はどのスピードアップが実現され、又
そのソフトウェアについては、IKバイトのソフト量が
ソフトレスになり、又CPUのバスのスループットは、
2〜3倍向上するとい5利点がある。
速度については、従来のソフトウェアによる処理速度に
比べ、3倍〜5倍はどのスピードアップが実現され、又
そのソフトウェアについては、IKバイトのソフト量が
ソフトレスになり、又CPUのバスのスループットは、
2〜3倍向上するとい5利点がある。
第1図は本発明の一実施例を示すシステム構成図、第2
図は本発明において用いるサーチ手法の説明図、第3図
は第1図における要部の詳細を示すブロック図、である
。 符号説明 1・・・・・・CPU、2・・・・・・ゲート、3・・
・・・・データバッファ、4・・・・・・サーチデータ
バッファ、5・・・・・・ディスク制御装置、6・・・
・・・サーチ制御回路、7・・・・・・ディスクドライ
バ、8・・・・・・ディスク装置、9・・・・・・サー
チデータ(目標データ)、10・・・・・・被サーチデ
ータ、11・・・・・・マルチプレクサ、12・・・・
・・目標データアドレス生成カウンタ、13・・・・・
・データバ゛11 ソファバイトアドレス
カウンタ、14・・・・・・データバッファIDアドレ
スカウンタ、15・・・・・・フラグ回路、16・・・
・・・カウンタ、17・・・・・・目標データレジスタ
、18・・・・・・被サーチデータレジスタ、19°ξ
ビ・・・比較器、20・・・・・・目標データ・・イト
数・シフタ、21・・・・・・目標データバイト数カウ
ンタ、22・・・・・・直並列変換器、23・・・・・
・タイミング制御回路代理人 弁理士 並 木 昭 夫 III 図 第 2 囚
図は本発明において用いるサーチ手法の説明図、第3図
は第1図における要部の詳細を示すブロック図、である
。 符号説明 1・・・・・・CPU、2・・・・・・ゲート、3・・
・・・・データバッファ、4・・・・・・サーチデータ
バッファ、5・・・・・・ディスク制御装置、6・・・
・・・サーチ制御回路、7・・・・・・ディスクドライ
バ、8・・・・・・ディスク装置、9・・・・・・サー
チデータ(目標データ)、10・・・・・・被サーチデ
ータ、11・・・・・・マルチプレクサ、12・・・・
・・目標データアドレス生成カウンタ、13・・・・・
・データバ゛11 ソファバイトアドレス
カウンタ、14・・・・・・データバッファIDアドレ
スカウンタ、15・・・・・・フラグ回路、16・・・
・・・カウンタ、17・・・・・・目標データレジスタ
、18・・・・・・被サーチデータレジスタ、19°ξ
ビ・・・比較器、20・・・・・・目標データ・・イト
数・シフタ、21・・・・・・目標データバイト数カウ
ンタ、22・・・・・・直並列変換器、23・・・・・
・タイミング制御回路代理人 弁理士 並 木 昭 夫 III 図 第 2 囚
Claims (1)
- 【特許請求の範囲】 1)中央処理装置(以下、CPUと略記す)の支配下に
あつて、ディスク装置に記録されているデータの中から
特定データをサーチしてそのアドレスを前記CPUに報
告するディスク制御装置において、 前記ディスク装置からサーチのために読み出したデータ
を一時格納する第1のバッファと、サーチの目標となる
特定データをサーチ基準データ(目標データ)として一
時格納する第2のバッファと、前記両バッファにアクセ
スすることにより、第1のバッファに格納されていたデ
ータを前記目標データと、1データを構成する最小単位
の情報量毎に順次比較してサーチを行なうサーチ制御回
路と、 を設けたことを特徴とするディスク制御装置。 2)特許請求の範囲第1項に記載のディスク制御装置に
おいて、前記サーチ制御回路は、目標データと被サーチ
データについてそれぞれデータを構成する最小単位の情
報量を格納する第1および第2のレジスタと、両レジス
タの内容を比較する比較器と、目標データを構成する最
小単位の情報量の数(単位数)をプリセットされる第1
のカウンタと、を有し、前記比較器において不一致が検
出されたときは前記第1のカウンタをその都度プリセッ
トし、一致が検出されたときは前記第1のカウンタをデ
クレメントしてゆき、該カウンタの内容が零に達したと
き、その時点における被サーチデータのディスク装置に
おけるアドレスを検出してCPUへ送出するようにした
ことを特徴とするディスク制御装置。 3)特許請求の範囲第1項または第2項に記載のディス
ク制御装置において、前記最小単位の情報量が1バイト
であることを特徴とするディスク制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22405384A JPS61103234A (ja) | 1984-10-26 | 1984-10-26 | デイスク制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22405384A JPS61103234A (ja) | 1984-10-26 | 1984-10-26 | デイスク制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61103234A true JPS61103234A (ja) | 1986-05-21 |
Family
ID=16807844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22405384A Pending JPS61103234A (ja) | 1984-10-26 | 1984-10-26 | デイスク制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61103234A (ja) |
-
1984
- 1984-10-26 JP JP22405384A patent/JPS61103234A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2851665B2 (ja) | データ圧縮システム | |
US4322815A (en) | Hierarchical data storage system | |
JPH07113903B2 (ja) | キャッシュ記憶制御方式 | |
JPH07311660A (ja) | 障害を早期検出するためのソフトウェア制御方式のデータ処理方法 | |
JPH01269142A (ja) | 計算機システム | |
JPH03233630A (ja) | 情報処理装置 | |
JPS61103234A (ja) | デイスク制御装置 | |
JPS62179026A (ja) | ソ−トブロツク先読み方式 | |
JPH0877143A (ja) | ベクトルデータ処理装置 | |
JPS63314644A (ja) | デ−タ処理装置 | |
JPH10111798A (ja) | 情報処理装置 | |
JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
JPS6240736B2 (ja) | ||
JP2003203486A (ja) | 半導体記憶装置及びその制御方法 | |
JP2895892B2 (ja) | データ処理装置 | |
JPH0642248B2 (ja) | 情報検索装置 | |
JPH0346033A (ja) | ジヨブ間データ転送制御方法 | |
JPS6391756A (ja) | 記憶装置の部分書き込み命令処理方式 | |
JPH0736806A (ja) | Dma方式 | |
JPH02224112A (ja) | 内部データの無編集出力方式 | |
JPS62271029A (ja) | デイスクキヤツシユ制御方式 | |
JPS6126151A (ja) | バツフア制御方式 | |
JPS62248031A (ja) | デ−タ管理方法 | |
JPS62184561A (ja) | 入出力バツフア制御装置 | |
JPH01281528A (ja) | 検索装置 |