JPH0877143A - ベクトルデータ処理装置 - Google Patents
ベクトルデータ処理装置Info
- Publication number
- JPH0877143A JPH0877143A JP6209961A JP20996194A JPH0877143A JP H0877143 A JPH0877143 A JP H0877143A JP 6209961 A JP6209961 A JP 6209961A JP 20996194 A JP20996194 A JP 20996194A JP H0877143 A JPH0877143 A JP H0877143A
- Authority
- JP
- Japan
- Prior art keywords
- register
- vector
- vector data
- data
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 13
- 230000004044 response Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
- G06F15/8076—Details on data register access
- G06F15/8084—Special arrangements thereof, e.g. mask or switch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30109—Register structure having multiple operands in a single register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30141—Implementation provisions of register files, e.g. ports
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/3826—Bypassing or forwarding of data results, e.g. locally between pipeline stages or within a pipeline stage
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】ベクトルデータに対応する次処理サイクルを短
縮するベクトルデータ処理装置を提供する。 【構成】管理制御手段１と、管理手段２と、ベクトルデ
ータ記録装置３と、当該ベクトルデータ記録装置３との
間にベクトルデータの入出力関係を有する複数のベクト
ルレジスタユニット５−１〜５−ｎを含むベクトルレジ
スタ４と、ベクトルレジスタ４からのベクトルデータを
演算処理し、演算結果のベクトルデータをベクトルレジ
スタ４に供給する複数の演算手段７−１〜７−ｍと、ベ
クトルレジスタ４に格納されるベクトルデータの有効性
を示す情報を保持し、必要に応じて演算手段７−１〜７
−ｍに対し当該情報を供給するマスクレジスタ６とを備
えて構成されており、管理制御手段１および管理手段２
を介して、ベクトルレジスタ４、演算手段７−１〜７−
ｍおよびマスクレジスタ６が管理制御される。
縮するベクトルデータ処理装置を提供する。 【構成】管理制御手段１と、管理手段２と、ベクトルデ
ータ記録装置３と、当該ベクトルデータ記録装置３との
間にベクトルデータの入出力関係を有する複数のベクト
ルレジスタユニット５−１〜５−ｎを含むベクトルレジ
スタ４と、ベクトルレジスタ４からのベクトルデータを
演算処理し、演算結果のベクトルデータをベクトルレジ
スタ４に供給する複数の演算手段７−１〜７−ｍと、ベ
クトルレジスタ４に格納されるベクトルデータの有効性
を示す情報を保持し、必要に応じて演算手段７−１〜７
−ｍに対し当該情報を供給するマスクレジスタ６とを備
えて構成されており、管理制御手段１および管理手段２
を介して、ベクトルレジスタ４、演算手段７−１〜７−
ｍおよびマスクレジスタ６が管理制御される。
Description
【０００１】
【産業上の利用分野】本発明はベクトルデータ処理装置
に関し、特に各ベクトルデータ要素に有効か無効かを示
すマスク情報が付随されるベクトルデータに対応するベ
クトルレジスタを含むベクトルデータ処理装置に関す
る。
に関し、特に各ベクトルデータ要素に有効か無効かを示
すマスク情報が付随されるベクトルデータに対応するベ
クトルレジスタを含むベクトルデータ処理装置に関す
る。
【０００２】
【従来の技術】一般に、ベクトルデータ処理装置は、図
４に、その一例のブロック図が示されるように、ベクト
ルデータを格納するベクトルデータ記録装置３と、所定
の命令を受けて、当該ベクトルデータ記録装置３に対応
して、ベクトルデータを供給し、またはベクトルデータ
を受取るように機能する複数のベクトルレジスタユニッ
ト５−１、５−２、………、５−ｎ（ｎは正整数）を含
むベクトルレジスタ４と、当該ベクトルレジスタ４より
順次読出されるベクトルデータを演算処理し、その演算
結果のベクトルデータをベクトルレジスタ４に供給する
複数の演算手段７−１、７−２、………、７−ｍ（ｍは
正整数）と、ベクトルレジスタ４に格納されるベクトル
データの有効性を示す情報を格納保持し、必要に応じて
演算手段７−１、７−２、………、７−ｍに対し前記有
効性を示す情報を供給するマスクレジスタ６とを備えて
構成されており、ベクトルレジスタ４に対する所定の命
令１０１の入力に対応して、複数のベクトルレジスタユ
ニット５−１、５−２、………、５−ｎ、複数の演算手
段７−１、７−２、………、７−ｍおよびマスクレジス
タ６の動作が管理制御されている。
４に、その一例のブロック図が示されるように、ベクト
ルデータを格納するベクトルデータ記録装置３と、所定
の命令を受けて、当該ベクトルデータ記録装置３に対応
して、ベクトルデータを供給し、またはベクトルデータ
を受取るように機能する複数のベクトルレジスタユニッ
ト５−１、５−２、………、５−ｎ（ｎは正整数）を含
むベクトルレジスタ４と、当該ベクトルレジスタ４より
順次読出されるベクトルデータを演算処理し、その演算
結果のベクトルデータをベクトルレジスタ４に供給する
複数の演算手段７−１、７−２、………、７−ｍ（ｍは
正整数）と、ベクトルレジスタ４に格納されるベクトル
データの有効性を示す情報を格納保持し、必要に応じて
演算手段７−１、７−２、………、７−ｍに対し前記有
効性を示す情報を供給するマスクレジスタ６とを備えて
構成されており、ベクトルレジスタ４に対する所定の命
令１０１の入力に対応して、複数のベクトルレジスタユ
ニット５−１、５−２、………、５−ｎ、複数の演算手
段７−１、７−２、………、７−ｍおよびマスクレジス
タ６の動作が管理制御されている。
【０００３】また、図５は、上記のベクトルデータ処理
装置に含まれる従来のベクトルレジスタユニット５−１
の一例を示すブロック図であり、管理制御手段１と、リ
ードアドレスレジスタ（ＲＡ）９と、ライトイネーブル
レジスタ（ＷＥ）１０と、ライトアドレスレジスタ（Ｗ
Ａ）１１と、ライトデータレジスタ（ＷＤ）１２と、Ｖ
Ｒレジスタ（ＶＲ）１３と、リードデータレジスタ（Ｒ
Ｄ）１６とを備えて構成される。以下、図４および図５
を参照して本従来例の動作について説明する。
装置に含まれる従来のベクトルレジスタユニット５−１
の一例を示すブロック図であり、管理制御手段１と、リ
ードアドレスレジスタ（ＲＡ）９と、ライトイネーブル
レジスタ（ＷＥ）１０と、ライトアドレスレジスタ（Ｗ
Ａ）１１と、ライトデータレジスタ（ＷＤ）１２と、Ｖ
Ｒレジスタ（ＶＲ）１３と、リードデータレジスタ（Ｒ
Ｄ）１６とを備えて構成される。以下、図４および図５
を参照して本従来例の動作について説明する。
【０００４】所定の命令１０１はベクトルレジスタ４に
含まれる複数のベクトルレジスタユニット５−１、５−
２、…………、５−ｎにそれぞれに含まれる管理制御手
段１に入力される。そして、管理制御手段１により、Ｖ
Ｒレジスタ（ＶＲ）１３に対する書込み／読出しが管理
制御される。演算手段７−１〜７−ｍからは、演算結果
として出力されるベクトルデータ１１４と、このベクト
ルデータ１１４に同期して、マスクレジスタ６よりマス
ク情報１０３が送られてきており、当該マスク情報１０
３は管理制御手段１に入力され、ベクトルデータ１０４
はライトデータレジスタ（ＷＤ）１２に入力される。管
理制御手段１からは、このマスク情報１０３を入力とし
て、ＶＲレジスタ（ＶＲ）１３にベクトルデータ１０９
を書込むための書込み有効信号１１１およびライトアド
レス信号１０６が出力され、それぞれライトイネーブル
レジスタ（ＷＥ）１０およびライトアドレスレジスタ
（ＷＡ）１１に入力される。これにより、演算結果のベ
クトルデータ１１４の一要素がライトデータレジスタ
（ＷＤ）１２にセットされると同時に、前記書込み有効
信号１１１およびライトアドレス信号１０６は、それぞ
れライトイネーブルレジスタ（ＷＥ）１０およびライト
アドレスレジスタ（ＷＡ）１１にセットされる。
含まれる複数のベクトルレジスタユニット５−１、５−
２、…………、５−ｎにそれぞれに含まれる管理制御手
段１に入力される。そして、管理制御手段１により、Ｖ
Ｒレジスタ（ＶＲ）１３に対する書込み／読出しが管理
制御される。演算手段７−１〜７−ｍからは、演算結果
として出力されるベクトルデータ１１４と、このベクト
ルデータ１１４に同期して、マスクレジスタ６よりマス
ク情報１０３が送られてきており、当該マスク情報１０
３は管理制御手段１に入力され、ベクトルデータ１０４
はライトデータレジスタ（ＷＤ）１２に入力される。管
理制御手段１からは、このマスク情報１０３を入力とし
て、ＶＲレジスタ（ＶＲ）１３にベクトルデータ１０９
を書込むための書込み有効信号１１１およびライトアド
レス信号１０６が出力され、それぞれライトイネーブル
レジスタ（ＷＥ）１０およびライトアドレスレジスタ
（ＷＡ）１１に入力される。これにより、演算結果のベ
クトルデータ１１４の一要素がライトデータレジスタ
（ＷＤ）１２にセットされると同時に、前記書込み有効
信号１１１およびライトアドレス信号１０６は、それぞ
れライトイネーブルレジスタ（ＷＥ）１０およびライト
アドレスレジスタ（ＷＡ）１１にセットされる。
【０００５】一連のベクトルデータ１１４の各要素は、
毎マシンサイクルごとに順次処理されてゆくために、命
令により指定される要素数の内で、マスク情報１０３に
より有効であると指定されるベクトルデータ１１４の要
素は、ライトデータレジスタ（ＷＤ）１２を介して順次
ＶＲレジスタ（ＶＲ）１３に書込まれる。後続命令が前
記演算手段７−１〜７−ｍの出力を必要とする場合に
は、上記の書込みのタイミングと競合しないタイミング
において、ベクトルデータ１１０をＶＲレジスタ１３よ
り読出すためのリードアドレス信号１０５が管理制御手
段１において生成され、リードアドレスレジスタ（Ｒ
Ａ）９に入力されてセットされる。ＶＲレジスタ（Ｖ
Ｒ）１３においては、リードアドレスレジスタ（ＲＡ）
９にセットされたリードアドレス信号１０５により指定
されるアドレスに格納されているベクトルデータ１１０
の要素が読出され、リードデータレジスタ（ＲＤ）１６
に入力されてセットされる。そして、当該ベクトルデー
タは、対応する演算手段７−１〜７−ｍに対して転送さ
れる。
毎マシンサイクルごとに順次処理されてゆくために、命
令により指定される要素数の内で、マスク情報１０３に
より有効であると指定されるベクトルデータ１１４の要
素は、ライトデータレジスタ（ＷＤ）１２を介して順次
ＶＲレジスタ（ＶＲ）１３に書込まれる。後続命令が前
記演算手段７−１〜７−ｍの出力を必要とする場合に
は、上記の書込みのタイミングと競合しないタイミング
において、ベクトルデータ１１０をＶＲレジスタ１３よ
り読出すためのリードアドレス信号１０５が管理制御手
段１において生成され、リードアドレスレジスタ（Ｒ
Ａ）９に入力されてセットされる。ＶＲレジスタ（Ｖ
Ｒ）１３においては、リードアドレスレジスタ（ＲＡ）
９にセットされたリードアドレス信号１０５により指定
されるアドレスに格納されているベクトルデータ１１０
の要素が読出され、リードデータレジスタ（ＲＤ）１６
に入力されてセットされる。そして、当該ベクトルデー
タは、対応する演算手段７−１〜７−ｍに対して転送さ
れる。
【０００６】図６は、それぞれ上記従来例における演算
出力（ベクトルデータ）、ライトデータレジスタ（Ｗ
Ｄ）１２にセットされるベクトルデータ、ライトアドレ
スレジスタ（ＷＡ）１１にセットされるアドレス、ＶＲ
レジスタ（ＶＲ）１３に格納されるベクトルデータ、リ
ードアドレスレジスタ（ＲＡ）９にセットされるアドレ
スおよびリードデータレジスタ（ＲＤ）１６にセットさ
れるベクトルデータ等を示す動作状態タイミング図であ
る。図６に示されるように、演算手段７−１〜７−ｍよ
り送られてくる演算出力（ベクトルデータ）ａ(0) 、ａ
(1) 、ａ(2) 、ａ(3) 、………に対応して、ライトデー
タレジスタ（ＷＤ）１２には１サイクルの遅れにて、こ
れらのベクトルデータがセットされる。そして、同時
に、ライトアドレスレジスタ（ＷＡ）１１には、アドレ
ス（０１２３……）がセットされる。これに対応して、
ベクトルレジスタ（ＶＲ）１３に対しては、ベクトルデ
ータａ(0) 、ａ(1) 、ａ(2) 、ａ(3) 、………が２サイ
クルの遅れにて書込まれる。また、ＶＲレジスタ（Ｖ
Ｒ）１３からの読出しに際しては、リードアドレスレジ
スタ（ＲＡ）９には、アドレス（０、１、２、３、……
…）が、ライトアドレスレジスタ（ＷＡ）１１に対し１
サイクルの遅れにてセットされ、ＶＲレジスタ（ＶＲ）
１３からは１サイクルの遅れにてベクトルデータ１１０
が読出される。このベクトルデータ１１０はリードデー
タレジスタ１６に入力されてセットされ、所定の演算手
段７−１〜７−ｍに転送される。
出力（ベクトルデータ）、ライトデータレジスタ（Ｗ
Ｄ）１２にセットされるベクトルデータ、ライトアドレ
スレジスタ（ＷＡ）１１にセットされるアドレス、ＶＲ
レジスタ（ＶＲ）１３に格納されるベクトルデータ、リ
ードアドレスレジスタ（ＲＡ）９にセットされるアドレ
スおよびリードデータレジスタ（ＲＤ）１６にセットさ
れるベクトルデータ等を示す動作状態タイミング図であ
る。図６に示されるように、演算手段７−１〜７−ｍよ
り送られてくる演算出力（ベクトルデータ）ａ(0) 、ａ
(1) 、ａ(2) 、ａ(3) 、………に対応して、ライトデー
タレジスタ（ＷＤ）１２には１サイクルの遅れにて、こ
れらのベクトルデータがセットされる。そして、同時
に、ライトアドレスレジスタ（ＷＡ）１１には、アドレ
ス（０１２３……）がセットされる。これに対応して、
ベクトルレジスタ（ＶＲ）１３に対しては、ベクトルデ
ータａ(0) 、ａ(1) 、ａ(2) 、ａ(3) 、………が２サイ
クルの遅れにて書込まれる。また、ＶＲレジスタ（Ｖ
Ｒ）１３からの読出しに際しては、リードアドレスレジ
スタ（ＲＡ）９には、アドレス（０、１、２、３、……
…）が、ライトアドレスレジスタ（ＷＡ）１１に対し１
サイクルの遅れにてセットされ、ＶＲレジスタ（ＶＲ）
１３からは１サイクルの遅れにてベクトルデータ１１０
が読出される。このベクトルデータ１１０はリードデー
タレジスタ１６に入力されてセットされ、所定の演算手
段７−１〜７−ｍに転送される。
【０００７】なお、本従来例において、或る演算処理に
おいて前記演算手段７−１〜７−ｍより最初に出力され
るベクトルデータ１１４の要素を上述のようにａ(0) と
し、当該演算手段７−１〜７−ｍの演算出力に前記ベク
トルデータの要素ａ(0) が存在する時間を、図６に示さ
れるようにサイクル１とする。この場合、後続命令にお
いて、当該ベクトルデータ要素ａ(0) を最も速やかに用
いることか可能な時間は、図６より明らかなように、サ
イクル４において、ベクトルデータの要素ａ(0) がリー
ドデータレジスタ（ＲＤ）１６に入力されてセットされ
る時間である。即ち、本従来例においては、演算出力の
ベクトルデータ１１４を処理の対象として利用する場合
には、当該算ベクトルデータ１１４が入力される時間よ
りも、少なくとも３サイクル分の時間待ちをせざるを得
ないという問題が介在している。
おいて前記演算手段７−１〜７−ｍより最初に出力され
るベクトルデータ１１４の要素を上述のようにａ(0) と
し、当該演算手段７−１〜７−ｍの演算出力に前記ベク
トルデータの要素ａ(0) が存在する時間を、図６に示さ
れるようにサイクル１とする。この場合、後続命令にお
いて、当該ベクトルデータ要素ａ(0) を最も速やかに用
いることか可能な時間は、図６より明らかなように、サ
イクル４において、ベクトルデータの要素ａ(0) がリー
ドデータレジスタ（ＲＤ）１６に入力されてセットされ
る時間である。即ち、本従来例においては、演算出力の
ベクトルデータ１１４を処理の対象として利用する場合
には、当該算ベクトルデータ１１４が入力される時間よ
りも、少なくとも３サイクル分の時間待ちをせざるを得
ないという問題が介在している。
【０００８】また、図７は、特開昭６２−６５１６９号
公報において提案されている他の従来例の「ベクトル処
理装置」を示すブロック図である。図７に示されるよう
に、ベクトル命令は、命令制御ユニット１７において解
読され、必要な事項がチェックされて、起動可能である
と判定される場合には、ベクトルレジスタユニット１
８、演算ユニット２０ないしはメモリリクェストユニッ
ト１９に起動情報が送出され、命令実行が指示される。
この機動情報は信号線５０１および５０２を介して命令
制御ユニット１７より送出される。信号線５０２は、特
に命令実行に必要なオペランドデータが全てレジスタに
格納済みであることを示す信号線である。ベクトルレジ
スタユニット１８には、複数のベクトルレジスタが設け
られており、各機能処理部ベクトルレジスタユニット１
８、演算ユニット２０およびメモリリクェストユニット
１９は、前記軌道情報に応じて、命令により指定された
処理を行うように構成されている。
公報において提案されている他の従来例の「ベクトル処
理装置」を示すブロック図である。図７に示されるよう
に、ベクトル命令は、命令制御ユニット１７において解
読され、必要な事項がチェックされて、起動可能である
と判定される場合には、ベクトルレジスタユニット１
８、演算ユニット２０ないしはメモリリクェストユニッ
ト１９に起動情報が送出され、命令実行が指示される。
この機動情報は信号線５０１および５０２を介して命令
制御ユニット１７より送出される。信号線５０２は、特
に命令実行に必要なオペランドデータが全てレジスタに
格納済みであることを示す信号線である。ベクトルレジ
スタユニット１８には、複数のベクトルレジスタが設け
られており、各機能処理部ベクトルレジスタユニット１
８、演算ユニット２０およびメモリリクェストユニット
１９は、前記軌道情報に応じて、命令により指定された
処理を行うように構成されている。
【０００９】
【発明が解決しようとする課題】上述した従来のベクト
ルデータ処理装置においては、所定の演算手段より送ら
れてくる演算出力を受けて、当該演算出力によるベクト
ルデータは一旦ベクトルレジスタに格納され、然る後に
所定の処理手段に転送されて当該ベクトルデータに対す
る処理が実行される。このために、ベクトルレジスタに
ベクトルデータを格納する手順を経過することにより、
前記処理手段においては、逐次に後続する命令によるベ
クトルデータ処理を行う過程において、ベクトルデータ
の転送待ちという無為の時間をとらざるを得ず、ベクト
ルデータ処理時間に余分の時間を要するという欠点があ
る。
ルデータ処理装置においては、所定の演算手段より送ら
れてくる演算出力を受けて、当該演算出力によるベクト
ルデータは一旦ベクトルレジスタに格納され、然る後に
所定の処理手段に転送されて当該ベクトルデータに対す
る処理が実行される。このために、ベクトルレジスタに
ベクトルデータを格納する手順を経過することにより、
前記処理手段においては、逐次に後続する命令によるベ
クトルデータ処理を行う過程において、ベクトルデータ
の転送待ちという無為の時間をとらざるを得ず、ベクト
ルデータ処理時間に余分の時間を要するという欠点があ
る。
【００１０】また、特開昭６２−６５１６９号公報にお
いて提案されているベクトル処理装置においては、ベク
トル命令が命令制御ユニットにおいて解読され、起動可
能判定に基づいて命令実行を指示する起動情報が生成さ
れるが、この起動情報は、命令実行に必要なオペランド
データが全てレジスタに格納されたことを確認した後に
生成されており、ベクトルデータ処理時間に時間を要す
るという欠点がある。
いて提案されているベクトル処理装置においては、ベク
トル命令が命令制御ユニットにおいて解読され、起動可
能判定に基づいて命令実行を指示する起動情報が生成さ
れるが、この起動情報は、命令実行に必要なオペランド
データが全てレジスタに格納されたことを確認した後に
生成されており、ベクトルデータ処理時間に時間を要す
るという欠点がある。
【００１１】
【課題を解決するための手段】本発明のベクトルデータ
処理装置は、ベクトルデータを格納するベクトルデータ
記録装置と、前記ベクトルデータ記録装置に接続され
て、当該ベクトルデータ記録装置との間にベクトルデー
タの入出力関係を有する複数のベクトルレジスタユニッ
トを含むベクトルレジスタと、前記ベクトルレジスタユ
ニットより順次読出されるベクトルデータを演算処理
し、演算結果として得られるベクトルデータを順次前記
ベクトルレジスタユニットに供給する複数の演算手段
と、前記ベクトルレジスタユニットに格納されているベ
クトルデータの有効性を示す情報を保持し、必要に応じ
て前記演算手段に対し当該有効性を示す情報を順次供給
する少なくとも一つ以上のマスクレジスタと、所定の命
令を受けて、前記複数のベクトルレジスタユニット、前
記複数の演算手段および前記マスクレジスタの動作を管
理制御し、前記命令を発行する管理制御手段と、前記管
理制御手段よりの制御命令を受けて、前記ベクトルレジ
スタユニットに対して、先行命令において処理結果とし
て得られるベクトルデータを格納するように指示する制
御信号を出力するとともに、後続命令において当該ベク
トルデータを処理対象オペランドとして指定する制御信
号を出力し、且つ前記後続命令において処理に必要とす
る機能手段が利用可能であることを検出する機能を有す
る管理手段とを備えて構成され、前記ベクトルレジスタ
ユニットが、前記マスクレジスタより供給される有効性
を示す情報を、前記演算手段または前記ベクトル記録装
置から演算結果として得られるベクトルデータと同期し
て入力し、当該ベクトルデータの書込み／読出しを制御
するベクトルレジスタ制御手段と、前記管理手段からの
指示に基づいて、処理結果に同期して送出される有効を
示すマスク情報に応じて、当該マスク情報が有効を示す
場合には前記ベクトルレジスタユニットに格納すべきベ
クトルデータを選択して出力し、無効を示す場合にはベ
クトルレジスタユニットから読出されたベクトルデータ
を選択して出力する選択手段と、を少なくとも備えるこ
とを特徴としている。
処理装置は、ベクトルデータを格納するベクトルデータ
記録装置と、前記ベクトルデータ記録装置に接続され
て、当該ベクトルデータ記録装置との間にベクトルデー
タの入出力関係を有する複数のベクトルレジスタユニッ
トを含むベクトルレジスタと、前記ベクトルレジスタユ
ニットより順次読出されるベクトルデータを演算処理
し、演算結果として得られるベクトルデータを順次前記
ベクトルレジスタユニットに供給する複数の演算手段
と、前記ベクトルレジスタユニットに格納されているベ
クトルデータの有効性を示す情報を保持し、必要に応じ
て前記演算手段に対し当該有効性を示す情報を順次供給
する少なくとも一つ以上のマスクレジスタと、所定の命
令を受けて、前記複数のベクトルレジスタユニット、前
記複数の演算手段および前記マスクレジスタの動作を管
理制御し、前記命令を発行する管理制御手段と、前記管
理制御手段よりの制御命令を受けて、前記ベクトルレジ
スタユニットに対して、先行命令において処理結果とし
て得られるベクトルデータを格納するように指示する制
御信号を出力するとともに、後続命令において当該ベク
トルデータを処理対象オペランドとして指定する制御信
号を出力し、且つ前記後続命令において処理に必要とす
る機能手段が利用可能であることを検出する機能を有す
る管理手段とを備えて構成され、前記ベクトルレジスタ
ユニットが、前記マスクレジスタより供給される有効性
を示す情報を、前記演算手段または前記ベクトル記録装
置から演算結果として得られるベクトルデータと同期し
て入力し、当該ベクトルデータの書込み／読出しを制御
するベクトルレジスタ制御手段と、前記管理手段からの
指示に基づいて、処理結果に同期して送出される有効を
示すマスク情報に応じて、当該マスク情報が有効を示す
場合には前記ベクトルレジスタユニットに格納すべきベ
クトルデータを選択して出力し、無効を示す場合にはベ
クトルレジスタユニットから読出されたベクトルデータ
を選択して出力する選択手段と、を少なくとも備えるこ
とを特徴としている。
【００１２】なお、前記ベクトルレジスタユニットは、
前記ベクトルレジスタ制御手段ならびに前記選択手段
と、前記ベクトルデータ記録装置または前記演算手段か
らのベクトルデータを入力し、一旦格納した後に出力す
るライトデータレジスタと、前記ベクトルデータと同期
して入力される、当該ベクトルデータが有効であるか無
効であるかを示すマスク情報を入力して、一旦格納した
後に出力するライトイネーブルレジスタと、データ書込
み時には、前記ライトデータレジスタより出力されるベ
クトルデータの内、前記ライトイネーブルレジスタより
出力されるマスク情報により有効であると指定されるベ
クトルデータが、所定のライトアドレス信号により所定
アドレスに一旦格納され、データ読出し時には、所定の
リードアドレス信号により所定アドレスに格納されてい
るベクトルデータが読出されるＶＲレジスタと、前記ベ
クトルレジスタ制御手段より出力されるライトアドレス
信号を入力して一旦格納し、データ書込み時に、前記ラ
イトアドレス信号として前記ＶＲレジスタに出力するラ
イトアドレスレジスタと、前記ベクトルレジスタ制御手
段より出力されるリードアドレス信号を入力して一旦格
納し、データ読出し時に、前記リードアドレス信号とし
て前記ＶＲレジスタに出力するリードアドレスレジスタ
とを備えて構成してもよい。
前記ベクトルレジスタ制御手段ならびに前記選択手段
と、前記ベクトルデータ記録装置または前記演算手段か
らのベクトルデータを入力し、一旦格納した後に出力す
るライトデータレジスタと、前記ベクトルデータと同期
して入力される、当該ベクトルデータが有効であるか無
効であるかを示すマスク情報を入力して、一旦格納した
後に出力するライトイネーブルレジスタと、データ書込
み時には、前記ライトデータレジスタより出力されるベ
クトルデータの内、前記ライトイネーブルレジスタより
出力されるマスク情報により有効であると指定されるベ
クトルデータが、所定のライトアドレス信号により所定
アドレスに一旦格納され、データ読出し時には、所定の
リードアドレス信号により所定アドレスに格納されてい
るベクトルデータが読出されるＶＲレジスタと、前記ベ
クトルレジスタ制御手段より出力されるライトアドレス
信号を入力して一旦格納し、データ書込み時に、前記ラ
イトアドレス信号として前記ＶＲレジスタに出力するラ
イトアドレスレジスタと、前記ベクトルレジスタ制御手
段より出力されるリードアドレス信号を入力して一旦格
納し、データ読出し時に、前記リードアドレス信号とし
て前記ＶＲレジスタに出力するリードアドレスレジスタ
とを備えて構成してもよい。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１４】図１は本発明の一実施例を示すブロック図
である。図１に示されるように、本実施例は、管理制御
手段１と、管理手段２と、ベクトルデータを格納するベ
クトルデータ記録装置３と、当該ベクトルデータ記録装
置３に対応して、ベクトルデータを供給し、またはベク
トルデータを受取るように機能する複数のベクトルレジ
スタユニット５−１、５−２、………、５−ｎを含むベ
クトルレジスタ４と、当該ベクトルレジスタ４より順次
読出されるベクトルデータを演算処理し、その演算結果
のベクトルデータをベクトルレジスタ４に供給する複数
の演算手段７−１、７−２、………、７−ｍと、ベクト
ルレジスタ４に格納されるベクトルデータの有効性を示
す情報を格納保持し、必要に応じて前記演算手段に対し
前記有効性を示す情報を供給するマスクレジスタ６とを
備えて構成されており、管理制御手段１に入力される所
定の命令１０１により、管理手段２を介して複数のベク
トルレジスタユニット５−１、５−２、………、５−
ｎ、複数の演算手段７−１、７−２、………、７−ｍお
よびマスクレジスタ６の動作が管理制御されている。
である。図１に示されるように、本実施例は、管理制御
手段１と、管理手段２と、ベクトルデータを格納するベ
クトルデータ記録装置３と、当該ベクトルデータ記録装
置３に対応して、ベクトルデータを供給し、またはベク
トルデータを受取るように機能する複数のベクトルレジ
スタユニット５−１、５−２、………、５−ｎを含むベ
クトルレジスタ４と、当該ベクトルレジスタ４より順次
読出されるベクトルデータを演算処理し、その演算結果
のベクトルデータをベクトルレジスタ４に供給する複数
の演算手段７−１、７−２、………、７−ｍと、ベクト
ルレジスタ４に格納されるベクトルデータの有効性を示
す情報を格納保持し、必要に応じて前記演算手段に対し
前記有効性を示す情報を供給するマスクレジスタ６とを
備えて構成されており、管理制御手段１に入力される所
定の命令１０１により、管理手段２を介して複数のベク
トルレジスタユニット５−１、５−２、………、５−
ｎ、複数の演算手段７−１、７−２、………、７−ｍお
よびマスクレジスタ６の動作が管理制御されている。
【００１５】また、図２は、上記のベクトルレジスタユ
ニット５−１の一実施例の内部構成を示すブロック図で
あり、図２に示されるように、上記の管理手段２に対応
して、制御手段８と、リードアドレスレジスタ（ＲＡ）
９と、ライトイネーブルレジスタ（ＷＥ）１０と、ライ
トアドレスレジスタ（ＷＡ）１１と、ライトデータレジ
スタ（ＷＤ）１２と、ＶＲレジスタ（ＶＲ）１３と、デ
コーダ１４と、選択手段１５と、リードライトレジスタ
（ＲＤ）１６とを備えて構成される。なお、他のベクト
ルレジスタユニット５−２、…………、５−ｎの構成に
ついては、それぞれ上記のベクトルレジスタユニット５
−１の構成と同様であるため、その説明は重複するため
に省略する。
ニット５−１の一実施例の内部構成を示すブロック図で
あり、図２に示されるように、上記の管理手段２に対応
して、制御手段８と、リードアドレスレジスタ（ＲＡ）
９と、ライトイネーブルレジスタ（ＷＥ）１０と、ライ
トアドレスレジスタ（ＷＡ）１１と、ライトデータレジ
スタ（ＷＤ）１２と、ＶＲレジスタ（ＶＲ）１３と、デ
コーダ１４と、選択手段１５と、リードライトレジスタ
（ＲＤ）１６とを備えて構成される。なお、他のベクト
ルレジスタユニット５−２、…………、５−ｎの構成に
ついては、それぞれ上記のベクトルレジスタユニット５
−１の構成と同様であるため、その説明は重複するため
に省略する。
【００１６】以下、図１および図２を参照して、本実施
例の動作について説明する。
例の動作について説明する。
【００１７】所定の命令１０１を受けて、管理制御手段
１からは命令制御信号１０２が出力されて管理手段２に
入力される。管理手段２においては、この命令制御信号
１０２により、ベクトルレジスタ４に対して、先行する
命令において、当該命令による処理結果として得られる
ベクトルデータを格納するように指定し、後続命令にお
いて当該ベクトルデータを処理対象オペランドとして指
定するとともに、当該後続命令において処理が必要とな
る機能手段が利用可能であることが検出する作用を含め
て、ベクトルレジスタ４、演算手段７−１、７−２、…
……、７−ｍおよびマスクレジスタ６に対する制御作用
が行われる。
１からは命令制御信号１０２が出力されて管理手段２に
入力される。管理手段２においては、この命令制御信号
１０２により、ベクトルレジスタ４に対して、先行する
命令において、当該命令による処理結果として得られる
ベクトルデータを格納するように指定し、後続命令にお
いて当該ベクトルデータを処理対象オペランドとして指
定するとともに、当該後続命令において処理が必要とな
る機能手段が利用可能であることが検出する作用を含め
て、ベクトルレジスタ４、演算手段７−１、７−２、…
……、７−ｍおよびマスクレジスタ６に対する制御作用
が行われる。
【００１８】図２に示されるベクトルレジスタユニット
５−１において、管理制御手段１より送られてくる命令
制御信号１０２は管理手段２に入力され、マスクレジス
タ６より送られてくるマスク情報１０３はライトイネー
ブルレジスタ１０およびデコーダ１４に入力される。ま
たベクトルデータ記録装置３より出力されるベクトルデ
ータ１０４は、ライトデータレジスタ（ＷＤ）１２に入
力されて一旦保持される。ＶＲレジスタ（ＶＲ）１３
は、書込みおよび読出しに１サイクルの時間を要する記
憶素子により構成されており、データ書込み時には、ラ
イトイネーブルレジスタ（ＷＥ）１０およびライトアド
レスレジスタ（ＷＡ）１１より、それぞれ出力されるラ
イトイネーブル信号１０８およびライトアドレス信号に
より、ライトデータレジスタ（ＷＤ）１２より出力され
るべきベクトルデータ１０９が、当該ＶＲレジスタ（Ｖ
Ｒ）１３の指定された要素位置に書込まれ、またデータ
読出し時には、リードアドレスレジスタ（ＲＡ）９より
出力されるリードアドレス信号により、ライトデータレ
ジスタ（ＲＤ）１６より出力されるべきベクトルデータ
が、当該ＶＲレジスタ（ＶＲ）１３の指定された要素位
置から読出されるように機能している。
５−１において、管理制御手段１より送られてくる命令
制御信号１０２は管理手段２に入力され、マスクレジス
タ６より送られてくるマスク情報１０３はライトイネー
ブルレジスタ１０およびデコーダ１４に入力される。ま
たベクトルデータ記録装置３より出力されるベクトルデ
ータ１０４は、ライトデータレジスタ（ＷＤ）１２に入
力されて一旦保持される。ＶＲレジスタ（ＶＲ）１３
は、書込みおよび読出しに１サイクルの時間を要する記
憶素子により構成されており、データ書込み時には、ラ
イトイネーブルレジスタ（ＷＥ）１０およびライトアド
レスレジスタ（ＷＡ）１１より、それぞれ出力されるラ
イトイネーブル信号１０８およびライトアドレス信号に
より、ライトデータレジスタ（ＷＤ）１２より出力され
るべきベクトルデータ１０９が、当該ＶＲレジスタ（Ｖ
Ｒ）１３の指定された要素位置に書込まれ、またデータ
読出し時には、リードアドレスレジスタ（ＲＡ）９より
出力されるリードアドレス信号により、ライトデータレ
ジスタ（ＲＤ）１６より出力されるべきベクトルデータ
が、当該ＶＲレジスタ（ＶＲ）１３の指定された要素位
置から読出されるように機能している。
【００１９】まず、図２を参照して、処理対象のデータ
として、演算手段７−１、７−２、……、７−ｍの演算
出力として順次入力される一般のベクトルデータ１０４
を、ベクトルレジスタユニット５−１に格納する場合に
ついて説明する。図２において、当該ベクトルレジスタ
ユニット５−１に対しては、上述のように、ベクトルデ
ータ１０４がライトデータレジスタ（ＷＤ）１２に逐次
入力されてセットされ、このベクトルデータ１０４に同
期して、当該ベクトルデータの有効性の有無を示すマス
ク情報１０３が、ライトイネーブルレジスタ（ＷＥ）１
０に入力されてセットされる。なお、このマスク情報１
０３は、同時にデコーダ１４にも直接入力される。他
方、前記ベクトルデータ１０４およびマスク情報１０３
に同期して、管理制御手段１からの命令制御信号１０２
が管理手段２に入力され、これを受けて管理手段２から
は書込み要求が制御手段８に入力される。制御手段８か
らは、ベクトルデータ１０４およびマスク情報１０３に
同期して、当該ベクトルデータ１０４を格納するＶＲレ
ジスタ（ＶＲ）１３内の要素位置を指定するライトアド
レス信号１０６が生成されて出力され、ライトアドレス
レジスタ（ＷＡ）１１に入力されてセットされる。
として、演算手段７−１、７−２、……、７−ｍの演算
出力として順次入力される一般のベクトルデータ１０４
を、ベクトルレジスタユニット５−１に格納する場合に
ついて説明する。図２において、当該ベクトルレジスタ
ユニット５−１に対しては、上述のように、ベクトルデ
ータ１０４がライトデータレジスタ（ＷＤ）１２に逐次
入力されてセットされ、このベクトルデータ１０４に同
期して、当該ベクトルデータの有効性の有無を示すマス
ク情報１０３が、ライトイネーブルレジスタ（ＷＥ）１
０に入力されてセットされる。なお、このマスク情報１
０３は、同時にデコーダ１４にも直接入力される。他
方、前記ベクトルデータ１０４およびマスク情報１０３
に同期して、管理制御手段１からの命令制御信号１０２
が管理手段２に入力され、これを受けて管理手段２から
は書込み要求が制御手段８に入力される。制御手段８か
らは、ベクトルデータ１０４およびマスク情報１０３に
同期して、当該ベクトルデータ１０４を格納するＶＲレ
ジスタ（ＶＲ）１３内の要素位置を指定するライトアド
レス信号１０６が生成されて出力され、ライトアドレス
レジスタ（ＷＡ）１１に入力されてセットされる。
【００２０】ＶＲレジスタ１３においては、ライトデー
タレジスタ（ＷＤ）１２より入力されるベクトルデータ
１０９が、ライトイネーブルレジスタ（ＷＥ）１０より
入力されるマスク情報１０８を介して有効である場合に
は、ライトアドレスレジスタ（ＷＡ）１１より入力され
るアドレス信号により指定される要素位置に書込まれ、
また前記マスク情報１０８を介して無効である場合に
は、そのベクトルデータ１０９の書込みは行われず、元
々当該指定要素位置に格納されているデータがそのまま
保持される。制御手段８においては、命令１０１により
指定されるベクトル要素数分に対応するライトアドレス
が順次生成され、ライトアドレス信号１０６が出力され
てライトアドレスレジスタ（ＷＡ）１１に入力されてセ
ットされる。
タレジスタ（ＷＤ）１２より入力されるベクトルデータ
１０９が、ライトイネーブルレジスタ（ＷＥ）１０より
入力されるマスク情報１０８を介して有効である場合に
は、ライトアドレスレジスタ（ＷＡ）１１より入力され
るアドレス信号により指定される要素位置に書込まれ、
また前記マスク情報１０８を介して無効である場合に
は、そのベクトルデータ１０９の書込みは行われず、元
々当該指定要素位置に格納されているデータがそのまま
保持される。制御手段８においては、命令１０１により
指定されるベクトル要素数分に対応するライトアドレス
が順次生成され、ライトアドレス信号１０６が出力され
てライトアドレスレジスタ（ＷＡ）１１に入力されてセ
ットされる。
【００２１】また、ＶＲレジスタ１３からの一般のデー
タの読出しは、管理手段２から出力される読出し要求を
受けて、制御手段８においては当該データに対するリー
ドアドレスが生成されて、リードアドレス信号１０５が
出力され、リードアドレスレジスタ（ＲＡ）９に入力さ
れてセットされる。ＶＲレジスタ１３からは、このリー
ドアドレス信号１０５の入力を受けて、当該リードアド
レス信号１０５により指定される要素位置から対応する
データが読出され、選択手段１５を介してリードデータ
レジスタ（ＲＤ）１６に入力されてセットされる。そし
て、リードデータレジスタ（ＲＤ）１６より出力される
ベクトルデータ１１２は、逐次対応する演算手段７−
１、７−２、……、７−ｍに出力される。
タの読出しは、管理手段２から出力される読出し要求を
受けて、制御手段８においては当該データに対するリー
ドアドレスが生成されて、リードアドレス信号１０５が
出力され、リードアドレスレジスタ（ＲＡ）９に入力さ
れてセットされる。ＶＲレジスタ１３からは、このリー
ドアドレス信号１０５の入力を受けて、当該リードアド
レス信号１０５により指定される要素位置から対応する
データが読出され、選択手段１５を介してリードデータ
レジスタ（ＲＤ）１６に入力されてセットされる。そし
て、リードデータレジスタ（ＲＤ）１６より出力される
ベクトルデータ１１２は、逐次対応する演算手段７−
１、７−２、……、７−ｍに出力される。
【００２２】次に、先行命令によりＶＲレジスタ１３に
書込まれ、後続命令により当該先行命令により書込まれ
ているベクトルデータを即時に読出す場合の動作につい
て説明する。図２において、当該ベクトルレジスタユニ
ット５−１に対しては、演算手段７−１、７−２、…
…、７−ｍから出力されるベクトルデータ１１４が、ラ
イトデータレジスタ（ＷＤ）１２に逐次入力されてセッ
トされ、同時に、このベクトルデータ１１４は選択手段
１５にも入力される。ベクトルデータ１１４に同期し
て、当該ベクトルデータ１１４の有効の有無を示すマス
ク情報１０３が、ライトイネーブルレジスタ（ＷＥ）１
０に入力されてセットされる。このマスク情報１０３
は、同時にデコーダ１４にも入力される。そして、管理
手段２においては、先行命令に続く後続命令ならびに当
該後続命令に対応する処理手段の稼働状況等をも参照し
て、当該後続命令による処理が即時に実行可能であると
判断される場合には、前記先行命令において用いられた
ベクトルデータとして、演算結果として得られるベクト
ルデータの先頭要素が出力されるのと同時に、後続命令
の読出しが開始されるように、制御手段８に対する読出
し要求が出力される。この読出し要求を受けて、制御手
段８からは、当該同一タイミングにおいてリードアドレ
ス信号１０５が出力され、リードアドレスレジスタ（Ｒ
Ａ）９に入力されてセットされる。また、一方におい
て、制御手段８からは制御情報１０７が出力されてデコ
ーダ１４に入力される。
書込まれ、後続命令により当該先行命令により書込まれ
ているベクトルデータを即時に読出す場合の動作につい
て説明する。図２において、当該ベクトルレジスタユニ
ット５−１に対しては、演算手段７−１、７−２、…
…、７−ｍから出力されるベクトルデータ１１４が、ラ
イトデータレジスタ（ＷＤ）１２に逐次入力されてセッ
トされ、同時に、このベクトルデータ１１４は選択手段
１５にも入力される。ベクトルデータ１１４に同期し
て、当該ベクトルデータ１１４の有効の有無を示すマス
ク情報１０３が、ライトイネーブルレジスタ（ＷＥ）１
０に入力されてセットされる。このマスク情報１０３
は、同時にデコーダ１４にも入力される。そして、管理
手段２においては、先行命令に続く後続命令ならびに当
該後続命令に対応する処理手段の稼働状況等をも参照し
て、当該後続命令による処理が即時に実行可能であると
判断される場合には、前記先行命令において用いられた
ベクトルデータとして、演算結果として得られるベクト
ルデータの先頭要素が出力されるのと同時に、後続命令
の読出しが開始されるように、制御手段８に対する読出
し要求が出力される。この読出し要求を受けて、制御手
段８からは、当該同一タイミングにおいてリードアドレ
ス信号１０５が出力され、リードアドレスレジスタ（Ｒ
Ａ）９に入力されてセットされる。また、一方におい
て、制御手段８からは制御情報１０７が出力されてデコ
ーダ１４に入力される。
【００２３】デコーダ１４においては、制御手段８より
出力される制御情報１０７、およびベクトルデータ１１
４に同期して入力されるマスク情報１０３の入力を受け
て、所定のデコード作用を介して、マスク情報１０３が
有効を示している場合には、演算手段７−１、７−２、
……、７−ｍから直接選択手段９に入力されるベクトル
データ１１４が選択されるような選択信号が生成され、
また、マスク情報１０３が無効を示している場合には、
ＶＲレジスタ１３から読出されるベクトルデータ１１０
が選択されるような選択信号が生成されて、それぞれ選
択手段１５に入力される。選択手段１５においては、デ
コーダ１４より入力される上記選択信号により制御され
て、ベクトルデータ１１４またはベクトルデータ１１０
の何れか一方が選択されてベクトルデータ１１１として
出力され、リードデータレジスタ（ＲＤ）１６に出力さ
れる。そして、次のマシンサイクルにおいては、制御手
段８より出力されるリードアドレス信号１０５として
は、次のサイクルに対応するアドレス信号が生成されて
出力され、またライトアドレス信号１０６としては、ベ
クトルデータ１０４の先頭要素を、ＶＲレジスタ１３に
書込むためのアドレス信号が生成されて出力され、それ
ぞれリードアドレスレジスタ（ＲＡ）９およびライトア
ドレスレジスタ（ＷＡ）１１に入力されてセットされ
る。ベクトルデータの書込み動作については上述したと
うりであるが、このようにして、ＶＲレジスタ１３に対
する一連の書込み／読出しの動作が、命令１０１により
指定される要素数分だけ順次繰返して実行される。
出力される制御情報１０７、およびベクトルデータ１１
４に同期して入力されるマスク情報１０３の入力を受け
て、所定のデコード作用を介して、マスク情報１０３が
有効を示している場合には、演算手段７−１、７−２、
……、７−ｍから直接選択手段９に入力されるベクトル
データ１１４が選択されるような選択信号が生成され、
また、マスク情報１０３が無効を示している場合には、
ＶＲレジスタ１３から読出されるベクトルデータ１１０
が選択されるような選択信号が生成されて、それぞれ選
択手段１５に入力される。選択手段１５においては、デ
コーダ１４より入力される上記選択信号により制御され
て、ベクトルデータ１１４またはベクトルデータ１１０
の何れか一方が選択されてベクトルデータ１１１として
出力され、リードデータレジスタ（ＲＤ）１６に出力さ
れる。そして、次のマシンサイクルにおいては、制御手
段８より出力されるリードアドレス信号１０５として
は、次のサイクルに対応するアドレス信号が生成されて
出力され、またライトアドレス信号１０６としては、ベ
クトルデータ１０４の先頭要素を、ＶＲレジスタ１３に
書込むためのアドレス信号が生成されて出力され、それ
ぞれリードアドレスレジスタ（ＲＡ）９およびライトア
ドレスレジスタ（ＷＡ）１１に入力されてセットされ
る。ベクトルデータの書込み動作については上述したと
うりであるが、このようにして、ＶＲレジスタ１３に対
する一連の書込み／読出しの動作が、命令１０１により
指定される要素数分だけ順次繰返して実行される。
【００２４】図３は、それぞれ本実施例における演算出
力のベクトルデータ、有効のマスク情報、ライトデータ
レジスタ（ＷＤ）１２にセットされるベクトルデータ、
ライトアドレスレジスタ（ＷＡ）１１にセットされるラ
イトアドレス信号、ＶＲレジスタ（ＶＲ）１３に格納さ
れるベクトルデータ、リードアドレスレジスタ（ＲＡ）
９にセットされるリードアドレス信号およびリードデー
タレジスタ（ＲＤ）１６にセットされるベクトルデータ
等をイメージ表示したタイミング図である。図３に示さ
れるように、演算手段７−１、７−２、……、７−ｍよ
り送られてくる演算出力のベクトルデータ１１４（ａ
(0) 、ａ(1) 、ａ(2) 、ａ(3) 、………）に対応して、
同一タイミングにおいて有効を示すマスク情報１０３
（１０１０……）が入力され、ライトデータレジスタ
（ＷＤ）１２には、１サイクルの遅れにて、これらのベ
クトルデータａ(0) 、ａ(1) 、ａ(2) 、ａ(3) 、………
が入力されてセットされる。そして、同時に、ライトア
ドレスレジスタ（ＷＡ）１１には、ライトアドレス信号
１０５（０１２３……）が入力されてセットされ、この
ライトアドレス信号１０５に対応して、ＶＲレジスタ
（ＶＲ）１３に対しては、ライトデータレジスタ（Ｗ
Ｄ）１２より出力されるベクトルデータ１０９が、２サ
イクルの遅れにて書込まれる。
力のベクトルデータ、有効のマスク情報、ライトデータ
レジスタ（ＷＤ）１２にセットされるベクトルデータ、
ライトアドレスレジスタ（ＷＡ）１１にセットされるラ
イトアドレス信号、ＶＲレジスタ（ＶＲ）１３に格納さ
れるベクトルデータ、リードアドレスレジスタ（ＲＡ）
９にセットされるリードアドレス信号およびリードデー
タレジスタ（ＲＤ）１６にセットされるベクトルデータ
等をイメージ表示したタイミング図である。図３に示さ
れるように、演算手段７−１、７−２、……、７−ｍよ
り送られてくる演算出力のベクトルデータ１１４（ａ
(0) 、ａ(1) 、ａ(2) 、ａ(3) 、………）に対応して、
同一タイミングにおいて有効を示すマスク情報１０３
（１０１０……）が入力され、ライトデータレジスタ
（ＷＤ）１２には、１サイクルの遅れにて、これらのベ
クトルデータａ(0) 、ａ(1) 、ａ(2) 、ａ(3) 、………
が入力されてセットされる。そして、同時に、ライトア
ドレスレジスタ（ＷＡ）１１には、ライトアドレス信号
１０５（０１２３……）が入力されてセットされ、この
ライトアドレス信号１０５に対応して、ＶＲレジスタ
（ＶＲ）１３に対しては、ライトデータレジスタ（Ｗ
Ｄ）１２より出力されるベクトルデータ１０９が、２サ
イクルの遅れにて書込まれる。
【００２５】また、一方におにいて、後続命令において
書込まれたベクトルデータを即時に読出す場合には、マ
スク情報１０３は直接デコーダ１４に入力され、リード
アドレスレジスタ（ＲＡ）９には、演算手段７−１、７
−２、……、７−ｍより送られてくる演算出力のベクト
ルデータ１１４と同一のタイミングにおいて、リードア
ドレス信号１０５（０、１、２、３、………）が入力さ
れてセットされ、ＶＲレジスタ（ＶＲ）１３からは１サ
イクルの遅れにてベクトルデータ１１０が読出される。
このベクトルデータ１１０は選択手段１５を介してベク
トルデータ１１１として出力され、リードデータレジス
タ１６に入力されてセットされ、次処理の対象データと
して、演算手段７−１、７−２、……、７−ｍに転送さ
れる。図３と図６との対比により明らかなように、本実
施例においては、前述の従来例の場合と比較して、所定
の演算手段７−１、７−２、……、７−ｍに対するベク
トルデータの転送タイミングが２サイクル分短縮されて
いることが理解される。
書込まれたベクトルデータを即時に読出す場合には、マ
スク情報１０３は直接デコーダ１４に入力され、リード
アドレスレジスタ（ＲＡ）９には、演算手段７−１、７
−２、……、７−ｍより送られてくる演算出力のベクト
ルデータ１１４と同一のタイミングにおいて、リードア
ドレス信号１０５（０、１、２、３、………）が入力さ
れてセットされ、ＶＲレジスタ（ＶＲ）１３からは１サ
イクルの遅れにてベクトルデータ１１０が読出される。
このベクトルデータ１１０は選択手段１５を介してベク
トルデータ１１１として出力され、リードデータレジス
タ１６に入力されてセットされ、次処理の対象データと
して、演算手段７−１、７−２、……、７−ｍに転送さ
れる。図３と図６との対比により明らかなように、本実
施例においては、前述の従来例の場合と比較して、所定
の演算手段７−１、７−２、……、７−ｍに対するベク
トルデータの転送タイミングが２サイクル分短縮されて
いることが理解される。
【００２６】なお、前記演算手段７−１、７−２、…
…、７−ｍによる次処理のために、データ転送を１サイ
クル分短縮するためには、デコーダ１４において、ライ
トイネーブルレジスタ（ＷＥ）１０から出力されるマス
ク情報１０８の入力を受けて、当該マスク情報１０８が
有効を示す場合には、ライトデータレジスタ（ＷＤ）１
２から出力されるベクトルレジスタ１０９を選択手段１
５において選択して、ベクトルレジスタ１１１として出
力するようにすればよく、また、当該マスク情報１０８
が無効を示す場合には、選択手段９において、ＶＲレジ
スタ１３より読出されるベクトルデ−タ１１０を選択す
るとともに、制御手段８において、リードアドレス信号
１０５を生成して出力するタイミングを、図３に示され
るよりも１サイクル分遅らせるようにすればよい。
…、７−ｍによる次処理のために、データ転送を１サイ
クル分短縮するためには、デコーダ１４において、ライ
トイネーブルレジスタ（ＷＥ）１０から出力されるマス
ク情報１０８の入力を受けて、当該マスク情報１０８が
有効を示す場合には、ライトデータレジスタ（ＷＤ）１
２から出力されるベクトルレジスタ１０９を選択手段１
５において選択して、ベクトルレジスタ１１１として出
力するようにすればよく、また、当該マスク情報１０８
が無効を示す場合には、選択手段９において、ＶＲレジ
スタ１３より読出されるベクトルデ−タ１１０を選択す
るとともに、制御手段８において、リードアドレス信号
１０５を生成して出力するタイミングを、図３に示され
るよりも１サイクル分遅らせるようにすればよい。
【００２７】
【発明の効果】以上説明したように、本発明は、ベクト
ルデータがベクトルレジスタに書込まれて値が確定する
のと同時またはそれ以前のタイミングにおいて、次処理
を行うために必要な読出しを即時に行うことが可能なよ
うに構成されているために、次処理の対象となるベクト
ルデータに対応する一連の書込み／読出しの処理を高速
にて行うことがてぎるという効果がある。
ルデータがベクトルレジスタに書込まれて値が確定する
のと同時またはそれ以前のタイミングにおいて、次処理
を行うために必要な読出しを即時に行うことが可能なよ
うに構成されているために、次処理の対象となるベクト
ルデータに対応する一連の書込み／読出しの処理を高速
にて行うことがてぎるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】前記実施例におけるベクトルレジスタユニット
を示すブロック図である。
を示すブロック図である。
【図３】本実施例における動作タイミングを示す図であ
る。
る。
【図４】従来例を示すブロック図である。
【図５】前記従来例におけるベクトルレジスタユニット
を示すブロック図である。
を示すブロック図である。
【図６】前記従来例における動作タイミングを示す図で
ある。
ある。
【図７】他の従来例を示すブロック図である。
１ 管理制御手段 ２ 管理手段 ３ ベクトルデータ記録装置 ４ ベクトルレジスタ ５−１〜５−ｎ ベクトルレジスタユニット ６ マスクレジスタ ７−１〜７−ｍ 演算手段 ８ 制御手段 ９ リードアドレスレジスタ １０ ライトイネーブルレジスタ １１ ライトアドレスレジスタ １２ ライトデータレジスタ １３ ＶＲレジスタ １４ デコーダ １５ 選択手段 １６ リードデータレジスタ １７ 命令制御ユニット １８ ベクトルレジスタユニット １９ メモリリクェストユニット ２０ 演算ユニット ２１ 主記憶
Claims (2)
- 【請求項１】 ベクトルデータを格納するベクトルデー
タ記録装置と、 前記ベクトルデータ記録装置に接続されて、当該ベクト
ルデータ記録装置との間にベクトルデータの入出力関係
を有する複数のベクトルレジスタユニットを含むベクト
ルレジスタと、 前記ベクトルレジスタユニットより順次読出されるベク
トルデータを演算処理し、演算結果として得られるベク
トルデータを順次前記ベクトルレジスタユニットに供給
する複数の演算手段と、 前記ベクトルレジスタユニットに格納されているベクト
ルデータの有効性を示す情報を保持し、必要に応じて前
記演算手段に対し当該有効性を示す情報を順次供給する
少なくとも一つ以上のマスクレジスタと、 所定の命令を受けて、前記複数のベクトルレジスタユニ
ット、前記複数の演算手段および前記マスクレジスタの
動作を管理制御し、前記命令を発行する管理制御手段
と、 前記管理制御手段よりの制御命令を受けて、前記ベクト
ルレジスタユニットに対して、先行命令において処理結
果として得られるベクトルデータを格納するように指示
する制御信号を出力するとともに、後続命令において当
該ベクトルデータを処理対象オペランドとして指定する
制御信号を出力し、且つ前記後続命令において処理に必
要とする機能手段が利用可能であることを検出する機能
を有する管理手段と、 を備えて構成され、 前記ベクトルレジスタユニットが、前記マスクレジスタ
より供給される有効性を示す情報を、前記演算手段また
は前記ベクトルデータ記録装置から演算結果として得ら
れるベクトルデータと同期して入力し、当該ベクトルデ
ータの書込み／読出しを制御するベクトルレジスタ制御
手段と、 前記管理手段からの指示に基づいて、処理結果に同期し
て送出される有効を示すマスク情報に応じて、当該マス
ク情報が有効を示す場合には前記ベクトルレジスタユニ
ットに格納すべきベクトルデータを選択して出力し、無
効を示す場合にはベクトルレジスタユニットから読出さ
れたベクトルデータを選択して出力する選択手段と、 を少なくとも備えることを特徴とするベクトルデータ処
理装置。 - 【請求項２】 前記ベクトルレジスタユニットが、 前記ベクトルレジスタ制御手段ならびに前記選択手段
と、 前記ベクトルデータ記録装置または前記演算手段からの
ベクトルデータを入力し、一旦格納した後に出力するラ
イトデータレジスタと、 前記ベクトルデータと同期して入力される、当該ベクト
ルデータが有効であるか無効であるかを示すマスク情報
を入力して、一旦格納した後に出力するライトイネーブ
ルレジスタと、 データ書込み時には、前記ライトデータレジスタより出
力されるベクトルデータの内、前記ライトイネーブルレ
ジスタより出力されるマスク情報により有効であると指
定されるベクトルデータが、所定のライトアドレス信号
により所定アドレスに一旦格納され、データ読出し時に
は、所定のリードアドレス信号により所定アドレスに格
納されているベクトルデータが読出されるＶＲレジスタ
と、 前記ベクトルレジスタ制御手段より出力されるライトア
ドレス信号を入力して一旦格納し、データ書込み時に、
前記ライトアドレス信号として前記ＶＲレジスタに出力
するライトアドレスレジスタと、 前記ベクトルレジスタ制御手段より出力されるリードア
ドレス信号を入力して一旦格納し、データ読出し時に、
前記リードアドレス信号として前記ＶＲレジスタに出力
するリードアドレスレジスタと、 を備えて構成される請求項１記載のベクトルデータ処理
装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6209961A JPH0877143A (ja) | 1994-09-02 | 1994-09-02 | ベクトルデータ処理装置 |
| EP95113766A EP0700005B1 (en) | 1994-09-02 | 1995-09-01 | Vector data bypass mechanism for vector computer |
| DE69521089T DE69521089T2 (de) | 1994-09-02 | 1995-09-01 | Vektordatenumgehungsmechanismus für einen Vektorrechner |
| US08/522,589 US5802384A (en) | 1994-09-02 | 1995-09-01 | Vector data bypass mechanism for vector computer |
| CA002157435A CA2157435C (en) | 1994-09-02 | 1995-09-01 | Vector data bypass mechanism for vector computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6209961A JPH0877143A (ja) | 1994-09-02 | 1994-09-02 | ベクトルデータ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0877143A true JPH0877143A (ja) | 1996-03-22 |
Family
ID=16581544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6209961A Pending JPH0877143A (ja) | 1994-09-02 | 1994-09-02 | ベクトルデータ処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5802384A (ja) |
| EP (1) | EP0700005B1 (ja) |
| JP (1) | JPH0877143A (ja) |
| CA (1) | CA2157435C (ja) |
| DE (1) | DE69521089T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009104494A (ja) * | 2007-10-25 | 2009-05-14 | Nec Computertechno Ltd | ベクトル処理装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100274988A1 (en) * | 2002-02-04 | 2010-10-28 | Mimar Tibet | Flexible vector modes of operation for SIMD processor |
| US7793084B1 (en) | 2002-07-22 | 2010-09-07 | Mimar Tibet | Efficient handling of vector high-level language conditional constructs in a SIMD processor |
| US7873812B1 (en) | 2004-04-05 | 2011-01-18 | Tibet MIMAR | Method and system for efficient matrix multiplication in a SIMD processor architecture |
| WO2013085491A1 (en) * | 2011-12-06 | 2013-06-13 | Intel Corporation | System, apparatus and method for translating vector instructions |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0253142A (ja) * | 1988-08-17 | 1990-02-22 | Hitachi Ltd | ベクトルレジスタ診断方式 |
| JPH02288975A (ja) * | 1989-02-17 | 1990-11-28 | Nec Eng Ltd | ベクトル演算装置 |
| JPH0440519A (ja) * | 1990-06-07 | 1992-02-10 | Toshiba Corp | パイプライン情報処理回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057467A (ja) * | 1983-09-09 | 1985-04-03 | Nec Corp | ベクトルデ−タ処理装置 |
| EP0167959B1 (en) * | 1984-07-02 | 1992-05-06 | Nec Corporation | Computer vector register processing |
| US4837730A (en) * | 1987-02-06 | 1989-06-06 | Scientific Computer Systems Corporation | Linking scalar results directly to scalar operation inputs on a bidirectional databus in a computer which superpositions vector and scalar operations |
| US4888679A (en) * | 1988-01-11 | 1989-12-19 | Digital Equipment Corporation | Method and apparatus using a cache and main memory for both vector processing and scalar processing by prefetching cache blocks including vector data elements |
| JPH0769821B2 (ja) * | 1988-03-04 | 1995-07-31 | 日本電気株式会社 | 情報処理装置におけるバイパスライン制御方式 |
| US5151995A (en) * | 1988-08-05 | 1992-09-29 | Cray Research, Inc. | Method and apparatus for producing successive calculated results in a high-speed computer functional unit using low-speed VLSI components |
| US5555384A (en) * | 1989-12-01 | 1996-09-10 | Silicon Graphics, Inc. | Rescheduling conflicting issued instructions by delaying one conflicting instruction into the same pipeline stage as a third non-conflicting instruction |
| US5590365A (en) * | 1990-03-30 | 1996-12-31 | Kabushiki Kaisha Toshiba | Pipeline information processing circuit for floating point operations |
-
1994
- 1994-09-02 JP JP6209961A patent/JPH0877143A/ja active Pending
-
1995
- 1995-09-01 US US08/522,589 patent/US5802384A/en not_active Expired - Lifetime
- 1995-09-01 CA CA002157435A patent/CA2157435C/en not_active Expired - Fee Related
- 1995-09-01 DE DE69521089T patent/DE69521089T2/de not_active Expired - Fee Related
- 1995-09-01 EP EP95113766A patent/EP0700005B1/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0253142A (ja) * | 1988-08-17 | 1990-02-22 | Hitachi Ltd | ベクトルレジスタ診断方式 |
| JPH02288975A (ja) * | 1989-02-17 | 1990-11-28 | Nec Eng Ltd | ベクトル演算装置 |
| JPH0440519A (ja) * | 1990-06-07 | 1992-02-10 | Toshiba Corp | パイプライン情報処理回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009104494A (ja) * | 2007-10-25 | 2009-05-14 | Nec Computertechno Ltd | ベクトル処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5802384A (en) | 1998-09-01 |
| DE69521089T2 (de) | 2001-11-15 |
| EP0700005A1 (en) | 1996-03-06 |
| EP0700005B1 (en) | 2001-05-30 |
| DE69521089D1 (de) | 2001-07-05 |
| CA2157435C (en) | 2000-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61195441A (ja) | 自動更新する単純化キヤツシユ | |
| JPH0348370A (ja) | メモリアクセス制御回路 | |
| JP3797570B2 (ja) | セマフォ命令用のセマフォ・バッファを用いた装置と方法 | |
| JP2718254B2 (ja) | ベクトル処理装置 | |
| JPH0877143A (ja) | ベクトルデータ処理装置 | |
| JP3281211B2 (ja) | 同期式メモリを有する情報処理装置および同期式メモリ | |
| JP3145545B2 (ja) | メモリアクセス装置 | |
| JPH06175911A (ja) | メモリ制御方式 | |
| JP2716254B2 (ja) | リストベクトル処理装置 | |
| JPH0115900B2 (ja) | ||
| JP2798492B2 (ja) | リストベクトル処理装置 | |
| JP3078594B2 (ja) | 画像記憶装置 | |
| JP2622026B2 (ja) | 中央処理装置におけるレジスタ書込制御方式 | |
| JP3366235B2 (ja) | データ読み出し制御装置 | |
| JP2550964B2 (ja) | 記憶アクセス制御方式 | |
| JP2570900B2 (ja) | アクセス制御装置及びアクセス制御方法 | |
| JPH04107634A (ja) | メモリデータバイパス制御方式 | |
| JPH11161564A (ja) | 記憶装置へのバストレース格納装置と方法および記録媒 体 | |
| JPH04125747A (ja) | キャッシュメモリ制御装置 | |
| JPH1091570A (ja) | データ転送装置 | |
| JPH0217544A (ja) | 情報処理理装置 | |
| JPS6222165A (ja) | 主記憶装置アクセス制御方式 | |
| JPH1011356A (ja) | メモリアクセスシステム | |
| JPH03142536A (ja) | 記憶装置の診断方式 | |
| JPH01284940A (ja) | メモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970819 |