JPS6098696A - 厚膜導体パタ−ンの製造方法 - Google Patents

厚膜導体パタ−ンの製造方法

Info

Publication number
JPS6098696A
JPS6098696A JP20662983A JP20662983A JPS6098696A JP S6098696 A JPS6098696 A JP S6098696A JP 20662983 A JP20662983 A JP 20662983A JP 20662983 A JP20662983 A JP 20662983A JP S6098696 A JPS6098696 A JP S6098696A
Authority
JP
Japan
Prior art keywords
conductor pattern
thick film
film conductor
producing thick
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20662983A
Other languages
English (en)
Inventor
繁 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP20662983A priority Critical patent/JPS6098696A/ja
Publication of JPS6098696A publication Critical patent/JPS6098696A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、高占積率、商イぽ軸性のルIF”、y導体パ
ターンの製造方法に関するものである。
jv喚導体パタ7ンは、Ii’+、b’+を値を請求さ
れる小匹リコイル、A 密3コネクター、スピーカのボ
イスコイル等への利用が考えられている。この厚IJf
i ;、Ij導体パターン彊造方法は大別すると二袖類
である。
一つはfl’i Li!+などをエツチングにしてパタ
ーンを形成するものであるが、ザイドエノチの間’Jf
1がらS)体の間隔を小さくすることが難しい。導体の
間隔を小さくすると、断面積も小さくなるので導体パタ
ーンの抵抗が増加する。例えば150μmの間隔の導体
パターンを35μmの錦箔で形成した場合5〜8Ω/m
程度でアシ、この上に更に銅を1゛ねたとしても2〜4
Ω/mよシ小さくすることは不可能である。
そこで、メッキによって導体パターンを形成する方法も
考えられている。これは、予め形成した導体パターンの
上に金れを電解メンキして所定の厚みの橋、体層を形成
しようとするものであるが、必ずしも十分な占積率を廟
する導体パターンが確実に形成できるものではない。ま
た、工程が複雑となったシする点でも6:7層足できる
ものではない。
本発明は、上記のような問題を)リイ決して、高占積率
でかつ高(O頼性の厚1漠導亀パターンを得ることを目
的とする。
また、mj牢な工程によって苗産性にも浸れた厚lid
 N、体パターンの製造方法を提供することを目的とす
る。
本発明による厚膜導体パターンの製造方法は、凹)η1
(に金属を充填することによって上記の目的を達成する
もので、プレス成型−無?jl: V’(メツキー電解
メッキのエイ¥から成ることに牛’11%’Vを有する
すなわち、プレス成型によって・導体パターンに応じた
凹ff1Xを形成し、匍、π2.岸(メッキによって金
縞層を形成したf& %τ’:4: ’I’l(メッキ
によって凹部内にのみ金F4層を形成して1131.中
“氷シ体パターンを形成するものである。
以下、1号l [Iliに従って、本発明の実施1り1
1について説明する。
;j’s l l”K1−へ’ 6 +−杓は本発明の
−IS h’t11′/11の各工程を示す正面断面1
ツ1である。
先ず、第1ト)1のように、熱■1J94゛速(′1伺
11i’i l Oに金型L1を用いて凹1’;K 1
2 f Jlt bkする。<piIすl l u2外
体パターンに従った形状の雄型となっておシ、これによ
って四部12も導体パターンに応じた形状となる。
次に、2132図のように、熱司!Iiり性何11ii
 10の表面にりl1113を無電(f+:メッキする
。このj船台、対、弓に代えてニッケル等を用いても良
い。
表面に名・jの膜が形成された熱可塑性樹脂10の凹部
12が形成されていない表面にレジスト膜14を形成す
る。このレジストrtt<は、後の?ざ解メッキのレジ
ストとなるもので、フォトエツチングまたは印刷によっ
て形成すると良い。これによって、第3図のように、凹
部12の表面の飼:、jのみが露出し、その11ハの銅
の表面はレジスト1漢14によって争われた状態となる
この状態で1回の電解メッキを行うと、第4図のI ように、露出した詳jの表面にのみ釘115が析出され
る。この7a解メツキのメッキ液としてはビロリン酸浴
または硫酸呵浴が好ましく、電流密度は工O〜20 A
 Aln?程鹿の条件で行うと良い。
なお、銅に代えて銀を用いれば、よシ抵ノーC値を小さ
くすることができる。
続いて、第5図のようにVジス) lj4.%を除去し
、°?S6図のように表面の鉤のli4.iを除去して
、hへ可塑性樹脂の中に埋め込まれた4’+’i造の厚
膜導体パターンが得られる。なお、表面のφ8の除去は
、様様的、化学的のいずれの方法でも良い。
本発明により製放された厚膜ijj、体パターンは、一
定の導体の断面積が確保できるので、抵抗を大幅に(λ
I1、少させることがでさる。150μIl1間隔の導
体パターンで0,5〜2.0Ω/mと従来の1早眸バタ
ー/よシ大+1’f6に減少した抵抗が実現できた。
また、プレス成型によシ凹部を連続的に形成できるなど
、+:1“産1生の面でも例れている。その上、鞘゛密
なエツチングのエイ鳥゛が不安になるなど、コストの面
でもイj利となる。
4.1ンi I+llのffj中、な、す、“明:”す
11ネ1乃至”+S 61メ1は本・11−明の実h1
−・1−・りを示ず11ミ曲ド11曲図である。
10・・・・・・熱可塑性樹脂、12・・・・・・凹部
13.15・・・・・・金Ni)9勺(笛)’l&許出
ty1人 東光株氏会社

Claims (1)

  1. 【特許請求の範囲】 熱可塑性樹脂板の表面にプレス成型によって凹部を形成
    し、核熱可塑性樹脂板の四部を含む表面に無電解メッキ
    によシ金l・1層を形成し、該表面の凹部のみを露出さ
    せてレジスト11弘を形成し、電解ガT メッキによって金属を祈出させて該凹部を充填する47
    体層を形成することを特徴とする厚ψ’X d%導体パ
    ターントす遣方法。
JP20662983A 1983-11-02 1983-11-02 厚膜導体パタ−ンの製造方法 Pending JPS6098696A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20662983A JPS6098696A (ja) 1983-11-02 1983-11-02 厚膜導体パタ−ンの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20662983A JPS6098696A (ja) 1983-11-02 1983-11-02 厚膜導体パタ−ンの製造方法

Publications (1)

Publication Number Publication Date
JPS6098696A true JPS6098696A (ja) 1985-06-01

Family

ID=16526528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20662983A Pending JPS6098696A (ja) 1983-11-02 1983-11-02 厚膜導体パタ−ンの製造方法

Country Status (1)

Country Link
JP (1) JPS6098696A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191408A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd コイル導電体とその製造方法およびこれを用いた電子部品
JP2008166391A (ja) * 2006-12-27 2008-07-17 Tdk Corp 導体パターンの形成方法および電子部品
JP2014103419A (ja) * 2006-10-18 2014-06-05 3M Innovative Properties Co 高分子基材上に付着金属のパターンを形成する方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587898A (ja) * 1981-07-06 1983-01-17 シャープ株式会社 回路配線体の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587898A (ja) * 1981-07-06 1983-01-17 シャープ株式会社 回路配線体の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191408A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd コイル導電体とその製造方法およびこれを用いた電子部品
JP2014103419A (ja) * 2006-10-18 2014-06-05 3M Innovative Properties Co 高分子基材上に付着金属のパターンを形成する方法
JP2008166391A (ja) * 2006-12-27 2008-07-17 Tdk Corp 導体パターンの形成方法および電子部品

Similar Documents

Publication Publication Date Title
US3438127A (en) Manufacture of circuit modules using etched molds
US3522085A (en) Article and method for making resistors in printed circuit board
US20090025217A1 (en) Producing method of wired circuit board
JPS6098696A (ja) 厚膜導体パタ−ンの製造方法
JPS61124117A (ja) プリントコイルの製造方法
US20070087175A1 (en) Wired circuit board
JPS59103320A (ja) コイルの製造方法
US3594493A (en) Printed circuit assemblies and method
JPH0243353B2 (ja)
JPS60123089A (ja) 厚膜導体パタ−ンの製造方法
JPH03196597A (ja) 印刷配線板の製造方法
JPS59210689A (ja) 金属板ベ−スプリント配線板の製造法
US3769112A (en) Method for making a mold for casting open tunnels in plated wire mats
JPH04335596A (ja) スルーホールプリント配線基板の製造方法
JPS59103321A (ja) コイルの製造方法
JPS59210690A (ja) 金属板ベ−スプリント配線板の製造法
JPS6387787A (ja) 印刷配線板の製造方法
JPS5974289A (ja) 電鋳用母型の製造方法
JPS6142192A (ja) セラミツク基板の製造方法
JPS61288488A (ja) 成形回路基板の製造方法
JPH06196858A (ja) プリント回路板の製造方法
JPH02133990A (ja) 複合金属箔導体を有するプリント配線板の製造方法
JP2837452B2 (ja) フィルムキャリアおよび半導体装置
JPS62257788A (ja) フレキシブル印刷配線板の製造法
JPS62156896A (ja) 大電流用回路基板の製造法