JPS6095958A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6095958A JPS6095958A JP20431283A JP20431283A JPS6095958A JP S6095958 A JPS6095958 A JP S6095958A JP 20431283 A JP20431283 A JP 20431283A JP 20431283 A JP20431283 A JP 20431283A JP S6095958 A JPS6095958 A JP S6095958A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chips
- semiconductor
- islands
- external leads
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は高密度実装が可能な半導体記憶装置に門する。
従来の半導体装置なm/図に示す。この半導体装置は、
アイランドS上に半導体チップlをグイボンディングし
、次にワイヤ3にて半導体デツプ/上のポンディングパ
ッドと内部リード6とを接続し、その後樹脂ダにてモー
ルドし、成形して完成する。近年高密度実装への要求は
ますます厳しくなってきている。従来の半導体装置で高
密度実装をするために、■外部リードの巾を細くしたり
、間隙を狭くしたりして半導体装置全体を小さくする、
■半導体チップ自体の集積度をあげてサイズを小さくす
る、■半導体装置の実装間隔を小さくする、等の対策が
とられている。しかしながらこれらの対策によっても要
求に応えるような高密度実装は困難であった。
アイランドS上に半導体チップlをグイボンディングし
、次にワイヤ3にて半導体デツプ/上のポンディングパ
ッドと内部リード6とを接続し、その後樹脂ダにてモー
ルドし、成形して完成する。近年高密度実装への要求は
ますます厳しくなってきている。従来の半導体装置で高
密度実装をするために、■外部リードの巾を細くしたり
、間隙を狭くしたりして半導体装置全体を小さくする、
■半導体チップ自体の集積度をあげてサイズを小さくす
る、■半導体装置の実装間隔を小さくする、等の対策が
とられている。しかしながらこれらの対策によっても要
求に応えるような高密度実装は困難であった。
本発明は上記事情を考慮してなされたもので飛P的な高
密度実装が可能な半導体装1^を提供することを目的と
する。
密度実装が可能な半導体装1^を提供することを目的と
する。
この目的を達成するために本発明による半導体装置は、
半導体チップがマウントされ電気的配置t!i!された
第1および第2の基体部を備え、これら第1および第一
の基体部の非マウント面を貼り合わせて封止成型したこ
とを/r!1′徴と−3る。
半導体チップがマウントされ電気的配置t!i!された
第1および第2の基体部を備え、これら第1および第一
の基体部の非マウント面を貼り合わせて封止成型したこ
とを/r!1′徴と−3る。
本発明の一実施例による半導体装置を第2図に示す。第
1の基体部は、テープ/7上のリードフレームのアイラ
ンド13に半導体チップl/をダイボンディングし、次
にワイヤ13により内部リード16と半導体チップl1
間を配線して形成する。同様に第コの基体部はテープ/
7’上のリードフレームのアイランド15’に半導体チ
ップ//’をダイボンディングし、次にワイヤ73′に
より内部リード76′と半導体チップ//’間を配線し
て形成する。そしてこれら第1および第コの基体部の非
マウント面を接着剤−/で貼り合せ、その後、樹脂刀で
モールドし、外部リード/、2./、2′を切断して成
型する。第1および第コの基体部を貼り合せるための接
着剤としてはエポキシ系接着剤、ポリイミド系接着剤、
シリコン系接着剤が望ましいが、ポリイミド系両面テー
プにより貼り合せてもよい。またテープ/7゜77′は
内部リード/A、/A’の範囲までであったが、外部リ
ード/2./λ′下にまで設けるようにしてもよい。ま
た外部リードlコ、lコ′は電気的に接触しても、しな
くともよいが、それに応じて半導体チップ11゜//’
の股引を変える必要がある。さらに外部リード/、2.
/:1’を曲げないフラットパッケージタイプにしても
よい。
1の基体部は、テープ/7上のリードフレームのアイラ
ンド13に半導体チップl/をダイボンディングし、次
にワイヤ13により内部リード16と半導体チップl1
間を配線して形成する。同様に第コの基体部はテープ/
7’上のリードフレームのアイランド15’に半導体チ
ップ//’をダイボンディングし、次にワイヤ73′に
より内部リード76′と半導体チップ//’間を配線し
て形成する。そしてこれら第1および第コの基体部の非
マウント面を接着剤−/で貼り合せ、その後、樹脂刀で
モールドし、外部リード/、2./、2′を切断して成
型する。第1および第コの基体部を貼り合せるための接
着剤としてはエポキシ系接着剤、ポリイミド系接着剤、
シリコン系接着剤が望ましいが、ポリイミド系両面テー
プにより貼り合せてもよい。またテープ/7゜77′は
内部リード/A、/A’の範囲までであったが、外部リ
ード/2./λ′下にまで設けるようにしてもよい。ま
た外部リードlコ、lコ′は電気的に接触しても、しな
くともよいが、それに応じて半導体チップ11゜//’
の股引を変える必要がある。さらに外部リード/、2.
/:1’を曲げないフラットパッケージタイプにしても
よい。
また、先の実施例では樹脂モールドしたが、セラミック
パッケージやサーディッグタイプのパッケージ等の他の
封止手段でもよい。また電気的配線方法はワイヤポンデ
ィング法に限らずフリップチップ方等のワイヤレスポン
ディング法でもよい。
パッケージやサーディッグタイプのパッケージ等の他の
封止手段でもよい。また電気的配線方法はワイヤポンデ
ィング法に限らずフリップチップ方等のワイヤレスポン
ディング法でもよい。
以上の通り本発明によれば同一面積に2倍の半導体チッ
プを実装することができ、飛躍的な高密度実装が可能で
ある。また一方の基体部の半導体チップが不良となって
も、他方の基体部の半導体チップにより動作が可能であ
り、実質的に故障W率を低下することができる。
プを実装することができ、飛躍的な高密度実装が可能で
ある。また一方の基体部の半導体チップが不良となって
も、他方の基体部の半導体チップにより動作が可能であ
り、実質的に故障W率を低下することができる。
第1図(al l (b)は従来の半シ!1体装αのl
!、I面図および平面図、第1図は本発明の一実施例1
・こよる゛1パ導体装置の断面図である。 ハ・・半導体チップ、コ用外部リード、3・・・ワイヤ
、ダ・・・樹脂、!・・・アイランド、6・・・内部リ
ード、//、//’・・・半導体チップ、/コ、/J’
・・・外部リード、/、3. /3’−1フィーY、
/に、 /!r’−,,アイランド、/4 、 /A
’ ・−・内部リード、コト・・接着剤、22・・・樹
脂。 出願人代理人 猪 股 清 ?l 図 朽 2 図
!、I面図および平面図、第1図は本発明の一実施例1
・こよる゛1パ導体装置の断面図である。 ハ・・半導体チップ、コ用外部リード、3・・・ワイヤ
、ダ・・・樹脂、!・・・アイランド、6・・・内部リ
ード、//、//’・・・半導体チップ、/コ、/J’
・・・外部リード、/、3. /3’−1フィーY、
/に、 /!r’−,,アイランド、/4 、 /A
’ ・−・内部リード、コト・・接着剤、22・・・樹
脂。 出願人代理人 猪 股 清 ?l 図 朽 2 図
Claims (1)
- 半導体チップがマウントされ電気的配線された第1およ
び第2の基体部を備え、これら第1および第一の基体部
の非マウント面を貼り合せて封止成型したことを特徴と
する半増体装餞。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20431283A JPS6095958A (ja) | 1983-10-31 | 1983-10-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20431283A JPS6095958A (ja) | 1983-10-31 | 1983-10-31 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6095958A true JPS6095958A (ja) | 1985-05-29 |
Family
ID=16488396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20431283A Pending JPS6095958A (ja) | 1983-10-31 | 1983-10-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6095958A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5463253A (en) * | 1990-03-15 | 1995-10-31 | Fujitsu Limited | Semiconductor device having a plurality of chips |
US5479051A (en) * | 1992-10-09 | 1995-12-26 | Fujitsu Limited | Semiconductor device having a plurality of semiconductor chips |
US6069025A (en) * | 1994-11-15 | 2000-05-30 | Lg Semicon Co., Ltd. | Method for packaging a semiconductor device |
-
1983
- 1983-10-31 JP JP20431283A patent/JPS6095958A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5463253A (en) * | 1990-03-15 | 1995-10-31 | Fujitsu Limited | Semiconductor device having a plurality of chips |
US5479051A (en) * | 1992-10-09 | 1995-12-26 | Fujitsu Limited | Semiconductor device having a plurality of semiconductor chips |
US6069025A (en) * | 1994-11-15 | 2000-05-30 | Lg Semicon Co., Ltd. | Method for packaging a semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3332516B2 (ja) | 露出裏面を有する熱強化型半導体デバイスと、その製造方法 | |
US5352632A (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
KR950005446B1 (ko) | 수지봉지형 반도체장치 | |
JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
US6590279B1 (en) | Dual-chip integrated circuit package and method of manufacturing the same | |
JP2983620B2 (ja) | 半導体装置及びその製造方法 | |
JPS6095958A (ja) | 半導体装置 | |
JPH0322544A (ja) | 半導体装置 | |
JPH05121632A (ja) | 半導体装置 | |
JP2682200B2 (ja) | 半導体装置 | |
JP2539763B2 (ja) | 半導体装置の実装方法 | |
JPS63293963A (ja) | 樹脂封止型半導体装置 | |
JPH0936300A (ja) | 半導体装置およびその製造方法 | |
US20030201546A1 (en) | Resin-sealed semiconductor device | |
KR100532947B1 (ko) | 회로 형성면에 중앙 패드를 갖는 제1 및 제2 반도체 칩을적층하여 패키징하는 방법 | |
JPH0430563A (ja) | 半導体集積回路装置 | |
JP2551354B2 (ja) | 樹脂封止型半導体装置 | |
JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
JPH1126643A (ja) | 半導体装置 | |
JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
JPH0250438A (ja) | 半導体記憶装置 | |
JP2963952B2 (ja) | 半導体装置 | |
JPH06268152A (ja) | 半導体集積回路装置 | |
JPH04179245A (ja) | 半導体装置 |