JPH06268152A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH06268152A JPH06268152A JP5049749A JP4974993A JPH06268152A JP H06268152 A JPH06268152 A JP H06268152A JP 5049749 A JP5049749 A JP 5049749A JP 4974993 A JP4974993 A JP 4974993A JP H06268152 A JPH06268152 A JP H06268152A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- circuit device
- integrated circuit
- film
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 積層されたＴＡＢのフィルムリードとリード
フレームとの一括ボンディングが可能で、同一パターン
の半導体チップがそのまま使用可能な半導体集積回路装
置を提供する。 【構成】 ＴＡＢを用いて積層された半導体チップ２か
らなるものであって、半導体チップ２と電気的に接続さ
れたＴＡＢの複数のフィルムリード３をリードフレーム
４の接続パッド４ａ上に並列に接続する。また、前記の
半導体チップ２を同一方向を向けて積層する。
フレームとの一括ボンディングが可能で、同一パターン
の半導体チップがそのまま使用可能な半導体集積回路装
置を提供する。 【構成】 ＴＡＢを用いて積層された半導体チップ２か
らなるものであって、半導体チップ２と電気的に接続さ
れたＴＡＢの複数のフィルムリード３をリードフレーム
４の接続パッド４ａ上に並列に接続する。また、前記の
半導体チップ２を同一方向を向けて積層する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路装置
に関し、特にＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ
ｂｏｎｄｉｎｇ）を用いて積層された半導体チップから
なる半導体集積回路装置について有効な技術に関する。
に関し、特にＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ
ｂｏｎｄｉｎｇ）を用いて積層された半導体チップから
なる半導体集積回路装置について有効な技術に関する。
【０００２】
【従来の技術】近年の半導体集積回路装置は、メモリ容
量の増大化、多機能化、さらには実装密度の向上が要求
されており、このような背景のもとに複数の半導体チッ
プを１つのパッケージに収納する、いわゆるマルチチッ
プパッケージに関する技術が種々提案されている。
量の増大化、多機能化、さらには実装密度の向上が要求
されており、このような背景のもとに複数の半導体チッ
プを１つのパッケージに収納する、いわゆるマルチチッ
プパッケージに関する技術が種々提案されている。
【０００３】このマルチチップパッケージについての実
装技術の１つとして、特願平３−５０５８５１に開示さ
れているように、ＴＡＢに接続された半導体チップを２
個背中合わせにしてリードフレームと接続したものが知
られている。
装技術の１つとして、特願平３−５０５８５１に開示さ
れているように、ＴＡＢに接続された半導体チップを２
個背中合わせにしてリードフレームと接続したものが知
られている。
【０００４】
【発明が解決しようとする課題】しかし、前記の実装方
法はＴＡＢのフィルムリードを重ねた上でリードフレー
ムに接続するものであるが、リードフレームに接続され
るフィルムリードが１つの場合や複数の場合があるため
に、リードフレームとフィルムリードとの接続部位の高
さが均一でなくなってしまう。
法はＴＡＢのフィルムリードを重ねた上でリードフレー
ムに接続するものであるが、リードフレームに接続され
るフィルムリードが１つの場合や複数の場合があるため
に、リードフレームとフィルムリードとの接続部位の高
さが均一でなくなってしまう。
【０００５】そのために、高さの低い部位におけるリー
ドフレームとフィルムリードとのボンディングが不完全
となる可能性があるため、平坦なボンディングツールを
有する通常のボンダによる一括ボンディングを行うこと
ができず、コスト高を招く要因となる。
ドフレームとフィルムリードとのボンディングが不完全
となる可能性があるため、平坦なボンディングツールを
有する通常のボンダによる一括ボンディングを行うこと
ができず、コスト高を招く要因となる。
【０００６】また、同一のリードフレームに接続される
２つのフィルムリードには同一の電気的信号が流れるた
めに、前記のような２個の半導体チップを背中合わせに
する実装方法では、同一パターンの半導体チップをその
まま使用することができない。
２つのフィルムリードには同一の電気的信号が流れるた
めに、前記のような２個の半導体チップを背中合わせに
する実装方法では、同一パターンの半導体チップをその
まま使用することができない。
【０００７】したがって、パターンを反転させた半導体
チップが別に必要となり、やはりコスト高を招く要因と
なる。
チップが別に必要となり、やはりコスト高を招く要因と
なる。
【０００８】さらに、半導体チップが積層された半導体
集積回路装置においては、異種の半導体チップを積層す
ることによる、いわゆるマルチチップモジュール化が要
求されているが、そのためにはフィルムリードのパター
ンが僅かに異なった２種のＴＡＢが必要とされることが
ある。
集積回路装置においては、異種の半導体チップを積層す
ることによる、いわゆるマルチチップモジュール化が要
求されているが、そのためにはフィルムリードのパター
ンが僅かに異なった２種のＴＡＢが必要とされることが
ある。
【０００９】ここで、このようなフィルムリードのパタ
ーンが僅かに異なるＴＡＢを、汎用性をもたせた１種の
ＴＡＢで実現することができれば、前記のようなマルチ
チップモジュール化が大幅に推進されることになる。
ーンが僅かに異なるＴＡＢを、汎用性をもたせた１種の
ＴＡＢで実現することができれば、前記のようなマルチ
チップモジュール化が大幅に推進されることになる。
【００１０】そこで、本発明の目的は、ＴＡＢを用いて
半導体チップを積層した半導体パッケージであって、フ
ィルムリードとリードフレームとの一括ボンディングが
可能な半導体集積回路装置に関する技術を提供すること
にある。
半導体チップを積層した半導体パッケージであって、フ
ィルムリードとリードフレームとの一括ボンディングが
可能な半導体集積回路装置に関する技術を提供すること
にある。
【００１１】本発明の他の目的は、ＴＡＢを用いて半導
体チップを積層した半導体パッケージであって、同一パ
ターンの半導体チップがそのまま使用可能な半導体集積
回路装置に関する技術を提供することにある。
体チップを積層した半導体パッケージであって、同一パ
ターンの半導体チップがそのまま使用可能な半導体集積
回路装置に関する技術を提供することにある。
【００１２】本発明のさらに他の目的は、１種で異なる
パターンの電気的接続を実現することができるようなＴ
ＡＢを用いた半導体集積回路装置に関する技術を提供す
ることにある。
パターンの電気的接続を実現することができるようなＴ
ＡＢを用いた半導体集積回路装置に関する技術を提供す
ることにある。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、次の通
りである。
発明のうち、代表的なものの概要を説明すれば、次の通
りである。
【００１５】すなわち、本発明の半導体集積回路装置
は、ＴＡＢを用いて積層された半導体チップからなるも
のであって、半導体チップと電気的に接続されたＴＡＢ
の複数のフィルムリードがリードフレームの接続パッド
上に並列に接続されているものである。
は、ＴＡＢを用いて積層された半導体チップからなるも
のであって、半導体チップと電気的に接続されたＴＡＢ
の複数のフィルムリードがリードフレームの接続パッド
上に並列に接続されているものである。
【００１６】この場合において、前記の半導体チップ
が、同一方向を向いて積層されているものとすることが
できる。
が、同一方向を向いて積層されているものとすることが
できる。
【００１７】さらに、前記のリードフレームの接続パッ
ドに凹状部が形成され、この凹状部にフィルムリードが
係合されることによって、フィルムリードとリードフレ
ームとが電気的に接続されるものとすることができる。
ドに凹状部が形成され、この凹状部にフィルムリードが
係合されることによって、フィルムリードとリードフレ
ームとが電気的に接続されるものとすることができる。
【００１８】そして、前記ＴＡＢのフィルムリードの一
部が、１つのボンディングパッド接続部と複数のリード
フレーム接続部とから形成され、任意のリードフレーム
接続部を切断することによって、配線パターンの異なっ
たフィルムリードとすることができる。
部が、１つのボンディングパッド接続部と複数のリード
フレーム接続部とから形成され、任意のリードフレーム
接続部を切断することによって、配線パターンの異なっ
たフィルムリードとすることができる。
【００１９】
【作用】半導体チップと電気的に接続されたＴＡＢの複
数のフィルムリードがリードフレームの接続パッド上に
並列に接続された半導体集積回路装置によれば、フィル
ムリードとリードフレームとの接続部位の高さはすべて
均一となるので、平坦なボンディングツールを有する通
常のボンダによる一括ボンディングが可能となる。さら
に、全てのフィルムリードとリードフレームとを共晶合
金法によるボンディングで接続することが可能になる。
数のフィルムリードがリードフレームの接続パッド上に
並列に接続された半導体集積回路装置によれば、フィル
ムリードとリードフレームとの接続部位の高さはすべて
均一となるので、平坦なボンディングツールを有する通
常のボンダによる一括ボンディングが可能となる。さら
に、全てのフィルムリードとリードフレームとを共晶合
金法によるボンディングで接続することが可能になる。
【００２０】さらに、半導体チップが同一方向を向いて
積層された半導体集積回路装置によれば、同一のリード
フレームと接続された上下のフィルムリードに流れる同
一の電気的信号と一致させるためパターンを反転した半
導体チップが不要となり、同一パターンの２個の半導体
チップをそのまま使用することができる。
積層された半導体集積回路装置によれば、同一のリード
フレームと接続された上下のフィルムリードに流れる同
一の電気的信号と一致させるためパターンを反転した半
導体チップが不要となり、同一パターンの２個の半導体
チップをそのまま使用することができる。
【００２１】リードフレームの接続パッドに凹状部が形
成され、この凹状部にフィルムリードが係合された構成
の半導体集積回路装置によれば、ボンディング時におけ
るリードフレーム４とフィルムリード３とのずれを防止
することができるので、両者の非接触に起因する導通不
良を未然に防止することができる。
成され、この凹状部にフィルムリードが係合された構成
の半導体集積回路装置によれば、ボンディング時におけ
るリードフレーム４とフィルムリード３とのずれを防止
することができるので、両者の非接触に起因する導通不
良を未然に防止することができる。
【００２２】そして、ＴＡＢのフィルムリードの一部
が、１つのボンディングパッド接続部と複数のリードフ
レーム接続部とから形成された半導体集積回路装置によ
れば、任意のリードフレーム接続部を切断することによ
って、１つのＴＡＢで配線パターンの異なったフィルム
リードが実現でき、異種の半導体チップを積層して電気
的に接続することができる。
が、１つのボンディングパッド接続部と複数のリードフ
レーム接続部とから形成された半導体集積回路装置によ
れば、任意のリードフレーム接続部を切断することによ
って、１つのＴＡＢで配線パターンの異なったフィルム
リードが実現でき、異種の半導体チップを積層して電気
的に接続することができる。
【００２３】
【実施例１】図１は本発明の一実施例である半導体集積
回路装置を示す断面図、図２はその半導体集積回路装置
において半導体チップを取り付けたＴＡＢを示す平面
図、図３はそのＴＡＢをフォーミングした状態示す断面
図、図４はそのＴＡＢをリードフレームにボンディング
した状態を示す平面図、そして図５はそのＴＡＢのフィ
ルムリードとリードフレームとの接続部を示す斜視図で
ある。
回路装置を示す断面図、図２はその半導体集積回路装置
において半導体チップを取り付けたＴＡＢを示す平面
図、図３はそのＴＡＢをフォーミングした状態示す断面
図、図４はそのＴＡＢをリードフレームにボンディング
した状態を示す平面図、そして図５はそのＴＡＢのフィ
ルムリードとリードフレームとの接続部を示す斜視図で
ある。
【００２４】まず、本実施例の半導体集積回路装置の構
成について説明する。
成について説明する。
【００２５】本実施例の半導体集積回路装置は、図１に
示すように、上下のＴＡＢ１にそれぞれ接続され、同一
方向を向くようにして積層された同一パターンの半導体
チップ２と、この半導体チップ２と電気的に接続された
フィルムリード３と、さらにこのフィルムリード３と電
気的に接続されたリードフレーム４とで構成されてい
る。
示すように、上下のＴＡＢ１にそれぞれ接続され、同一
方向を向くようにして積層された同一パターンの半導体
チップ２と、この半導体チップ２と電気的に接続された
フィルムリード３と、さらにこのフィルムリード３と電
気的に接続されたリードフレーム４とで構成されてい
る。
【００２６】フィルムリード３の下面には、このフィル
ムリード３が張り付けられているフィルムキャリヤ５が
残存され、また、半導体チップ２とフィルムリード３と
のボンディング部であるボンディングパッド２ａとバン
プ（図示せず）の周辺は、たとえばポッティング方式に
よって形成された保護樹脂６によって被われている。
ムリード３が張り付けられているフィルムキャリヤ５が
残存され、また、半導体チップ２とフィルムリード３と
のボンディング部であるボンディングパッド２ａとバン
プ（図示せず）の周辺は、たとえばポッティング方式に
よって形成された保護樹脂６によって被われている。
【００２７】そして、外周雰囲気からの汚染や破損から
半導体チップ２を保護するために、リードフレーム４の
一部を残して、封止材７によりモールドされている。
半導体チップ２を保護するために、リードフレーム４の
一部を残して、封止材７によりモールドされている。
【００２８】この半導体チップ２は、図２に示すように
ＴＡＢ１のフィルムリード３とボンディングされてお
り、また、半導体チップ２が接続されたＴＡＢ１は、図
３に示すようにフォーミングされている。
ＴＡＢ１のフィルムリード３とボンディングされてお
り、また、半導体チップ２が接続されたＴＡＢ１は、図
３に示すようにフォーミングされている。
【００２９】また、それぞれ半導体チップが接続された
上下２つのＴＡＢ１は、図４に示すように、水平方向に
僅かに相対移動されてリードフレーム４とボンディング
され、さらに、図５に示すように、上下のＴＡＢ１のフ
ィルムリード３は、リードフレーム４の接続パッド４ａ
上に並列に接続されている。
上下２つのＴＡＢ１は、図４に示すように、水平方向に
僅かに相対移動されてリードフレーム４とボンディング
され、さらに、図５に示すように、上下のＴＡＢ１のフ
ィルムリード３は、リードフレーム４の接続パッド４ａ
上に並列に接続されている。
【００３０】つぎに、本実施例の半導体集積回路装置の
作用について説明する。
作用について説明する。
【００３１】前記のように、本実施例の半導体集積回路
装置においては、半導体チップ２がそれぞれ接続された
上下のＴＡＢ１のフィルムリード３を、この上下のＴＡ
Ｂ１を水平方向に僅かに相対移動させてリードフレーム
４とボンディングすることによって、フィルムリード３
がリードフレーム４の接続パッド４ａ上に並列に接続さ
れている。
装置においては、半導体チップ２がそれぞれ接続された
上下のＴＡＢ１のフィルムリード３を、この上下のＴＡ
Ｂ１を水平方向に僅かに相対移動させてリードフレーム
４とボンディングすることによって、フィルムリード３
がリードフレーム４の接続パッド４ａ上に並列に接続さ
れている。
【００３２】したがって、１つのリードフレーム４と接
続されるフィルムリード３の数が１つであっても複数で
あっても、その接続部位の高さはすべて均一となるた
め、平坦なボンディングツールを有する通常のボンダに
よるフィルムリード３とリードフレーム４との一括ボン
ディングが可能となる。
続されるフィルムリード３の数が１つであっても複数で
あっても、その接続部位の高さはすべて均一となるた
め、平坦なボンディングツールを有する通常のボンダに
よるフィルムリード３とリードフレーム４との一括ボン
ディングが可能となる。
【００３３】さらに、この場合、全てのフィルムリード
３をリードフレーム４と接触させることができるので、
たとえばリードフレーム４側にすずメッキを、フィルム
リード３側に金メッキを施して共晶合金法によるボンデ
ィングも可能になる。
３をリードフレーム４と接触させることができるので、
たとえばリードフレーム４側にすずメッキを、フィルム
リード３側に金メッキを施して共晶合金法によるボンデ
ィングも可能になる。
【００３４】また、本実施例の半導体集積回路装置にお
いては、半導体チップ２は同一方向を向くようにして積
層されている。
いては、半導体チップ２は同一方向を向くようにして積
層されている。
【００３５】したがって、背中合わせに半導体チップ２
を積層した半導体集積回路装置と異なって、同一のリー
ドフレーム４と接続された上下一対のフィルムリード３
に流れる同一の電気的信号と一致させるためパターンを
反転した半導体チップ２が不要となり、同一パターンの
２個の半導体チップ２をそのまま使用することができ
る。
を積層した半導体集積回路装置と異なって、同一のリー
ドフレーム４と接続された上下一対のフィルムリード３
に流れる同一の電気的信号と一致させるためパターンを
反転した半導体チップ２が不要となり、同一パターンの
２個の半導体チップ２をそのまま使用することができ
る。
【００３６】
【実施例２】図６は本発明の他の実施例である半導体集
積回路装置を示す断面図である。
積回路装置を示す断面図である。
【００３７】本実施例の半導体集積回路装置は、４つの
半導体チップ２が積層されたものからなり、ＴＡＢ１に
それぞれ接続され、同一方向を向くようにして積層され
た同一パターンの半導体チップ２と、この半導体チップ
２と電気的に接続されたフィルムリード３と、さらにこ
のフィルムリード３と電気的に接続されたリードフレー
ム４とで構成されている。
半導体チップ２が積層されたものからなり、ＴＡＢ１に
それぞれ接続され、同一方向を向くようにして積層され
た同一パターンの半導体チップ２と、この半導体チップ
２と電気的に接続されたフィルムリード３と、さらにこ
のフィルムリード３と電気的に接続されたリードフレー
ム４とで構成されている。
【００３８】そして、上方の２つの半導体チップ２と接
続されたフィルムリード３はリードフレーム４の上面
に、下方の２つの半導体チップ２と接続されたフィルム
リード３はリードフレーム４の下面に、それぞれボンデ
ィングされている。
続されたフィルムリード３はリードフレーム４の上面
に、下方の２つの半導体チップ２と接続されたフィルム
リード３はリードフレーム４の下面に、それぞれボンデ
ィングされている。
【００３９】さらに、それぞれ半導体チップ２が接続さ
れた上方および下方のそれぞれ２つのＴＡＢ１は、水平
方向に僅かに相対移動されてリードフレーム４とボンデ
ィングされており、このそれぞれ２つのＴＡＢ１のフィ
ルムリード３は、リードフレーム４の接続パッド４ａ上
に並列に接続されている。
れた上方および下方のそれぞれ２つのＴＡＢ１は、水平
方向に僅かに相対移動されてリードフレーム４とボンデ
ィングされており、このそれぞれ２つのＴＡＢ１のフィ
ルムリード３は、リードフレーム４の接続パッド４ａ上
に並列に接続されている。
【００４０】本実施例の半導体集積回路装置において
も、半導体チップ２が接続された上方および下方のそれ
ぞれ２つのＴＡＢ１のフィルムリード３は、リードフレ
ーム４の接続パッド４ａ上に並列に接続されているの
で、その接続部位の高さはすべて均一となり、平坦なボ
ンディングツールを有する通常のボンダによる一括ボン
ディングが可能となる。
も、半導体チップ２が接続された上方および下方のそれ
ぞれ２つのＴＡＢ１のフィルムリード３は、リードフレ
ーム４の接続パッド４ａ上に並列に接続されているの
で、その接続部位の高さはすべて均一となり、平坦なボ
ンディングツールを有する通常のボンダによる一括ボン
ディングが可能となる。
【００４１】また、前記実施例１の半導体集積回路装置
と同様に、全てのフィルムリード３をリードフレーム４
と接触させることができるので、共晶合金法によるボン
ディングも可能になる。
と同様に、全てのフィルムリード３をリードフレーム４
と接触させることができるので、共晶合金法によるボン
ディングも可能になる。
【００４２】さらに、４つの半導体チップ２はすべて同
一方向を向くようにして積層されているので、パターン
を反転した半導体チップ２は不要となり、同一パターン
の半導体チップ２をそのまま使用することができる。
一方向を向くようにして積層されているので、パターン
を反転した半導体チップ２は不要となり、同一パターン
の半導体チップ２をそのまま使用することができる。
【００４３】
【実施例３】図７は本発明のさらに他の実施例である半
導体集積回路装置のフィルムリードとリードフレームと
の接続部を示す斜視図である。
導体集積回路装置のフィルムリードとリードフレームと
の接続部を示す斜視図である。
【００４４】すなわち、本実施例の半導体集積回路装置
におけるリードフレーム４の接続パッド４ａには凹状部
４ａ1 が形成され、この凹状部４ａ1 にフィルムリード
３が係合されることによって、両者が電気的に接続され
るようになっている。
におけるリードフレーム４の接続パッド４ａには凹状部
４ａ1 が形成され、この凹状部４ａ1 にフィルムリード
３が係合されることによって、両者が電気的に接続され
るようになっている。
【００４５】本実施例の半導体集積回路装置によれば、
リードフレーム４の接続パッド４ａに形成された凹状部
４ａ1 にフィルムリード３を係合させることにより、ボ
ンディング時におけるリードフレーム４とフィルムリー
ド３とのずれを防止して、両者の非接触に起因する導通
不良を未然に防止することができる。
リードフレーム４の接続パッド４ａに形成された凹状部
４ａ1 にフィルムリード３を係合させることにより、ボ
ンディング時におけるリードフレーム４とフィルムリー
ド３とのずれを防止して、両者の非接触に起因する導通
不良を未然に防止することができる。
【００４６】
【実施例４】図８および図９は、本発明のさらに他の実
施例である半導体集積回路装置において半導体チップを
取り付けたＴＡＢを示す平面図である。
施例である半導体集積回路装置において半導体チップを
取り付けたＴＡＢを示す平面図である。
【００４７】本実施例の半導体集積回路装置に用いられ
るＴＡＢ１のフィルムリードは、その一部が１つのボン
ディングパッド接続部３ａと複数のリードフレーム接続
部３ｂが形成されているものよりなる。そして図８およ
び図９に示すように、必要なリードフレーム接続部のみ
を残し、他のリードフレーム接続部は切断されている。
るＴＡＢ１のフィルムリードは、その一部が１つのボン
ディングパッド接続部３ａと複数のリードフレーム接続
部３ｂが形成されているものよりなる。そして図８およ
び図９に示すように、必要なリードフレーム接続部のみ
を残し、他のリードフレーム接続部は切断されている。
【００４８】このように、本実施例の半導体集積回路装
置に用いられるＴＡＢによれば、フィルムリードの任意
のリードフレーム接続部を切断することによって、１つ
のＴＡＢで配線パターンの異なったフィルムリードを実
現することができる。
置に用いられるＴＡＢによれば、フィルムリードの任意
のリードフレーム接続部を切断することによって、１つ
のＴＡＢで配線パターンの異なったフィルムリードを実
現することができる。
【００４９】したがって、このＴＡＢによって異種の半
導体チップを積層して、電気的に接続することができ、
半導体集積回路装置のマルチチップモジュール化を推進
することができる。
導体チップを積層して、電気的に接続することができ、
半導体集積回路装置のマルチチップモジュール化を推進
することができる。
【００５０】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更が可能であることは言うまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更が可能であることは言うまでもない。
【００５１】たとえば、実施例１および２において用い
られる半導体チップは同一パターンの半導体チップであ
るが、１つのリードフレームと接続される一対のフィル
ムリードを流れる電気的信号によって異なるパターンの
半導体チップを駆動させることができるならば、このよ
うな半導体チップを積層することも可能である。
られる半導体チップは同一パターンの半導体チップであ
るが、１つのリードフレームと接続される一対のフィル
ムリードを流れる電気的信号によって異なるパターンの
半導体チップを駆動させることができるならば、このよ
うな半導体チップを積層することも可能である。
【００５２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば下
記の通りである。
表的なものによって得られる効果を簡単に説明すれば下
記の通りである。
【００５３】(1) 半導体チップと電気的に接続されたＴ
ＡＢの複数のフィルムリードがリードフレームの接続パ
ッド上に並列に接続された半導体集積回路装置によれ
ば、１つのリードフレームと接続されるフィルムリード
の数が１つであっても複数であっても、その接続部位の
高さはすべて均一となるので、平坦なボンディングツー
ルを有する通常のボンダによるフィルムリードとリード
フレームとの一括ボンディングが可能となる。したがっ
て、ボンディング面の形状の異なるボンディングツール
が不要となり、コストダウンを図ることができ、また、
ボンディングの容易化を図ることができる。
ＡＢの複数のフィルムリードがリードフレームの接続パ
ッド上に並列に接続された半導体集積回路装置によれ
ば、１つのリードフレームと接続されるフィルムリード
の数が１つであっても複数であっても、その接続部位の
高さはすべて均一となるので、平坦なボンディングツー
ルを有する通常のボンダによるフィルムリードとリード
フレームとの一括ボンディングが可能となる。したがっ
て、ボンディング面の形状の異なるボンディングツール
が不要となり、コストダウンを図ることができ、また、
ボンディングの容易化を図ることができる。
【００５４】(2) さらに、全てのフィルムリードをリー
ドフレームと接触させることができるので、たとえばリ
ードフレーム側にすずメッキを、フィルムリード側に金
メッキを施して共晶合金法によるボンディングも可能に
なる。したがって、フィルムリードとリードフレームと
の接続が機械的にも、電気的にも強固なものとすること
ができ、ボンディングの信頼性が向上される。
ドフレームと接触させることができるので、たとえばリ
ードフレーム側にすずメッキを、フィルムリード側に金
メッキを施して共晶合金法によるボンディングも可能に
なる。したがって、フィルムリードとリードフレームと
の接続が機械的にも、電気的にも強固なものとすること
ができ、ボンディングの信頼性が向上される。
【００５５】(3) 半導体チップが同一方向を向いて積層
された半導体集積回路装置によれば、半導体チップを背
中合わせにして積層した半導体集積回路装置と異なっ
て、同一のリードフレームと接続された上下のフィルム
リードに流れる同一の電気的信号と一致させるためパタ
ーンを反転した半導体チップが不要となるので、同一パ
ターンの２個の半導体チップをそのまま使用することが
でき、コストダウンを図ることができる。
された半導体集積回路装置によれば、半導体チップを背
中合わせにして積層した半導体集積回路装置と異なっ
て、同一のリードフレームと接続された上下のフィルム
リードに流れる同一の電気的信号と一致させるためパタ
ーンを反転した半導体チップが不要となるので、同一パ
ターンの２個の半導体チップをそのまま使用することが
でき、コストダウンを図ることができる。
【００５６】(4) リードフレームの接続パッドに凹状部
が形成され、この凹状部にフィルムリードが係合された
構成の半導体集積回路装置によれば、ボンディング時に
おけるリードフレーム４とフィルムリード３とのずれを
防止することができるので、両者の非接触に起因する導
通不良を未然に防止することができ、ボンディングの信
頼性がさらに向上される。
が形成され、この凹状部にフィルムリードが係合された
構成の半導体集積回路装置によれば、ボンディング時に
おけるリードフレーム４とフィルムリード３とのずれを
防止することができるので、両者の非接触に起因する導
通不良を未然に防止することができ、ボンディングの信
頼性がさらに向上される。
【００５７】(5) ＴＡＢのフィルムリードの一部が、１
つのボンディングパッド接続部と複数のリードフレーム
接続部とから形成された半導体集積回路装置によれば、
任意のリードフレーム接続部を切断することによって、
１つのＴＡＢで配線パターンの異なったフィルムリード
が実現できるので、異種の半導体チップを積層して電気
的に接続することができる。したがって、１つのＴＡＢ
で異種の半導体チップを積層することが可能となり、こ
のような異種の半導体チップを積層することによるマル
チチップモジュール化を大幅に推進することができる。
つのボンディングパッド接続部と複数のリードフレーム
接続部とから形成された半導体集積回路装置によれば、
任意のリードフレーム接続部を切断することによって、
１つのＴＡＢで配線パターンの異なったフィルムリード
が実現できるので、異種の半導体チップを積層して電気
的に接続することができる。したがって、１つのＴＡＢ
で異種の半導体チップを積層することが可能となり、こ
のような異種の半導体チップを積層することによるマル
チチップモジュール化を大幅に推進することができる。
【００５８】(6) そして、前記のような半導体集積回路
装置によれば、１つのパッケージに収納できる半導体チ
ップの数を増大させることができる。したがって、メモ
リにおいては大容量化が、他の半導体チップにおいては
高機能化が、実装面積の増大を招くことなく実現でき
る。
装置によれば、１つのパッケージに収納できる半導体チ
ップの数を増大させることができる。したがって、メモ
リにおいては大容量化が、他の半導体チップにおいては
高機能化が、実装面積の増大を招くことなく実現でき
る。
【００５９】(7) さらに、収納する半導体チップの数に
よって容量を変えることができるので、たとえば４Ｍの
ＤＲＡＭを２個積層することにより８ＭのＤＲＡＭとす
るなど、変則的な容量の半導体集積回路装置を実現する
こともできる。
よって容量を変えることができるので、たとえば４Ｍの
ＤＲＡＭを２個積層することにより８ＭのＤＲＡＭとす
るなど、変則的な容量の半導体集積回路装置を実現する
こともできる。
【図１】本発明の実施例１による半導体集積回路装置を
示す断面図である。
示す断面図である。
【図２】図１の半導体集積回路装置において半導体チッ
プを取り付けたＴＡＢを示す平面図である。
プを取り付けたＴＡＢを示す平面図である。
【図３】図２のＴＡＢをフォーミングした状態示す断面
図である。
図である。
【図４】図３のＴＡＢをリードフレームにボンディング
した状態を示す平面図である。
した状態を示す平面図である。
【図５】図４のＴＡＢのフィルムリードとリードフレー
ムとの接続部を示す斜視図である。
ムとの接続部を示す斜視図である。
【図６】本発明の実施例２による半導体集積回路装置を
示す断面図である。
示す断面図である。
【図７】本発明の実施例３による半導体集積回路装置の
フィルムリードとリードフレームとの接続部を示す斜視
図である。
フィルムリードとリードフレームとの接続部を示す斜視
図である。
【図８】本発明の実施例４による半導体集積回路装置に
おいて半導体チップを取り付けたＴＡＢを示す平面図で
ある。
おいて半導体チップを取り付けたＴＡＢを示す平面図で
ある。
【図９】本発明の実施例４による半導体集積回路装置に
おいて半導体チップを取り付けたＴＡＢを示す平面図で
ある。
おいて半導体チップを取り付けたＴＡＢを示す平面図で
ある。
１ ＴＡＢ ２ 半導体チップ ２ａ ボンディングパッド ３ フィルムリード ３ａ ボンディングパッド接続部 ３ｂ リードフレーム接続部 ４ リードフレーム ４ａ 接続パッド ４ａ1 凹状部 ５ フィルムキャリヤ ６ 保護樹脂 ７ 封止材
Claims (5)
- 【請求項１】 ＴＡＢを用いて積層された半導体チップ
からなる半導体集積回路装置であって、前記半導体チッ
プと電気的に接続された前記ＴＡＢの複数のフィルムリ
ードがリードフレームの接続パッド上に並列に接続され
ていることを特徴とする半導体集積回路装置。 - 【請求項２】 前記ＴＡＢの複数の前記フィルムリード
が前記リードフレームの両面の接続パッド上に並列に接
続されていることを特徴とする請求項１記載の半導体集
積回路装置。 - 【請求項３】 前記半導体チップが、同一方向を向いて
積層されていることを特徴とする請求項１または２記載
の半導体集積回路装置。 - 【請求項４】 前記リードフレームの接続パッドに凹状
部が形成され、該凹状部に前記フィルムリードが係合さ
れることによって、前記フィルムリードと前記リードフ
レームとが電気的に接続されることを特徴とする請求項
１、２または３記載の半導体集積回路装置。 - 【請求項５】 前記ＴＡＢのフィルムリードの一部が、
１つのボンディングパッド接続部と複数のリードフレー
ム接続部とから形成され、任意の前記リードフレーム接
続部を切断することによって、配線パターンの異なった
前記フィルムリードとなることを特徴とする請求項１〜
４のいずれか１項に記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5049749A JPH06268152A (ja) | 1993-03-11 | 1993-03-11 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5049749A JPH06268152A (ja) | 1993-03-11 | 1993-03-11 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268152A true JPH06268152A (ja) | 1994-09-22 |
Family
ID=12839836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5049749A Pending JPH06268152A (ja) | 1993-03-11 | 1993-03-11 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268152A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213546A (ja) * | 1994-10-27 | 1996-08-20 | Samsung Electron Co Ltd | 積層形パッケージ |
| JP2014078646A (ja) * | 2012-10-12 | 2014-05-01 | Panasonic Corp | パワーモジュールとその製造方法 |
-
1993
- 1993-03-11 JP JP5049749A patent/JPH06268152A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213546A (ja) * | 1994-10-27 | 1996-08-20 | Samsung Electron Co Ltd | 積層形パッケージ |
| JP2014078646A (ja) * | 2012-10-12 | 2014-05-01 | Panasonic Corp | パワーモジュールとその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6165815A (en) | Method of fabrication of stacked semiconductor devices | |
| US7371612B2 (en) | Method of fabrication of stacked semiconductor devices | |
| US7132753B1 (en) | Stacked die assembly having semiconductor die overhanging support | |
| KR100477020B1 (ko) | 멀티 칩 패키지 | |
| US6359340B1 (en) | Multichip module having a stacked chip arrangement | |
| US6518655B2 (en) | Multi-chip package-type semiconductor device | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| KR100594229B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2582013B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6476474B1 (en) | Dual-die package structure and method for fabricating the same | |
| US20070117266A1 (en) | Method of fabricating a multi-die semiconductor package assembly | |
| US7115441B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| US20020158318A1 (en) | Multi-chip module | |
| US20030042589A1 (en) | Stack chip module | |
| US20060284298A1 (en) | Chip stack package having same length bonding leads | |
| JPS6347259B2 (ja) | ||
| US6201297B1 (en) | Semiconductor device | |
| US20020180020A1 (en) | Three-dimension multi-chip stack package technology | |
| JP3497775B2 (ja) | 半導体装置 | |
| JPH07153904A (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| JPH0322544A (ja) | 半導体装置 | |
| JPH06268152A (ja) | 半導体集積回路装置 | |
| US7009304B2 (en) | Resin-sealed semiconductor device | |
| USRE40061E1 (en) | Multi-chip stacked devices | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 |