JPS61241959A - 半導体モジユ−ル - Google Patents

半導体モジユ−ル

Info

Publication number
JPS61241959A
JPS61241959A JP61032066A JP3206686A JPS61241959A JP S61241959 A JPS61241959 A JP S61241959A JP 61032066 A JP61032066 A JP 61032066A JP 3206686 A JP3206686 A JP 3206686A JP S61241959 A JPS61241959 A JP S61241959A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
lead frame
conductor
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61032066A
Other languages
English (en)
Other versions
JPH0312781B2 (ja
Inventor
リチヤード・ポール・パシビイ
ダグラス・ウオーレス・フエルプ、ジユニア
シグバート・ジヨン・サムエルセン
ウイリアム・キヤロル・ワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS61241959A publication Critical patent/JPS61241959A/ja
Publication of JPH0312781B2 publication Critical patent/JPH0312781B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、環境中の汚染源の侵入に対する抵抗性と、チ
ップの周囲から遠くにあるチップ端子に電気的に接触す
る能力を有する、パッケージされた半導体に関するもの
で、さらにア゛ルファ線に対する障壁としてのアルファ
・バリアを有し、貴金属を節約し、組立てが容易で、電
気的、機械的、熱的性能のすぐれた封入チップとなるパ
ッケージに関するものである。
Ｂ、従来技術 半導体チップを保護コーティングで封入する前に、チッ
プ上にリードを位置決めし、取付けるため、いくつかの
方法が用いられている。
現在使用されている方法は、中央にタブを有するリード
・フレームを用いるもので、半導体チップを封入前に取
付けて使用する。本明細書の実施例の項の最初に第３図
および第４図を参照して説明するように、従来技術では
、半導体チップの周囲近くにある端子パッドを、リード
・フレームにある対応するフィンガに接続する方法が知
られている。
従来技術による半導体パッケージに共通の問題は、金属
リード・フレームのリード線の出口となる金型のパーテ
ィング・ラインに沿って、亀裂を生じることであった。
他の問題は、外部から半導体チップへ、金属リード線に
沿って環境中の汚染源が侵入する径路が比較的短かいこ
とである。さらに他の問題は、チップ表面上のチップ外
周から遠い場所にあるチップの端子パッドへ、金属リー
ド・フレームのフィンガから導体を確実に形成すること
ができないことである。さらに、金属リード線をチップ
端子に接続するために必要なワイヤ・ボンド・リードが
比較的長いた吟、交互に入出力端子を割当てるために、
ワイヤ・ボンド・リードを交差させることができない。
Ｃ０発明が解決しようとする問題点 本発明の目的社、機械的、電気的および熱的性能のすぐ
れた、パッケージされた半導体チップを提供することに
ある。
本発明の他の目的は、リード・フレームのフィンガを他
のチップの端子に接続する能力を有し、これにより異な
る半導体チップに同じパッケージを用いることができる
、パッケージされた半導体チップを提供することにある
。
さらに本発明の他の目的は、アルファ・バリヤを有する
パッケージされたチップを提供することにある。
本発明の他の目的は、金、銀等の貴金属を節約する、パ
ッケージされた半導体チップを提供することにある。
さらに本発明の他の目的は、小型化され、しかもリード
・フ・レームの径路を比較的長く保つことにより、環境
中の腐食性汚染源の侵入を少くしたパッケージに封入さ
れた半導体チップを提供することにある。
さらに本発明の他の目的は、径路長の相当部分がパッケ
ージ材料に封入されたリード・フレーム導体を提供する
ことにある。
本発明の他の目的は、パッケージの完全性を有する、パ
ッケージされた半導体チップを提供することにある。
さらに本発明の他の目的は、パッケージの気密の信頼性
を高めた半導体パッケージを提供することにある。
Ｄ０問題点を解決するための手段 本発明におけるこれらの目的は、複数の導体を有するリ
ード・フレームにより達成される。リード・フレームは
、半導体チップの主要表面上に接着される。好ましい実
施例として、誘電体層、通常アルファ・バリヤをリード
　フレームとチップの間に設け、両方に接着する。後で
述べるようにアルファ・バリヤとチップ、および、アル
ファ・バリヤとリード・フレームの接着には、異なる接
着剤を用いることができる。半導体チップの端子と、リ
ード・フレーム導体とは、ワイヤで接続する。リード・
フレーム、アルファ・バリヤ、半導体チップ、および半
導体端子をリード・フレームの導体に接続するワイヤを
封入して、半導体モジュールを形成する。
本発明のパッケージされた半導体チップは、アルファ・
バリヤに接着した半導体チップからなり、上記のアルフ
ァ・バリヤはリード・フレームの導体に接着されている
。リード・フレームの導体から、半導体チップの端子ま
で、ワイヤが通っている。半導体、アルファ・バリヤお
よび導体は対人材料中に埋め込まれている。
リード・フレームの導体は、半導体チップの中央に沿っ
て位置する端子に近接して設け、短いワイヤ・ボンドに
より半導体チップと電気的に接続することが好ましい。
他の好ましい実施例では、母線を使用するもので、母線
は端子ストリップとして、および熱を散逸させる手段と
して用いられる。
本発明のこれらの目的、特徴および利点を、図面を参照
して下記に説明する。
Ｅ６　　実施例 従来技術によるリード・フレームと、封入された半導体
チップを第３図および第４図に示す。導体のリード・フ
レーム１０は中央サポート・タブ１２を有する。この中
央サポート・タブ１２は、後のワイヤ・ボンドおよび封
入工程中卒導体チップ１４が安定するよう支持し、位置
決めを行う。
第３図に示す導体リード・フレーム１０を用いる場合は
、第４図に示すような長い接続ワイヤ１６がリード・７
レームの導体１８とチップの端子２０を接続する。
対人材料２４に封入する間、導体１８と中央サポート・
タブ１２は、第３図に示すリード・フレームの耳２６に
より支持されている。リード・フレームの封入終了後こ
の耳２６は除去される。導体を対人材料に確実に封入す
るため、少（とも約０．５〜１ｍｍの径路長を必要とす
るので、半導体モジュールの幅は、チップ１４０幅より
１〜２ｍｍ大きくなければならない。
導体１８は、対人材料２４中に短い径路を有するため、
この導体１８の端部なアンカー２２にして、パッケージ
の完全性を確保する。このアンカー２２により、導体１
８は支持されるが、対人材料の上下部分の接着面積は小
さくなる。パッケージの縁部からアンカー２２への径路
が直線的であるため、環境中の腐食性汚染源が侵入する
短い直線的な径路が形成される。
封入前に、半導体チップ１４を中央サポート・タブ１２
に取付げる。これはエポキシ樹脂接着剤を用いて行うこ
とが多い。導体１８をチップの端子２０に接続するワイ
ヤ１６の長さは通常１００ミルである。これらの長いワ
イヤ１６は非常に細いため、インピーダンスが比較的高
（、このため半導体チップ１４に埋め込まれた集積回路
の電気的性能が低下し、応答時間が制限される。リード
・フレームの導体１８は、比較的大きいサポート・タブ
１２およびチップ１４から離さなげればならないために
、長いワイヤ１６が必要となる。
中央サポート・タブ１２と、導体１日の大部分は通常金
メッキまたは銀メッキされている。中央サポート・タブ
１２は面積が太き（、メッキ中に経済的にマスキングを
することができないため、比較的大量の貴金属を必要と
する。
さらに、半導体チップ１４は対人材料により周囲から分
離されているので、チップから発生した熱は容易に散逸
せず、このため作動中の発熱が高（なり、半導体チップ
の寿命が短か（なる。
第１図は本発明の１実施例におけるリード・フレーム６
０、アルファ・バリヤ３２および半導体チップ３４の特
別な関係を示す分解図である。リード・フレーム３０は
金属板で作られ、インデクス穴！＋６が設けられている
。金属板は銅合金のものであることが好ましい。リード
・フレーム３０のリード導体３８を含む。この導体３８
の半導体チップ３４上に延びた部分は、アルファ・バリ
ヤ３２により、半導体チップ３４かも分離されている。
アルファ・バリヤ３２は融点が１７５°Ｃを超える重合
体フィルムで、ハロゲン化物や、Ｎａ、　Ｋ。
Ｐ等の活性金属などのイオン化する物質を含まない。ア
ビル、スギモトおよびイノマタの米国特許第４４２６６
５７号明ａ害に記載されるようなアルファ・バリヤには
ポリイミドのフィルムを用いることができる。このよう
なポリイミド・フィルムにはＤｕｐ、ａｎｔ社のＫ　ａ
　ｐ　ｔ　ｏ　ｎがある。
半導体チップ３４は、図示されていない接着剤層により
、リード・フレーム導体に取付けられる。
リード・フレーム導体または上部活性面に接着剤の薄層
を塗布する。上部活性面はチップの主要表面の１つであ
る。チップの短絡の可能性をさげるため、チップを通常
バシペート用絶縁材料でコーティングする代りに、誘電
性の挿入物を使用することが好ましい。この誘電体挿入
物は、導体とチップとの間に置いたアルファ・バリヤ５
２であることが好ましい。次に接着剤層をアルファ・バ
リヤ３２の両面に塗布するが、各表面に異なる接着）剤
材料を用４泊。
アル７、ア・バリヤとして効果的に作用し、しかも効果
的に熱を伝達させるた°めには、アルファ・バリヤ３２
の厚みは約１．５〜２ミルとすべきである。
半導体チップ３４１ｆｒ：、第１の接着剤層により、ア
ルファ・バリヤ６２に接着する。第１の接着剤層はエポ
キシ、アクリル、シリコーン、ポリイミドの中から選択
されるが、シリコーンは腐食性が最も小さいため好まし
い。
第２の接着剤層は、アルファ・バリヤ３２を導体３８に
接着するもので、エポキシ、アクリル、シリコーン、ポ
リイミドの中から選択される。第２の接着剤層はエポキ
シまたはアクリルから選択することが好ましく、これは
、これらの“材料は確実に導体３８をアルファ・バリヤ
３２に接着し、これにより半導体チップ６４と導体５８
との間の熱伝導を高め、リード・フレーム導体６８を半
導体チップ３４に機械的に固定するためである。
リード・フレーム３０の導体３８間には、リード・フレ
ーム３０に剛性を与え、半導体チップ３４、アルファ・
バリヤ３２および導体３８が封入されるとき、対人材料
の流れを制限するために、横材４０を設ける。第２図は
、封入物質４６で封入されたパッケージを示す。封入後
、第１図に示すリード・フレームの耳４Ｂと、横材４０
は除去する。必要があれば、パッケージ４２を超えて延
びる導体３８を形成してもよい。除去した横材は一部分
第２図の４０′に仮想線で示す。
導体３８の幅は、上部と下部の対人材が確実に封じられ
るよう、最小にすべきである。パーティング・ライン５
６における封入剤の密着を最大にすると、耐クラツク性
）；強化される。新人材料中の導体の封入を確実にする
ため、経路長は最低的０．５〜１ｍｍであることが必要
である。
リード・フレームの導体の対人材うの封入は、第４図に
示すアンカー２２、または第２図に示す角度すなわちキ
ンク５０を導体３８に与えることにより達成される。リ
ード・フレーム導体にキンクを付けることによって、本
発明のパッケージは半導体モジュールの幅を小さくする
ことが可能になり、パッケージ材料中のリード線の長さ
がチップとパッケージの縁部との間隔により制限される
ことがないため、すぐれた機械的性能が保たれる。
導体３８は半導体チップ６４の表面積の５０チないし８
０チ、好ましくは表面積を最大限に覆うべきである。導
体３８は、半導体チップ３４の端子バッド５２との接触
をさけるよ５に位置決めしなければならない。このよう
に面積を最大にすることにより、半導体チップ３４の冷
却が強化され導体！１８と半導体チップ３４の表面とが
十分に接着する。導体３８が長く、チップ３４に達し、
接着すると、パッケージの外部からワイヤ・ボンドへの
径路（Ｄ）が長（なり、このため腐食や早期故障の原因
となる環境中の汚染物質の侵入に対する対抗性が増大す
る。
端子バッド５２を含む半導体チップ３４の活性層５４か
ら熱を除去することは、従来技術によるパッケージ型半
導体チップにおいて行うような方法で、半導体チップの
裏側から熱を除去するよりも効果的である。
端子バッド５２はワイヤ５Ｂで導体３８に接続される。
導体６８の構成は、ワイヤ５８の長さが約３０ミル未満
になるようにするのが好ましい。
ワイヤ５８の長さを最小にすると、パッケージ型半導体
チップの電気的性能が改善される。
活性表面５４の約３０ないし８０チを覆うことは、十分
な機械的強度を確保し、導体３８と半導体チップ３４と
の熱伝導を十分にするために好ましい。活性表面５４を
導体３８で十分に覆い、ワイヤ５８を短かく保つことを
容易にするため、端子バッド５２は列に配置することが
好ましい。端子バッド５２を中央に配列させることによ
り、チップ内の導通チャネルの長さが短かくなり、チッ
プ３４内のインピーダンスが小さくなる。電気的試験に
より、この設計は周辺の入出力記憶装置よりかなり速い
ことが証明された。さらに、チップの端子バッド５２を
中央に配置することにより、導体３８が多くのチップの
端子バッド５２に近接させることに役立ち、したがって
、ワイヤの長さな短か（保ちながら、隣接しない導体に
端子を接続することができるため、交互配線構成が可能
になる。たとえば、第２図におけるリード線５８Ａが、
リード・フレーム導体６８の隣接しないフィンガに接続
される。このような交互接続の能力によって、異なるチ
ップが同じ電気的入出力仕様でパッケージングすること
ができる。
端子バッド５２をチップ３４の中央に配置することは、
端子バッド５２がアルファ粒子に影響を受けない導通チ
ャネル上に配置されるという利点もある。したがって、
アルファ・バリヤ３２は、半導体チップ６４の中央部を
覆う必要がなく、組立てが簡単になる。
さらに母線６０は、チップ３４の長さ方向に、中央線に
近接して横切ることが好ましい。母線６０から半導体チ
ップ３４への多重接続が可能で、これによりチップ６４
による電圧降下が最少となる。さらに、母線６０は熱の
５０チ以上を散逸させるといわれるチップの活性表面５
４上に位置しこれにより母線６０は冷却を容易にする。
有限要素分析により、第２図の構造は、第４図に示す構
成のものより熱的に５’Ｃ／Ｗすぐれていることがわか
った。
および代用が可能である。
Ｆ１発明の効果 以上のように、この発明によれば、リード・フレームを
チップに接着して樹脂でモールドするようにしたので、
チップからリード・フレームへの熱散逸効率が高められ
、また接続用のワイヤを節約できるという効果が得られ
る。
【図面の簡単な説明】
第１図は、本発明の１実施例のチップ、アルファ、゛バ
リヤ、およびリード・フレームの特殊な関係を示す分解
図、第２図は、第１図に示す本発明のリード・フレーム
を使用した、ワイヤ・ボンディングし、封入した半導体
チップを示す略図、第３図は従来技術によるリード・フ
レームの略図、第４図は、第３図のリード・フレームを
使用した、°ワイヤ・ボンディングし、封入した半導体
チップを示す図で、対人材料の一部を除去して、導体、
サポート・タブ、半導体チップ、チップ端子、および、
導体をチップ端子に接続するのに用いるワイヤを示す図
である。 １０・・・・リード・フレーム、１２・・・・サポート
・タブ、１４・・・・半導体チップ、１６・・・・ワイ
ヤ、１８・・・・導体、２０・・・・チップ端子、２４
・・・・対人材料、３０・・・・リード・フレーム、６
２・・・・アルファ・バリヤ、３４・・・・半導体チッ
プ、３８・・・・導体、４２・・・・パッケージ、４６
・・・・対人材料、５２・・・・端子パッド、５８・・
・・ワイヤ、６０・・・・母線。

Claims (1)

  1. 【特許請求の範囲】 （ａ）端子を有する半導体チップと、 （ｂ）封入材料を通り、上記のチップの主要表面に接着
    する複数のリード・フレーム導体と、 （ｃ）上記のチップ端子に上記のチップを電気的に接続
    するワイヤとからなることを特徴とする、封入された半
    導体モジュール。
JP61032066A 1985-04-18 1986-02-18 半導体モジユ−ル Granted JPS61241959A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72473685A 1985-04-18 1985-04-18
US724736 2000-11-28

Publications (2)

Publication Number Publication Date
JPS61241959A true JPS61241959A (ja) 1986-10-28
JPH0312781B2 JPH0312781B2 (ja) 1991-02-21

Family

ID=24911697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61032066A Granted JPS61241959A (ja) 1985-04-18 1986-02-18 半導体モジユ−ル

Country Status (5)

Country Link
EP (1) EP0198194B1 (ja)
JP (1) JPS61241959A (ja)
CA (1) CA1238119A (ja)
DE (1) DE3664022D1 (ja)
HK (1) HK56594A (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647628A (en) * 1987-06-30 1989-01-11 Hitachi Ltd Semiconductor device and manufacture thereof
JPS6428945A (en) * 1987-06-15 1989-01-31 Ibm Circuit package assembly
JPH01114058A (ja) * 1987-10-28 1989-05-02 Hitachi Ltd 樹脂封止型半導体装置
JPH01123428A (ja) * 1987-11-06 1989-05-16 Mitsubishi Electric Corp 半導体装置
JPH01286342A (ja) * 1988-05-12 1989-11-17 Hitachi Ltd 面実装超薄形半導体装置
JPH0215663A (ja) * 1988-07-04 1990-01-19 Tomoegawa Paper Co Ltd リードフレーム用両面接着テープ
JPH0250438A (ja) * 1988-08-12 1990-02-20 Hitachi Ltd 半導体記憶装置
JPH02143449A (ja) * 1988-11-24 1990-06-01 Toshiba Corp 半導体封止容器
JPH02158159A (ja) * 1988-12-12 1990-06-18 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
JPH02246357A (ja) * 1989-03-20 1990-10-02 Toshiba Corp 樹脂封止型半導体装置
JPH0321047A (ja) * 1989-05-30 1991-01-29 Internatl Business Mach Corp <Ibm> カプセル封じされた半導体パツケージ
JPH03173464A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd 半導体装置
JPH03201544A (ja) * 1989-12-28 1991-09-03 Hitachi Ltd 半導体装置
JPH03250654A (ja) * 1990-02-28 1991-11-08 Hitachi Ltd 樹脂封止型半導体装置及びリードフレーム
JPH05136202A (ja) * 1991-05-11 1993-06-01 Goldstar Electron Co Ltd 半導体パツケージ及びその製造方法
US5252853A (en) * 1991-09-19 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device having tab tape and particular power distribution lead structure
US5358904A (en) * 1988-09-20 1994-10-25 Hitachi, Ltd. Semiconductor device
JPH07254677A (ja) * 1995-03-13 1995-10-03 Hitachi Ltd 樹脂封止型半導体装置
JPH08330345A (ja) * 1996-07-22 1996-12-13 Hitachi Ltd 半導体装置
JPH09172132A (ja) * 1995-12-21 1997-06-30 Nec Yamaguchi Ltd 半導体装置用リードフレームおよび半導体装置
JPH09181245A (ja) * 1995-12-27 1997-07-11 Nec Yamaguchi Ltd 半導体集積回路装置
US5863817A (en) * 1988-09-20 1999-01-26 Hitachi, Ltd. Semiconductor device
US6046072A (en) * 1993-03-29 2000-04-04 Hitachi Chemical Company, Ltd. Process for fabricating a crack resistant resin encapsulated semiconductor chip package
US6232653B1 (en) 1998-03-17 2001-05-15 Hitachi, Ltd. TSOP type semiconductor device
US6372080B1 (en) 1993-03-29 2002-04-16 Hitachi Chemical Company, Ltd Process for fabricating a crack resistant resin encapsulated semiconductor chip package

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296074A (en) * 1987-03-30 1994-03-22 E. I. Du Pont De Nemours And Company Method for bonding small electronic components
CA1290676C (en) * 1987-03-30 1991-10-15 William Frank Graham Method for bonding integrated circuit chips
JP2706077B2 (ja) * 1988-02-12 1998-01-28 株式会社日立製作所 樹脂封止型半導体装置及びその製造方法
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US4924291A (en) * 1988-10-24 1990-05-08 Motorola Inc. Flagless semiconductor package
EP0405330A3 (en) * 1989-06-29 1992-05-06 Motorola, Inc. Flagless leadframe, package and method
DE69034069T2 (de) * 1989-06-30 2004-04-01 Texas Instruments Inc., Dallas Verfahren zur Verpackung einer Halbleitervorrichtung
JPH088330B2 (ja) * 1989-07-19 1996-01-29 日本電気株式会社 Ｌｏｃ型リードフレームを備えた半導体集積回路装置
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US4965654A (en) * 1989-10-30 1990-10-23 International Business Machines Corporation Semiconductor package with ground plane
JPH0724270B2 (ja) * 1989-12-14 1995-03-15 株式会社東芝 半導体装置及びその製造方法
SG52794A1 (en) * 1990-04-26 1998-09-28 Hitachi Ltd Semiconductor device and method for manufacturing same
KR920020687A (ko) * 1991-04-16 1992-11-21 김광호 반도체 패키지
KR940003560B1 (ko) * 1991-05-11 1994-04-23 금성일렉트론 주식회사 적층형 반도체 패키지 및 그 제조방법.
JP2932785B2 (ja) * 1991-09-20 1999-08-09 富士通株式会社 半導体装置
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
US5994169A (en) * 1994-10-27 1999-11-30 Texas Instruments Incorporated Lead frame for integrated circuits and process of packaging

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421168A (en) * 1977-07-18 1979-02-17 Kyushu Nippon Electric Semiconductor
JPS6112095A (ja) * 1984-06-27 1986-01-20 日本電気株式会社 混成集積回路装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5588356A (en) * 1978-12-27 1980-07-04 Hitachi Ltd Semiconductor device
US4331831A (en) * 1980-11-28 1982-05-25 Bell Telephone Laboratories, Incorporated Package for semiconductor integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421168A (en) * 1977-07-18 1979-02-17 Kyushu Nippon Electric Semiconductor
JPS6112095A (ja) * 1984-06-27 1986-01-20 日本電気株式会社 混成集積回路装置

Cited By (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428945A (en) * 1987-06-15 1989-01-31 Ibm Circuit package assembly
JPS647628A (en) * 1987-06-30 1989-01-11 Hitachi Ltd Semiconductor device and manufacture thereof
JPH01114058A (ja) * 1987-10-28 1989-05-02 Hitachi Ltd 樹脂封止型半導体装置
JPH01123428A (ja) * 1987-11-06 1989-05-16 Mitsubishi Electric Corp 半導体装置
US6072231A (en) * 1988-03-20 2000-06-06 Hitachi, Ltd. Semiconductor device
US6081023A (en) * 1988-03-20 2000-06-27 Hitachi, Ltd. Semiconductor device
US6130114A (en) * 1988-03-20 2000-10-10 Hitachi, Ltd. Semiconductor device
JPH01286342A (ja) * 1988-05-12 1989-11-17 Hitachi Ltd 面実装超薄形半導体装置
JPH0215663A (ja) * 1988-07-04 1990-01-19 Tomoegawa Paper Co Ltd リードフレーム用両面接着テープ
JPH0250438A (ja) * 1988-08-12 1990-02-20 Hitachi Ltd 半導体記憶装置
US5358904A (en) * 1988-09-20 1994-10-25 Hitachi, Ltd. Semiconductor device
US6018191A (en) * 1988-09-20 2000-01-25 Hitachi, Ltd. Semiconductor device
US6919622B2 (en) 1988-09-20 2005-07-19 Renesas Technology Corp. Semiconductor device
US6720208B2 (en) 1988-09-20 2004-04-13 Renesas Technology Corporation Semiconductor device
US6531760B1 (en) 1988-09-20 2003-03-11 Gen Murakami Semiconductor device
US6326681B1 (en) 1988-09-20 2001-12-04 Hitachi, Ltd Semiconductor device
US5863817A (en) * 1988-09-20 1999-01-26 Hitachi, Ltd. Semiconductor device
US6303982B2 (en) 1988-09-20 2001-10-16 Hitachi, Ltd. Semiconductor device
US5981315A (en) * 1988-09-20 1999-11-09 Hitachi, Ltd. Semiconductor device
US6124629A (en) * 1988-09-20 2000-09-26 Hitachi, Ltd. Semiconductor device including a resin sealing member which exposes the rear surface of the sealed semiconductor chip
US6100580A (en) * 1988-09-20 2000-08-08 Hitachi, Ltd. Semiconductor device having all outer leads extending from one side of a resin member
US6100115A (en) * 1988-09-20 2000-08-08 Hitachi, Ltd. Semiconductor device
US5914530A (en) * 1988-09-20 1999-06-22 Hitachi, Ltd. Semiconductor device
JPH02143449A (ja) * 1988-11-24 1990-06-01 Toshiba Corp 半導体封止容器
JPH02158159A (ja) * 1988-12-12 1990-06-18 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
JPH02246357A (ja) * 1989-03-20 1990-10-02 Toshiba Corp 樹脂封止型半導体装置
JPH0321047A (ja) * 1989-05-30 1991-01-29 Internatl Business Mach Corp <Ibm> カプセル封じされた半導体パツケージ
JPH03173464A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd 半導体装置
US6030859A (en) * 1989-12-01 2000-02-29 Hitachi, Ltd. Method of making a packaged semiconductor device and a lead-frame therefor
US5585665A (en) * 1989-12-01 1996-12-17 Hitachi, Ltd. Packaged semiconductor device and a leadframe therefor
JPH03201544A (ja) * 1989-12-28 1991-09-03 Hitachi Ltd 半導体装置
JP2528991B2 (ja) * 1990-02-28 1996-08-28 株式会社日立製作所 樹脂封止型半導体装置及びリ―ドフレ―ム
JPH03250654A (ja) * 1990-02-28 1991-11-08 Hitachi Ltd 樹脂封止型半導体装置及びリードフレーム
JPH05136202A (ja) * 1991-05-11 1993-06-01 Goldstar Electron Co Ltd 半導体パツケージ及びその製造方法
US5252853A (en) * 1991-09-19 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device having tab tape and particular power distribution lead structure
US6248613B1 (en) 1993-03-29 2001-06-19 Hitachi Chemical Company, Ltd. Process for fabricating a crack resistant resin encapsulated semiconductor chip package
US6372080B1 (en) 1993-03-29 2002-04-16 Hitachi Chemical Company, Ltd Process for fabricating a crack resistant resin encapsulated semiconductor chip package
US6046072A (en) * 1993-03-29 2000-04-04 Hitachi Chemical Company, Ltd. Process for fabricating a crack resistant resin encapsulated semiconductor chip package
US6558791B2 (en) 1993-03-29 2003-05-06 Hitachi Chemical Company Heat-resistant adhesive sheet
JPH07254677A (ja) * 1995-03-13 1995-10-03 Hitachi Ltd 樹脂封止型半導体装置
JPH09172132A (ja) * 1995-12-21 1997-06-30 Nec Yamaguchi Ltd 半導体装置用リードフレームおよび半導体装置
JPH09181245A (ja) * 1995-12-27 1997-07-11 Nec Yamaguchi Ltd 半導体集積回路装置
JPH08330345A (ja) * 1996-07-22 1996-12-13 Hitachi Ltd 半導体装置
US6232653B1 (en) 1998-03-17 2001-05-15 Hitachi, Ltd. TSOP type semiconductor device

Also Published As

Publication number Publication date
EP0198194A1 (en) 1986-10-22
DE3664022D1 (en) 1989-07-20
HK56594A (en) 1994-06-03
CA1238119A (en) 1988-06-14
EP0198194B1 (en) 1989-06-14
JPH0312781B2 (ja) 1991-02-21

Similar Documents

Publication Publication Date Title
JPS61241959A (ja) 半導体モジユ−ル
US4862245A (en) Package semiconductor chip
US6002165A (en) Multilayered lead frame for semiconductor packages
US4965654A (en) Semiconductor package with ground plane
US7449774B1 (en) Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same
JPH0785500B2 (ja) カプセル封じされた半導体パツケージ
JPS62259450A (ja) 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法
US5796162A (en) Frames locking method for packaging semiconductor chip
US7566967B2 (en) Semiconductor package structure for vertical mount and method
JPH06244357A (ja) 低インダクタンス半導体パッケージ
JP4409064B2 (ja) パワー素子を含む半導体装置
JP3904934B2 (ja) 半導体装置
JPH0645504A (ja) 半導体装置
CN114792671A (zh) 半导体装置、功率模块及半导体装置的制造方法
KR100244826B1 (ko) 반도체장치 및 그 제조방법
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR102228938B1 (ko) 커플드 반도체 패키지
JP2612468B2 (ja) 電子部品搭載用基板
KR102378171B1 (ko) 커플드 반도체 패키지
JP3127149B2 (ja) 半導体装置
JP2990120B2 (ja) 半導体装置
JPS63107126A (ja) 半導体装置
JP3358697B2 (ja) 半導体パッケージ
JPH03116856A (ja) 半導体装置
JPS6236385B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term