JPS6084842A - 半導体集積回路パツケ−ジ - Google Patents
半導体集積回路パツケ−ジInfo
- Publication number
- JPS6084842A JPS6084842A JP58192873A JP19287383A JPS6084842A JP S6084842 A JPS6084842 A JP S6084842A JP 58192873 A JP58192873 A JP 58192873A JP 19287383 A JP19287383 A JP 19287383A JP S6084842 A JPS6084842 A JP S6084842A
- Authority
- JP
- Japan
- Prior art keywords
- package
- substrate
- package body
- semiconductor pellet
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体集積回路の半導体ベレットを収納す
るためのパッケージ構造に関するものである。
るためのパッケージ構造に関するものである。
従来、この種の装置として第１図に示すものがあった。
第１図は従来技術により構成された半導体集積回路パッ
ケージの平面図を、第２図は第１図のＡ−Ａ’線断面図
を示す。図において、■はパッケージ本体で、金属酸化
物を主材料としたセラミックまたはプラスチック等の絶
縁物を材料として作られたものである。３はアナログ回
路、ディジタル回路、コンデンサ、誘導性負荷、抵抗等
が形成された半導体ベレット（チップ）で、該半導体ベ
レット３は、パンケージ本体ｌの凹部１ａ底面にメブキ
又は金属板等により作られた半導体ペレット取付は基板
４上に接着されている。２はパンケージ本体１上面から
側面にかけて形成され、その表面がパッケージ本体１表
面と同一となっている電極端子で、半導体ベレット３の
電極（図示せず）は、金線、アルミ線等の導体６を介し
て該端子２に電気的に接続され、本パンケージの入出力
端子又は電源端子となっている。また５は金属又は絶縁
体で作られたパッケージの蓋で、接着剤７により、パッ
ケージ本体１と接着されている。
ケージの平面図を、第２図は第１図のＡ−Ａ’線断面図
を示す。図において、■はパッケージ本体で、金属酸化
物を主材料としたセラミックまたはプラスチック等の絶
縁物を材料として作られたものである。３はアナログ回
路、ディジタル回路、コンデンサ、誘導性負荷、抵抗等
が形成された半導体ベレット（チップ）で、該半導体ベ
レット３は、パンケージ本体ｌの凹部１ａ底面にメブキ
又は金属板等により作られた半導体ペレット取付は基板
４上に接着されている。２はパンケージ本体１上面から
側面にかけて形成され、その表面がパッケージ本体１表
面と同一となっている電極端子で、半導体ベレット３の
電極（図示せず）は、金線、アルミ線等の導体６を介し
て該端子２に電気的に接続され、本パンケージの入出力
端子又は電源端子となっている。また５は金属又は絶縁
体で作られたパッケージの蓋で、接着剤７により、パッ
ケージ本体１と接着されている。
従来の半導体集積回路パッケージは以上のように構成さ
れており、第１図、第２図に示すように蓋５が入出力端
子２より背が高いため、第９図に示すようにパンケージ
の端子２とプリント基板１２の導体１１とをハンダ１０
等で接続する場合、パ・２ケ一ジ本体１を裏返し、第５
図に示すようにプリント基板１２に穴を開けて接続し、
動作させも なければなかないという欠点があった。
れており、第１図、第２図に示すように蓋５が入出力端
子２より背が高いため、第９図に示すようにパンケージ
の端子２とプリント基板１２の導体１１とをハンダ１０
等で接続する場合、パ・２ケ一ジ本体１を裏返し、第５
図に示すようにプリント基板１２に穴を開けて接続し、
動作させも なければなかないという欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、パッケージ本体の凹部を覆う蓋
又はパンケージ本体の上面に来る樹脂の表面が該パンケ
ージ本体の入出力端子表面に対し同一面もしくはそれよ
り低い面上に来るようにすることにより、パンケージを
裏返して基板に接続する場合、基板に穴を開けることな
く接続することができる半導体集積回路パッケージを提
供することを目的としている。
ためになされたもので、パッケージ本体の凹部を覆う蓋
又はパンケージ本体の上面に来る樹脂の表面が該パンケ
ージ本体の入出力端子表面に対し同一面もしくはそれよ
り低い面上に来るようにすることにより、パンケージを
裏返して基板に接続する場合、基板に穴を開けることな
く接続することができる半導体集積回路パッケージを提
供することを目的としている。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。
第３図は本発明の一実施例による半導体集積回路パッケ
ージの平面図を、第４図は第３図のＡ−Ａ゛線断面図を
示す。両図において、第１．２図と同一符号は同一のも
のを示し、２は入出力端子で、一端がパンケージ本体ｌ
の上面および側面にかＬｊて露出し、他端に半導体ペレ
ット３との電気的接続を行なう導体６が接続されている
。５はパッケージ本体ｌの凹部１ａを覆うための蓋で、
その表面がパンケージ本体ｌの表面に対し同一面もしく
は低い面に来るよう、四部１ａ周縁に設けられた段部１
ｂを用いてパッケージ本体ｌに取付固定されている。ま
た、半導体ペレット３および半導体ペレット取付基板４
は従来のものよりもより深い位置に取付けられている。
ージの平面図を、第４図は第３図のＡ−Ａ゛線断面図を
示す。両図において、第１．２図と同一符号は同一のも
のを示し、２は入出力端子で、一端がパンケージ本体ｌ
の上面および側面にかＬｊて露出し、他端に半導体ペレ
ット３との電気的接続を行なう導体６が接続されている
。５はパッケージ本体ｌの凹部１ａを覆うための蓋で、
その表面がパンケージ本体ｌの表面に対し同一面もしく
は低い面に来るよう、四部１ａ周縁に設けられた段部１
ｂを用いてパッケージ本体ｌに取付固定されている。ま
た、半導体ペレット３および半導体ペレット取付基板４
は従来のものよりもより深い位置に取付けられている。
次に作用効果について説明する。
従来の半導体集積回路パッケージを基板（ポリイミド等
のフィルム状の基板・有機材基板・セラミック基板等を
含む）上に載せ電気接続しようとすると、第５図に示す
ように、基板に穴を開け、半導体集積回路パンケージと
基板上の導体とを接続しな＆、ｌればならない。
のフィルム状の基板・有機材基板・セラミック基板等を
含む）上に載せ電気接続しようとすると、第５図に示す
ように、基板に穴を開け、半導体集積回路パンケージと
基板上の導体とを接続しな＆、ｌればならない。
これに対し本発明の半導体集積回路パッケージでは、パ
ンケージを基板上に載せる際、第６図のように基板に穴
を開けることなく、電気接続が出来る。
ンケージを基板上に載せる際、第６図のように基板に穴
を開けることなく、電気接続が出来る。
ところで、一般に半導体集積回路パッケージが小さくな
ると、それだけ放熱面積が小さくなり、放熱効果が落ち
る。しかし本実施例による半導体集積回路パンケージで
は、第６図に示すように基板に取付固定した場合、半導
体ペレットは基板から見てパンケージ本体の上側にグイ
ボンドされることとなり、パッケージ本体１の上に放熱
板を取付けることにより放熱効果を向上することができ
る。
ると、それだけ放熱面積が小さくなり、放熱効果が落ち
る。しかし本実施例による半導体集積回路パンケージで
は、第６図に示すように基板に取付固定した場合、半導
体ペレットは基板から見てパンケージ本体の上側にグイ
ボンドされることとなり、パッケージ本体１の上に放熱
板を取付けることにより放熱効果を向上することができ
る。
このように、本実施例では、パンケージ本体の凹部を覆
う蓋がパッケージ本体表面の電極表面より突出しないよ
うにしたので、基板に穴を開けることなく、半導体集積
回路を取付固定することができ、作業が非電に簡単にな
ると共に、半導体集積回路を基板に付ける場合、基板が
割れなくなり、作業性及び基板の信頼性を向上できる。
う蓋がパッケージ本体表面の電極表面より突出しないよ
うにしたので、基板に穴を開けることなく、半導体集積
回路を取付固定することができ、作業が非電に簡単にな
ると共に、半導体集積回路を基板に付ける場合、基板が
割れなくなり、作業性及び基板の信頼性を向上できる。
また基板への取付にあたっては本パッケージを裏返し、
放熱板を取付けることにより、放熱効率の高いパッケー
ジとすることができる。
放熱板を取付けることにより、放熱効率の高いパッケー
ジとすることができる。
なお、上記実施例では、蓋で覆われる四部の中にヘリウ
ム、チッソ等のガスが入っている中空パッケージの場合
について示したが、中空パッケージでないもの、即ぢ凹
部にモールド等の樹脂が詰まっており、該樹脂がパ・７
ケ一ジ本体の表面に来るパンケージであってもよく、上
記実施例と同様の効果を奏する。
ム、チッソ等のガスが入っている中空パッケージの場合
について示したが、中空パッケージでないもの、即ぢ凹
部にモールド等の樹脂が詰まっており、該樹脂がパ・７
ケ一ジ本体の表面に来るパンケージであってもよく、上
記実施例と同様の効果を奏する。
また第７図、第８図に示すように、電極がパッケージ本
体表面のみに形成されたものであってもよく、−上記実
施例と同様の効果を奏する。
体表面のみに形成されたものであってもよく、−上記実
施例と同様の効果を奏する。
以上のように、この発明によれば、パッケージ本体の凹
部を覆う蓋あるいはパンケージ本体の表面に露出する樹
脂の表面が該パッケージ本体の入出力端子表面に対し７
同一面もしくはそれより低い面上に来るようにしたので
、パンケージを裏返して基板に取付ける場合、基板に穴
を開けることなく電気接続が出来る効果がある。
部を覆う蓋あるいはパンケージ本体の表面に露出する樹
脂の表面が該パッケージ本体の入出力端子表面に対し７
同一面もしくはそれより低い面上に来るようにしたので
、パンケージを裏返して基板に取付ける場合、基板に穴
を開けることなく電気接続が出来る効果がある。
第１図は従来の半導体集積回路パンケージの平面図、第
２図は第１図のパンケージのＡ−Ａ’線断面図、第３図
は本発明の一実施例による半導体集積回路パンケージの
平面図、第４図は第３図のパンケージのＡ−Ａ’線断面
図、第５図は第１図の半導体集積回路パンケージを基板
に取付けた場合のｌｌｉ面図、第６図は第３図の半導体
集積回路パッケージを基板に取付けた場合の断面図、第
７図は本発明の他の実施例による半導体集積回路パッケ
ージの平面図、第８図は第７図のパンケージのΔ−Ａ゛
線断面図、第９図は第６図の平面図である。 １・・・パッケージ本体、１ａ・・・凹部、１ｂ・・・
段部、２・・・電極、３・・・半導体ペレット、５・・
・蓋。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第２図 第３図 第４図 第５図 第６図 第７図 第８図 第９図
２図は第１図のパンケージのＡ−Ａ’線断面図、第３図
は本発明の一実施例による半導体集積回路パンケージの
平面図、第４図は第３図のパンケージのＡ−Ａ’線断面
図、第５図は第１図の半導体集積回路パンケージを基板
に取付けた場合のｌｌｉ面図、第６図は第３図の半導体
集積回路パッケージを基板に取付けた場合の断面図、第
７図は本発明の他の実施例による半導体集積回路パッケ
ージの平面図、第８図は第７図のパンケージのΔ−Ａ゛
線断面図、第９図は第６図の平面図である。 １・・・パッケージ本体、１ａ・・・凹部、１ｂ・・・
段部、２・・・電極、３・・・半導体ペレット、５・・
・蓋。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第２図 第３図 第４図 第５図 第６図 第７図 第８図 第９図
Claims (1)
- （１） 絶縁体からなるパッケージ本体には半導体ペレ
ットを収納する四部が形成され、上記半導体ベレットと
外部回路とを接続するための複数の電極の一端が上記パ
ッケージ本体の上面に露出され、上記凹部を覆う蓋又は
上記凹部内の半導体ベレットを封止する樹脂の上面は上
記パンケージ本体の電極面と同−面又はそれより低い面
上に来るよう上記蓋又は樹脂が設けられていることを特
徴とする半導体集積回路パンケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192873A JPS6084842A (ja) | 1983-10-14 | 1983-10-14 | 半導体集積回路パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192873A JPS6084842A (ja) | 1983-10-14 | 1983-10-14 | 半導体集積回路パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6084842A true JPS6084842A (ja) | 1985-05-14 |
Family
ID=16298390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58192873A Pending JPS6084842A (ja) | 1983-10-14 | 1983-10-14 | 半導体集積回路パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084842A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4907065A (en) * | 1988-03-01 | 1990-03-06 | Lsi Logic Corporation | Integrated circuit chip sealing assembly |
-
1983
- 1983-10-14 JP JP58192873A patent/JPS6084842A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4907065A (en) * | 1988-03-01 | 1990-03-06 | Lsi Logic Corporation | Integrated circuit chip sealing assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6421244B1 (en) | Power module | |
| KR100307465B1 (ko) | 파워모듈 | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US7994633B2 (en) | Substrate for electrical device | |
| US5563446A (en) | Surface mount peripheral leaded and ball grid array package | |
| US5436500A (en) | Surface mount semiconductor package | |
| KR950030321A (ko) | 반도체장치 및 그 제조방법 및 기판 | |
| KR940022755A (ko) | 반도체 장치 및 그 제조방법과 반도체장치용 리드프레임(Lead frame) | |
| KR960705357A (ko) | 반도체 장치 | |
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| KR950004467A (ko) | 반도체장치 및 그 제조방법 | |
| JPH03108744A (ja) | 樹脂封止型半導体装置 | |
| JPS6084842A (ja) | 半導体集積回路パツケ−ジ | |
| US20020005579A1 (en) | Semiconductor apparatus and frame used for fabricating the same | |
| JP2515515Y2 (ja) | 電子機器 | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JPH03256351A (ja) | 半導体装置 | |
| JP2591999Y2 (ja) | 集積回路のパッケージの構造 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JPH0451488Y2 (ja) | ||
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| JPH05190735A (ja) | 半導体装置 | |
| JPS6245159A (ja) | 半導体装置 | |
| KR200156148Y1 (ko) | 반도체 패키지 |