JPS6083857A - ワイヤドツトソレノイド駆動制御回路 - Google Patents
ワイヤドツトソレノイド駆動制御回路Info
- Publication number
- JPS6083857A JPS6083857A JP19322983A JP19322983A JPS6083857A JP S6083857 A JPS6083857 A JP S6083857A JP 19322983 A JP19322983 A JP 19322983A JP 19322983 A JP19322983 A JP 19322983A JP S6083857 A JPS6083857 A JP S6083857A
- Authority
- JP
- Japan
- Prior art keywords
- output
- gate
- signal
- solenoid
- guided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/22—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of impact or pressure on a printing material or impression-transfer material
- B41J2/23—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of impact or pressure on a printing material or impression-transfer material using print wires
- B41J2/30—Control circuits for actuators
Landscapes
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「発明の属乃る分野］
本発明は「ソイ１フトン１〜記録削のソイＶ７トツ１−
ソレノイド駆動１制御回路の改善に関する１゜［従来例
］ 従来より、ワイＡ７を用いた多側の記録ヘラ１−（いわ
ゆるマルチスタイラス型の記録ヘッド）により、ｉｔＩ
られたデータや信号をドツト記録りるようにしたワイ）
７トツ１〜記録３１はよく知ら１′シ（いる。
ソレノイド駆動１制御回路の改善に関する１゜［従来例
］ 従来より、ワイＡ７を用いた多側の記録ヘラ１−（いわ
ゆるマルチスタイラス型の記録ヘッド）により、ｉｔＩ
られたデータや信号をドツト記録りるようにしたワイ）
７トツ１〜記録３１はよく知ら１′シ（いる。
第′１図は、この種のｔＩｙ来の１ノイＡ７ドツ１−記
録削にＪ Ｌ−Ｊるソイ１ノドツ１〜の駆動制御３１１
回路の一例を示したしのであり、図では６木のワイ＼ν
ｉ−ツト（゛なるマルｆｌ＼ツドを付勢するｂのを例に
とって示している、１図において、８１〜Ｓ６は１〕（
１’ドツ１〜を動かりソレノイドで、これらソレノイド
（よ、ソレノイ１−′市源より電圧ＶｄｄがｊＬ通に印
加されＣいて、ドライバＩ） ＲＶ １〜ｌ） ＲＶ
６にＪ、り個別に駆動さＦしるようになつ−Ｃいる。ド
ライバＤ Ｉ’？ Ｖ １〜ｌ） ｌ’＜ Ｖ ６は、
記録胴のシーケンス舌を１′ｉＪるマイク［１ブに１ｔ
？ツリ（図示せず）からその出力ポート０１〕（マイク
ロブロセッザｈ目らの制御信号１゛によりその動ｆｌが
制御されるラッチ。）を通して送り出されるパラレルビ
ット信丹によって駆動される。
録削にＪ Ｌ−Ｊるソイ１ノドツ１〜の駆動制御３１１
回路の一例を示したしのであり、図では６木のワイ＼ν
ｉ−ツト（゛なるマルｆｌ＼ツドを付勢するｂのを例に
とって示している、１図において、８１〜Ｓ６は１〕（
１’ドツ１〜を動かりソレノイドで、これらソレノイド
（よ、ソレノイ１−′市源より電圧ＶｄｄがｊＬ通に印
加されＣいて、ドライバＩ） ＲＶ １〜ｌ） ＲＶ
６にＪ、り個別に駆動さＦしるようになつ−Ｃいる。ド
ライバＤ Ｉ’？ Ｖ １〜ｌ） ｌ’＜ Ｖ ６は、
記録胴のシーケンス舌を１′ｉＪるマイク［１ブに１ｔ
？ツリ（図示せず）からその出力ポート０１〕（マイク
ロブロセッザｈ目らの制御信号１゛によりその動ｆｌが
制御されるラッチ。）を通して送り出されるパラレルビ
ット信丹によって駆動される。
ワイヤドラ１−で・充分＜ｒ月産記録イー実Ｊｊ、ｉり
るＩこめにはある所定の前間幅でソレノイドを駆動づる
必９２がある。このため、出カポ−１−ｈ＋ Ｉう出力
公れる各ピッ１ル信号は、モノマルチバイブ（ノータ回
路〈以下１ｊにモノマルチど略称づる）Ｍｌ・〜・〜Ｉ
６ Ｙ：”それぞれある一定の時間幅の信号どイｆる
Ｊ、うに変換さ１１−（各ドライバにりえｌられるＪ、
うに４１つ−Ｃいる。
るＩこめにはある所定の前間幅でソレノイドを駆動づる
必９２がある。このため、出カポ−１−ｈ＋ Ｉう出力
公れる各ピッ１ル信号は、モノマルチバイブ（ノータ回
路〈以下１ｊにモノマルチど略称づる）Ｍｌ・〜・〜Ｉ
６ Ｙ：”それぞれある一定の時間幅の信号どイｆる
Ｊ、うに変換さ１１−（各ドライバにりえｌられるＪ、
うに４１つ−Ｃいる。
しかしながｌう、この４．Ｙな４（°４成で１１、ｈド
ライバ１＋７に七〕７ルブを前置してＪｊす、そしてこ
の（Φの；由１１；１のしノーンルＴは少数のゲート〜
ゝ）ｊ代抗、１ドパシタ’Ｓ ／Ｊ日う（Ｍ成されるこ
とから、従来のリイ１）１ヘツ（〜ゾ１ツノイド駆動制
１１１１回路は、使用部品１１°、ｒ ｊ、’Ｉ（がう
く、ｌｊ’ｌｌ路（１１１成が繁２Ｉ＋とイムリ高１＋
ｌｉ １．ｊイＴるという欠員かあ′）Ｉご。
ライバ１＋７に七〕７ルブを前置してＪｊす、そしてこ
の（Φの；由１１；１のしノーンルＴは少数のゲート〜
ゝ）ｊ代抗、１ドパシタ’Ｓ ／Ｊ日う（Ｍ成されるこ
とから、従来のリイ１）１ヘツ（〜ゾ１ツノイド駆動制
１１１１回路は、使用部品１１°、ｒ ｊ、’Ｉ（がう
く、ｌｊ’ｌｌ路（１１１成が繁２Ｉ＋とイムリ高１＋
ｌｉ １．ｊイＴるという欠員かあ′）Ｉご。
Ｉ発明の目的」
本ｊｔ明σ） １１的は、ξのＩｉ １．に欠員を解浦
する１ンので、上記の如き１．、ノマルチの使用間数を
最小限に留めて、価（８の低減ど郁頼竹の向上を図るど
）（に、ソレノイド本数をｉｖ秘に増ヤン１ことの（、
きる「ノイｌｌトツ１〜ソレノイド駆動制御回シ゛１１
をｊｊＩ３供（ｊく）ことにある。
する１ンので、上記の如き１．、ノマルチの使用間数を
最小限に留めて、価（８の低減ど郁頼竹の向上を図るど
）（に、ソレノイド本数をｉｖ秘に増ヤン１ことの（、
きる「ノイｌｌトツ１〜ソレノイド駆動制御回シ゛１１
をｊｊＩ３供（ｊく）ことにある。
［発明の概要］
この様な［目的を）構成づ″るための本発明は、ワイオ
フドツ１−ソレノイド駆動制御回路において、与えｌ）
れる制御信号によりイリ勢されソレノイド駆動時間幅を
決定する所定の時間幅のパルスを出力する′１つのＵノ
ｌルヂバイブレーク回路と、各ソレノｒドに個別に接続
され／ζドライバと、並列にノフえられる複数のソレノ
イド駆動信号を前記各ドライバに一！ｊえるようにした
グー１一手段を貝ｌ１１１ｉシ、前記しノマルブーハイ
ル−タ回路の出力をグー１−Ｌ段にＩｊえ、呂ドライバ
へのソレノイド駆動信号が所定の時間’ｌ’ｉ１ｉだ（
Ｊ供給されるＪ、うに構成しＩｓことを１ｊｊ徴とりる
。
フドツ１−ソレノイド駆動制御回路において、与えｌ）
れる制御信号によりイリ勢されソレノイド駆動時間幅を
決定する所定の時間幅のパルスを出力する′１つのＵノ
ｌルヂバイブレーク回路と、各ソレノｒドに個別に接続
され／ζドライバと、並列にノフえられる複数のソレノ
イド駆動信号を前記各ドライバに一！ｊえるようにした
グー１一手段を貝ｌ１１１ｉシ、前記しノマルブーハイ
ル−タ回路の出力をグー１−Ｌ段にＩｊえ、呂ドライバ
へのソレノイド駆動信号が所定の時間’ｌ’ｉ１ｉだ（
Ｊ供給されるＪ、うに構成しＩｓことを１ｊｊ徴とりる
。
１実ＩＪＩ！！例［
以下図１６１を用い−Ｃ本発明の詳細な説明ＣＪる。第
２図は本発明の一実施例を承り構成図て′ある。同図に
Ｊ３い−（、ソレノ、イド、ドライバ、出力ポー１−Ｉ
Ｊ第１図の従来例のものとほぼ同じ構成であるが、ここ
で【Ｊソイオフドツ１への故が増え−（いる。＋ ２１
１１Ｊのソ１ツノイトの内、Ｓ１〜８７はＩ−１キング
記録〈１ｒジタルｊ−タのｒｉｊ ｕ ）用ソ１ツノイ
ト、Ｓ８・−・５１２１よ１・１ノンド記録（アナ１−
１グ信５づのムｄ釘ζ）用ソレノイドとした場合で′あ
る。ドライバについＣ６、ソレノイドに゛１対１Ｃ対応
１Ｊるように１２１１ｔＩｌのドライバ１月＜ｖ１〜１
つＩＩ Ｖ −１２カＩＩＩ ｆ’ａ ａ しＴいる。
２図は本発明の一実施例を承り構成図て′ある。同図に
Ｊ３い−（、ソレノ、イド、ドライバ、出力ポー１−Ｉ
Ｊ第１図の従来例のものとほぼ同じ構成であるが、ここ
で【Ｊソイオフドツ１への故が増え−（いる。＋ ２１
１１Ｊのソ１ツノイトの内、Ｓ１〜８７はＩ−１キング
記録〈１ｒジタルｊ−タのｒｉｊ ｕ ）用ソ１ツノイ
ト、Ｓ８・−・５１２１よ１・１ノンド記録（アナ１−
１グ信５づのムｄ釘ζ）用ソレノイドとした場合で′あ
る。ドライバについＣ６、ソレノイドに゛１対１Ｃ対応
１Ｊるように１２１１ｔＩｌのドライバ１月＜ｖ１〜１
つＩＩ Ｖ −１２カＩＩＩ ｆ’ａ ａ しＴいる。
出カポ−１−ＯＰ ′ｌは、８ビツトのブータを少ツヂ
しく出力りる１、その出力データのうらＩ ｌ） ０−
１１） ６はソレノイド１１す１）１１信弓−Ｃ１残り
の出力＋ １．）７ ｋｌデ（ジタル；ｊ己録か）７ブ
ーに１り記録かを１旨定づるｊｌ１３録し−ドｌ、ＩＪ
ｌ央１ｉ’ｉシ；Ｃ゛ある。
しく出力りる１、その出力データのうらＩ ｌ） ０−
１１） ６はソレノイド１１す１）１１信弓−Ｃ１残り
の出力＋ １．）７ ｋｌデ（ジタル；ｊ己録か）７ブ
ーに１り記録かを１旨定づるｊｌ１３録し−ドｌ、ＩＪ
ｌ央１ｉ’ｉシ；Ｃ゛ある。
出力ｆ′−夕Ｉ Ｄ Ｏ・〜Ｉ １．） Ｃ３Ｇ、１ゲ
ート０１〜□Ｇ’７を介ＩノＣトシイバ１月く＼／′１
・−Ｉ） ＲＶ ７ ｋ鍾９かれる。
ート０１〜□Ｇ’７を介ＩノＣトシイバ１月く＼／′１
・−Ｉ） ＲＶ ７ ｋ鍾９かれる。
まｌ２、出力データｌ Ｄ ’ｌ〜ｌ Ｏ５ｔ、ｌ、グ
ー１〜Ｇ □〜−（？＋１２を介し一１トラ−ｉ’ ／
＜ Ｉ） ＲＶＦ６〜Ｄ Ｉ−＜ｖ １２１．：轡かれ
る。
ー１〜Ｇ □〜−（？＋１２を介し一１トラ−ｉ’ ／
＜ Ｉ） ＲＶＦ６〜Ｄ Ｉ−＜ｖ １２１．：轡かれ
る。
この場合、グーｈ Ｇ′ｌ〜Ｇ６の一方の人力には、出
力１１〕７どソレノイド駆動時間幅を決めるセノンルヂ
Ｍの出力との論１１Ｉｌ偵の仏巳（グー１− Ｇ １３
の出力）が導かれ、また、ゲートＧ ８ ＝−（、’ｒ
１２の一／ｊの人力に（、Ｌ、出力ＩＤ７の反転信号
とモノマルチＭの出力どの論理積の信８（ゲートＧ １
’ｌの出力）が導かれ、そしてゲートＧ７の一方の人
力に１３１、グーｆ−Ｇ １３とＧ１／Ｉどの論理イ１
１の信工］（グー１〜Ｇ１５の出力）が導かれている。
力１１〕７どソレノイド駆動時間幅を決めるセノンルヂ
Ｍの出力との論１１Ｉｌ偵の仏巳（グー１− Ｇ １３
の出力）が導かれ、また、ゲートＧ ８ ＝−（、’ｒ
１２の一／ｊの人力に（、Ｌ、出力ＩＤ７の反転信号
とモノマルチＭの出力どの論理積の信８（ゲートＧ １
’ｌの出力）が導かれ、そしてゲートＧ７の一方の人
力に１３１、グーｆ−Ｇ １３とＧ１／Ｉどの論理イ１
１の信工］（グー１〜Ｇ１５の出力）が導かれている。
この１３′！７．に４Ｍ成に８３いて、出カポ−１−Ｏ
Ｐ １どモノマルチＭが制御信号下によってアクヒスさ
れると、出カポ−１へはマイクＬ１ブ［１セツ４）から
データバスＤｔ３経由て送られた信号〈駆動すへさ゛ソ
１ツノｆｉコを示す信号）をラッチしこ１１を出力・ノ
る。
Ｐ １どモノマルチＭが制御信号下によってアクヒスさ
れると、出カポ−１へはマイクＬ１ブ［１セツ４）から
データバスＤｔ３経由て送られた信号〈駆動すへさ゛ソ
１ツノｆｉコを示す信号）をラッチしこ１１を出力・ノ
る。
この場合、ロギング記録モードであＩしば出ツノＩ１、
） −７ｔ、Ｌ ｌ”ｌ Ｊの信号であり、モノマルチ
ＭにＪ、−）（心安な時間幅となった制御イム号（［１
１の信号）１、Ｌゲートへ０１３を経てグー１− Ｇ
’ｌ〜ＧＯに人力さ１’Ｌ ＜５ ｏまｌこ、グー１〜
Ｇ１３を経由した前記制御信１４．１グー１〜Ｇ１５を
通ってグー１〜Ｇ７にし人力される。一方、’ｊ −ｔ
−Ｇ ’ｌ ４ Ｌ： ＩＪ インｔ＜ −タＩ Ｎ
ＶからのｒＯＪ信丹が人力されるの−（・その出力は［
０」どなり、これによりグー１〜０８へ−ｃｉ’＋２の
出力は１−Ｏ」にｔ「る。グー１−０７に（１↓Ａアゲ
−１〜Ｇ ｉ ５の出）Ｊ Ｉ’ ｉ 、１ ｈ”＃か
れる。
） −７ｔ、Ｌ ｌ”ｌ Ｊの信号であり、モノマルチ
ＭにＪ、−）（心安な時間幅となった制御イム号（［１
１の信号）１、Ｌゲートへ０１３を経てグー１− Ｇ
’ｌ〜ＧＯに人力さ１’Ｌ ＜５ ｏまｌこ、グー１〜
Ｇ１３を経由した前記制御信１４．１グー１〜Ｇ１５を
通ってグー１〜Ｇ７にし人力される。一方、’ｊ −ｔ
−Ｇ ’ｌ ４ Ｌ： ＩＪ インｔ＜ −タＩ Ｎ
ＶからのｒＯＪ信丹が人力されるの−（・その出力は［
０」どなり、これによりグー１〜０８へ−ｃｉ’＋２の
出力は１−Ｏ」にｔ「る。グー１−０７に（１↓Ａアゲ
−１〜Ｇ ｉ ５の出）Ｊ Ｉ’ ｉ 、１ ｈ”＃か
れる。
これにＪ、す、出カポ−１−０１−）１の出力１１）０
・〜・１１、） ６ （ツレノーｒト駆動制御信号ンを
グー１− Ｇ ’１−Ｇ７を介し−Ｃトンイバｌ） Ｒ
Ｖ １〜υ１く＼／ ６−ｊ’受（）、ソレノイドＳ１
・〜Ｓ７をイー１９５することとなる。
・〜・１１、） ６ （ツレノーｒト駆動制御信号ンを
グー１− Ｇ ’１−Ｇ７を介し−Ｃトンイバｌ） Ｒ
Ｖ １〜υ１く＼／ ６−ｊ’受（）、ソレノイドＳ１
・〜Ｓ７をイー１９５することとなる。
一定時間経過しくしノフルリ−Ｍの出力が「０１に落ら
るど、ゲートＧ ’ｌ−Ｇ −ｌ ２ ’ｌ）−７’ｉ
の人力（，１総へ−Ｃ「０」どなり、七ノマルチ〜）の
出力（、二関１系イよく、ドライバへの人力を総ｌ＼ｃ
ｌ’ ０．１にりイト０リイ蒙わら、ソレノイド８１
〜３３７（ま、［ノマルヂＭで定められた一定のｌ１間
だ（〕出力ポート０１）１の出力に応じ（−駆動さ１す
る。
るど、ゲートＧ ’ｌ−Ｇ −ｌ ２ ’ｌ）−７’ｉ
の人力（，１総へ−Ｃ「０」どなり、七ノマルチ〜）の
出力（、二関１系イよく、ドライバへの人力を総ｌ＼ｃ
ｌ’ ０．１にりイト０リイ蒙わら、ソレノイド８１
〜３３７（ま、［ノマルヂＭで定められた一定のｌ１間
だ（〕出力ポート０１）１の出力に応じ（−駆動さ１す
る。
−力、１・１ノン１〜記録し一ドのＩＡ、！ 、’、７
＜出カポ−１へ０１）１の出力１１）７が１０１の揚
台）には、−ＬノンルへＭ’ｒ定められｌこ一ノｒの！
月間１．．：１ノグートＧ７・−ａ −ｌ ２が開さ、
１ノ１．ツノイド８７〜８１２が出カポ−１〜ＯＰ １
の出力ＩＤ１〜Ｉ ｌ） ６に応１−１（駆動さ（′シ
る。
＜出カポ−１へ０１）１の出力１１）７が１０１の揚
台）には、−ＬノンルへＭ’ｒ定められｌこ一ノｒの！
月間１．．：１ノグートＧ７・−ａ −ｌ ２が開さ、
１ノ１．ツノイド８７〜８１２が出カポ−１〜ＯＰ １
の出力ＩＤ１〜Ｉ ｌ） ６に応１−１（駆動さ（′シ
る。
＜ｒ Ｊ３、本発明は実施例に限定されるもので・はな
く、ソ１〕、ノ、イド本数Ｎｂ配録−ピード（、Ｌ自由
に変更され１〔する。
く、ソ１〕、ノ、イド本数Ｎｂ配録−ピード（、Ｌ自由
に変更され１〔する。
１琵明の効果］
」ストＭ２明したように、本発明によ１］ば、ソレノイ
ド駆動パルスを同期化することにより、しノ、・ルヂを
１個にづることができ、これによりソレノイド本数を増
加しても部品点数の少ない簡？１． ｌ、に制御）１１
回路を実現することができる。
ド駆動パルスを同期化することにより、しノ、・ルヂを
１個にづることができ、これによりソレノイド本数を増
加しても部品点数の少ない簡？１． ｌ、に制御）１１
回路を実現することができる。
第１図は従来のマルチスタイラスの１ノイ＼７ドツトソ
レノイト駆動制御回路の一例を示す図、第２図ＩＪ、木
発明に係るマルチスタイラスのライ１フドツ１−ソレノ
イド駆動制御回路の一実ｆ進例を示す構成図（ある。 ＯＰｌ、、、出カポ−１〜、Ｍ０３．モノンルチバイプ
１ノータ回路、０１〜Ｇ’１５．、、ゲート、１） Ｒ
Ｖ １〜Ｉ） ｌ’＜ Ｖ １．２ 、 、 、ドライ
バ、Ｓ １−８１２、、、ソレノイド。
レノイト駆動制御回路の一例を示す図、第２図ＩＪ、木
発明に係るマルチスタイラスのライ１フドツ１−ソレノ
イド駆動制御回路の一実ｆ進例を示す構成図（ある。 ＯＰｌ、、、出カポ−１〜、Ｍ０３．モノンルチバイプ
１ノータ回路、０１〜Ｇ’１５．、、ゲート、１） Ｒ
Ｖ １〜Ｉ） ｌ’＜ Ｖ １．２ 、 、 、ドライ
バ、Ｓ １−８１２、、、ソレノイド。
Claims (1)
- ンルヂスターｒラス型のワイオフドツ１〜記ｕｉｄ”ｒ
使用されるソイ１フドツ１−ツレノーイド駆動制御回路
において、与えられる制陣信シ３にＪ、す１１勢さ４１
ソ１．ツノイド駆動１１４間幅を決定づる所定の時間幅
のパルスを出７Ｊりる１−）のしノーフルブハイノ゛１
ノータ回路ど、８ソレノイドに個別に接続されｌこトラ
イバと、＼１１２９りにりえられるｅノ故のツレ、ノイ
ｌ＜’ １ｊ４ｉ動（、’ｉ 、Ｆ６を前記各ドライバ
に４えるようにしたグー１〜手段を１４１面し、前記七
ノマルグバイゾレーク回路の出力をグー１〜手段に−ｊ
ｊえ１，９．ドラーｒバへのソレノ、（１〜駆動１．１
号が所定の時間幅１．亡ｔすＩＩＬ給されイ）ように７
１．ｉ 、戊したことを特徴どＩＪるツイＡ１ドツトソ
ＩツノイトＩ！４〆勤制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19322983A JPS6083857A (ja) | 1983-10-14 | 1983-10-14 | ワイヤドツトソレノイド駆動制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19322983A JPS6083857A (ja) | 1983-10-14 | 1983-10-14 | ワイヤドツトソレノイド駆動制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6083857A true JPS6083857A (ja) | 1985-05-13 |
Family
ID=16304467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19322983A Pending JPS6083857A (ja) | 1983-10-14 | 1983-10-14 | ワイヤドツトソレノイド駆動制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6083857A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5319724A (en) * | 1976-08-06 | 1978-02-23 | Philips Nv | Dot printer |
| JPS5689574A (en) * | 1979-12-21 | 1981-07-20 | Tokyo Electric Co Ltd | Driving system for dot printer head |
-
1983
- 1983-10-14 JP JP19322983A patent/JPS6083857A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5319724A (en) * | 1976-08-06 | 1978-02-23 | Philips Nv | Dot printer |
| JPS5689574A (en) * | 1979-12-21 | 1981-07-20 | Tokyo Electric Co Ltd | Driving system for dot printer head |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69300007T2 (de) | Vorrichtung und Verfahren zum Löschen von Sektoren eines Flash-EPROM-Speichers. | |
| DE4200758C2 (de) | Halbleiterspeichereinrichtung und Verfahren zur Steuerung des Betriebs derselben | |
| DE10259326A1 (de) | Flüssigkristallanzeige | |
| Softley et al. | Inflammatory bowel disease in the elderly patient | |
| DE69430165T2 (de) | Verriegelungsschaltungsgesteuerter Ausgangstreiber | |
| DE2723466A1 (de) | Sammelleitungsanordnung | |
| DE60309931D1 (de) | Verbindung mehrerer testzugriffsportsteuerungsvorrichtungen durch ein einzeltestzugriffsport | |
| JPS6083857A (ja) | ワイヤドツトソレノイド駆動制御回路 | |
| Kolenbrander et al. | Coaggregation and coadhesion in oral biofilms | |
| DE4312086C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
| DE2111642C3 (de) | Verfahren zum Informationsaustausch zwischen einem schnellen und einem langsamen Speicher sowie Vorrichtung zur Durchführung des Verfahrens | |
| DE69922818T2 (de) | Verfahren und schaltung zum blockweisen beschreiben von speichern mit breitem datenbus | |
| DE69126045T2 (de) | Speicherschaltung mit verbesserten Leistungsverbindungen | |
| CN1104395A (zh) | 并行时分多路数据流与各个串行数据流互换方法及转换器 | |
| DE2347731C3 (de) | System zur Übertragung und zum Empfang von Informationsteilen auf Zeitmultiplexbasis | |
| DE19848283B4 (de) | Halbleiterspeichereinrichtung mit verbessertem Treiber für den Leseverstärker | |
| GB2165068A (en) | Bit shifting apparatus | |
| WO2007135792A1 (ja) | 表示パネル駆動回路、表示装置 | |
| JPH04311896A (ja) | マルチポートｄｒａｍ | |
| US7486531B2 (en) | Low power content addressable memory array (CAM) and method of operating same | |
| Lloyd | Preferences, Separability, and the Patinkin Model | |
| Bergmann et al. | Streptococci in infectious diseases–pathogenic mechanisms and host immune responses | |
| ATE114864T1 (de) | Dynamischer halbleiterspeicher mit lokalen und hinsichtlich ihrer ansteuerfunktion optimierten leseverstärker-treiberschaltungen. | |
| JPH0362951B2 (ja) | ||
| Ouaakki et al. | frpr-18, a neuropeptide receptor, regulates organismal lifespan and stress tolerance in C. elegans |