JPS6076130A - 樹脂封止形半導体装置の製造方法 - Google Patents
樹脂封止形半導体装置の製造方法Info
- Publication number
- JPS6076130A JPS6076130A JP18529283A JP18529283A JPS6076130A JP S6076130 A JPS6076130 A JP S6076130A JP 18529283 A JP18529283 A JP 18529283A JP 18529283 A JP18529283 A JP 18529283A JP S6076130 A JPS6076130 A JP S6076130A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- cavity
- forces
- semiconductor device
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000011347 resin Substances 0.000 claims abstract description 15
- 229920005989 resin Polymers 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 7
- 238000007789 sealing Methods 0.000 claims abstract description 7
- 238000002347 injection Methods 0.000 claims abstract description 3
- 239000007924 injection Substances 0.000 claims abstract description 3
- 240000007049 Juglans regia Species 0.000 description 1
- 235000009496 Juglans regia Nutrition 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 235000020234 walnut Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
- B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
- B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
- B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は樹脂封止形半導体装置の製造方法、詳しくは、
樹脂成型時に発生するリード上への樹脂パリを防止する
方策を有する製造方法に関する。
樹脂成型時に発生するリード上への樹脂パリを防止する
方策を有する製造方法に関する。
従来例の構成とその問題点
樹脂封止形半導体装置は、その樹脂封止工程直後の形状
をみると、第1図の要部平面図に示されるように、封止
樹脂外殻1の中に半導体素子部を封入したもので、電極
部分は外部リード2によって導出される。また、外部リ
ード2は、タイバーと称される金属橋絡体3によって一
体につながれており、この金属橋絡体3は外枠4と一体
化されている。
をみると、第1図の要部平面図に示されるように、封止
樹脂外殻1の中に半導体素子部を封入したもので、電極
部分は外部リード2によって導出される。また、外部リ
ード2は、タイバーと称される金属橋絡体3によって一
体につながれており、この金属橋絡体3は外枠4と一体
化されている。
ところが、樹脂封止工程後には外部リード2上および金
属橋絡体3上をおおって、薄い樹脂のはみ出したもの(
以下、パリフラッシュと呼ぶ)6が生じる。かかるパリ
フラッシュ5の存在は、外観が損なわれるのでなく、外
部リード2への半田処理にも障害になるので、たとえば
、サンドペーパーによる研磨処理、あるいはくるみ殻粉
末の吹付は処理等のパリフラッシュ除去工程が不可欠で
あり、品質劣化ならびに作業能率の低下が避けられなか
った。
属橋絡体3上をおおって、薄い樹脂のはみ出したもの(
以下、パリフラッシュと呼ぶ)6が生じる。かかるパリ
フラッシュ5の存在は、外観が損なわれるのでなく、外
部リード2への半田処理にも障害になるので、たとえば
、サンドペーパーによる研磨処理、あるいはくるみ殻粉
末の吹付は処理等のパリフラッシュ除去工程が不可欠で
あり、品質劣化ならびに作業能率の低下が避けられなか
った。
発明の目的
本発明は、パリフラッシュの発生を防止するととができ
る製造方法を提供するものである。
る製造方法を提供するものである。
発明の構成
本発明は、上下一対の金型で形成される樹脂注入用空洞
内に半導体素子部を配するとともに、前記空洞外周辺の
外部リード部分を前記金型に配設された突起部で支持し
て、前記空洞内に樹脂注入を行なう工程をそなえた樹脂
封止形半導体装置の製造方法であシ、これによシ、突起
部で外部リード部分を集中的に固持して、金型とリード
構体との隙間をなくし、パリフラッシュの発生を完全に
阻止することができる。
内に半導体素子部を配するとともに、前記空洞外周辺の
外部リード部分を前記金型に配設された突起部で支持し
て、前記空洞内に樹脂注入を行なう工程をそなえた樹脂
封止形半導体装置の製造方法であシ、これによシ、突起
部で外部リード部分を集中的に固持して、金型とリード
構体との隙間をなくし、パリフラッシュの発生を完全に
阻止することができる。
実施例の説明
第2図は本発明実施例で使用した樹脂封止用金型を、内
部に半導体素子部を配設し、そのリード部分を支持した
状態で示す断面図である。
部に半導体素子部を配設し、そのリード部分を支持した
状態で示す断面図である。
樹脂封止用金型は、上金型6と下金型7とで構成され、
その両方の窪みを重ね合わせて空洞8を形成し、この空
洞8内に、半導体素子9および接続細線(ボンディング
・ワイヤ)10をそなえた半導体素子部を配置する。そ
して、前記半導体素子部を組み込んだリードフレームは
、前記空洞8の外側周辺において、上金型6に設けられ
た突起部11ならびに下金型7に設けられた突起部12
によって、集中的に固持され、同支持部の隙間が完全に
塞がれる。通常の金型構造では、支持部の隙間は、数ミ
クロンないし数十ミクロンであり、したがって、本実施
例に用いる金型の突起部11ならびに同12の高さも、
せいぜい、数ミクロンないし数十ミクロンでよい。また
、突起部11ならびに同12の位置は、空洞8の壁部か
ら外部リード2に結合された金属橋絡体3の中央付近ま
での範囲で、外部リード部分に薄い樹脂のはみ出しがあ
っても、外観上も外部リード構造としても、伺ら支障の
ない範囲に設定されればよい。さらに、金型に設けられ
る支持用の突起部は、上下両方の金型に設けなくても、
その一方の面に設けられておれば、この突起部(第2図
中の突起部11もしくは同12)によって、外部リード
部分を他方の支持面に圧接させ、隙間を発生させないよ
うになすことができる。
その両方の窪みを重ね合わせて空洞8を形成し、この空
洞8内に、半導体素子9および接続細線(ボンディング
・ワイヤ)10をそなえた半導体素子部を配置する。そ
して、前記半導体素子部を組み込んだリードフレームは
、前記空洞8の外側周辺において、上金型6に設けられ
た突起部11ならびに下金型7に設けられた突起部12
によって、集中的に固持され、同支持部の隙間が完全に
塞がれる。通常の金型構造では、支持部の隙間は、数ミ
クロンないし数十ミクロンであり、したがって、本実施
例に用いる金型の突起部11ならびに同12の高さも、
せいぜい、数ミクロンないし数十ミクロンでよい。また
、突起部11ならびに同12の位置は、空洞8の壁部か
ら外部リード2に結合された金属橋絡体3の中央付近ま
での範囲で、外部リード部分に薄い樹脂のはみ出しがあ
っても、外観上も外部リード構造としても、伺ら支障の
ない範囲に設定されればよい。さらに、金型に設けられ
る支持用の突起部は、上下両方の金型に設けなくても、
その一方の面に設けられておれば、この突起部(第2図
中の突起部11もしくは同12)によって、外部リード
部分を他方の支持面に圧接させ、隙間を発生させないよ
うになすことができる。
な、お、実施例は、デュアルインライン型の樹脂封止形
半導体装置で示したが、シングルインライン型の樹脂封
止形半導体装置にも適用可能である。
半導体装置で示したが、シングルインライン型の樹脂封
止形半導体装置にも適用可能である。
発明の効果
本発明によれば、空洞外周辺の外部リード部分を金型面
に配設された突起部によって支持して、同支持部分の隙
間を完全に塞ぐことができるので、パリフラッシュの発
生を確実に防止することができる。この結果、パリフラ
ッシュ除去工程も不要になり、品質面でも安定化が達成
されるとともに、工程短縮もはかれる。
に配設された突起部によって支持して、同支持部分の隙
間を完全に塞ぐことができるので、パリフラッシュの発
生を確実に防止することができる。この結果、パリフラ
ッシュ除去工程も不要になり、品質面でも安定化が達成
されるとともに、工程短縮もはかれる。
第1図は従来例装置の要部平面図、第2図は本発明実施
例に用いた金型断面図である。 1・・・・・・封止樹脂外殻、2・・・・・・外部リー
ド、3・・・・・・金属橋絡部、6・・・・・・上金型
、7・・・・・・下金型、8・・・・・空洞、11.1
2・・・・・・突起部。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図
例に用いた金型断面図である。 1・・・・・・封止樹脂外殻、2・・・・・・外部リー
ド、3・・・・・・金属橋絡部、6・・・・・・上金型
、7・・・・・・下金型、8・・・・・空洞、11.1
2・・・・・・突起部。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図
Claims (2)
- (1)上下一対の金型で形成される樹脂注入用空洞内に
半導体素子部を配するとともに、前記空洞外周辺の外部
リード部分を前記金型に配設された突起部で支持して、
前記空洞内に樹脂注入を行なう工程をそなえた樹脂封止
形半導体装置の製造方法。 - (2)突起部が空洞壁部からリードフレーム結続金属橋
絡体中央付近までの位置に設けられ、これによって前記
リードフレームを集中的に支持して樹脂封止を行なう特
許請求の範囲第1項に記載の樹脂封止形半導体装置の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18529283A JPS6076130A (ja) | 1983-10-03 | 1983-10-03 | 樹脂封止形半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18529283A JPS6076130A (ja) | 1983-10-03 | 1983-10-03 | 樹脂封止形半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6076130A true JPS6076130A (ja) | 1985-04-30 |
Family
ID=16168301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18529283A Pending JPS6076130A (ja) | 1983-10-03 | 1983-10-03 | 樹脂封止形半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6076130A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5134773A (en) * | 1989-05-26 | 1992-08-04 | Gerard Lemaire | Method for making a credit card containing a microprocessor chip |
US5728600A (en) * | 1994-11-15 | 1998-03-17 | Vlt Corporation | Circuit encapsulation process |
US5945130A (en) * | 1994-11-15 | 1999-08-31 | Vlt Corporation | Apparatus for circuit encapsulation |
-
1983
- 1983-10-03 JP JP18529283A patent/JPS6076130A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5134773A (en) * | 1989-05-26 | 1992-08-04 | Gerard Lemaire | Method for making a credit card containing a microprocessor chip |
US5728600A (en) * | 1994-11-15 | 1998-03-17 | Vlt Corporation | Circuit encapsulation process |
US5945130A (en) * | 1994-11-15 | 1999-08-31 | Vlt Corporation | Apparatus for circuit encapsulation |
US6403009B1 (en) | 1994-11-15 | 2002-06-11 | Vlt Corporation | Circuit encapsulation |
US6710257B2 (en) | 1994-11-15 | 2004-03-23 | Vlt Corporation | Circuit encapsulation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5508232A (en) | Method of manufacturing a semiconductor device | |
JPH06275764A (ja) | リードフレーム及びそのリードフレームを用いた半導体装置の製造方法 | |
JPS6076130A (ja) | 樹脂封止形半導体装置の製造方法 | |
JP3540185B2 (ja) | 樹脂封止用金型 | |
JP3159808B2 (ja) | 半導体装置の製造方法 | |
KR200177346Y1 (ko) | 반도체 패키지(semiconductor package) | |
JP2532490B2 (ja) | 樹脂封止形半導体装置の製造方法 | |
JPS5921050A (ja) | 半導体装置の製造方法 | |
JPH04139868A (ja) | 半導体装置用リードフレーム | |
KR100230520B1 (ko) | 반도체 소자 패키지 베이스의 제조방법 | |
JP2704128B2 (ja) | 半導体装置用リードフレームおよびその製造方法 | |
JPH03167834A (ja) | 樹脂封止型半導体装置 | |
KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
JPS61156845A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
JPH07169780A (ja) | Col半導体装置、及びそのリードフレーム | |
JP2587542B2 (ja) | 半導体装置封止用金型 | |
JPH03152964A (ja) | 樹脂封止型半導体装置用リードフレーム | |
JPH06224244A (ja) | 電子部品の封止成形方法及び金型 | |
JPS63228656A (ja) | 半導体装置用リ−ドフレ−ム | |
JPS61204955A (ja) | リ−ドフレ−ム | |
JPS63157451A (ja) | 半導体装置用リ−ドフレ−ム | |
JPH0590315A (ja) | 樹脂封止金型 | |
JP2714002B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH05335442A (ja) | 半導体装置の樹脂モールド方法 | |
JPH02139954A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 |