JPS6075139A - クロツク速度変換方法 - Google Patents
クロツク速度変換方法Info
- Publication number
- JPS6075139A JPS6075139A JP59173456A JP17345684A JPS6075139A JP S6075139 A JPS6075139 A JP S6075139A JP 59173456 A JP59173456 A JP 59173456A JP 17345684 A JP17345684 A JP 17345684A JP S6075139 A JPS6075139 A JP S6075139A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock speed
- television
- television signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/04—Colour television systems using pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0102—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving the resampling of the incoming video signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Systems (AREA)
- Television Systems (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Processing Of Color Television Signals (AREA)
- Liquid Developers In Electrophotography (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Superconductors And Manufacturing Methods Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、デジタル化テレビ信号のクロック速度変換方
法に関する。この方法によれば、符号でヒテレビ信号の
標本(ヒフロックが固定されてテレビ信号を発生ずるこ
とができる。
法に関する。この方法によれば、符号でヒテレビ信号の
標本(ヒフロックが固定されてテレビ信号を発生ずるこ
とができる。
従来技術
白黒テレビ信号およびカラーテレビ信号を伝送する場合
、アナログ・テレビ信号全標本化するためのクロック速
度と、デジタル比されたテレビ信号を処理ないし伝送す
るクロック速度とは、固定的に設定されている。ところ
で、これらのクロック速度が相互に一致せず、有理数の
比の関係にない、1易合も、しばしばある。このような
場合には、クロック速度を変換して、所定の処理クロッ
ク速度を有するテレビ信号を1得なければならない。こ
のテレビ信号は、次ノシータ処理のだめに、DPCM方
式によって相応の符号):診に供給することもできる。
、アナログ・テレビ信号全標本化するためのクロック速
度と、デジタル比されたテレビ信号を処理ないし伝送す
るクロック速度とは、固定的に設定されている。ところ
で、これらのクロック速度が相互に一致せず、有理数の
比の関係にない、1易合も、しばしばある。このような
場合には、クロック速度を変換して、所定の処理クロッ
ク速度を有するテレビ信号を1得なければならない。こ
のテレビ信号は、次ノシータ処理のだめに、DPCM方
式によって相応の符号):診に供給することもできる。
テレビ信号としては、輝度1言号と色信号の両方金円い
ることができる。ただし本願発明の方法では、もっばら
輝度信号を対家とする。
ることができる。ただし本願発明の方法では、もっばら
輝度信号を対家とする。
クロック速度の変換方法としては、種々のものが公知で
ある。それらによれば、第1のクロック周波数を有する
データ流が、他のクロック周波数を有する第2のデータ
流に変換される。
ある。それらによれば、第1のクロック周波数を有する
データ流が、他のクロック周波数を有する第2のデータ
流に変換される。
このような方法は、雑誌[FrequenzJ 36,
1982.10の第275頁〜279真に記載されてい
る。この方法では、時間不変の線形フィルタ(Pl p
h1/13.9.1983 )が使用される。このフィ
ルタには、第1のクロック周波数を有するデジタルfヒ
信号値が供給される。そしてフィルタの出力側からは、
加算素子を介して、第2の周波数を有するデソタル(ヒ
信号が取出される。この変換方法は、本発明番でも用い
られる。
1982.10の第275頁〜279真に記載されてい
る。この方法では、時間不変の線形フィルタ(Pl p
h1/13.9.1983 )が使用される。このフィ
ルタには、第1のクロック周波数を有するデジタルfヒ
信号値が供給される。そしてフィルタの出力側からは、
加算素子を介して、第2の周波数を有するデソタル(ヒ
信号が取出される。この変換方法は、本発明番でも用い
られる。
発明の解決すべき問題点
ところで、この方法は、第1のクロック速度に対する第
2のクロック速度の比が准理数である、ということを前
提としている。しかし通常の処理クロックにおいては、
このような前提はほとんどあてはまらない。
2のクロック速度の比が准理数である、ということを前
提としている。しかし通常の処理クロックにおいては、
このような前提はほとんどあてはまらない。
従って本発明の課題は、次のようなデジタル1ヒテレビ
信号のクロック速度zj+方法全提供することである。
信号のクロック速度zj+方法全提供することである。
すなわち本発明の方法では、クロック速度の比が非有理
数でちる場合でも、所定の処理クロック速度を有するテ
レビ信号を発生できなければならない。
数でちる場合でも、所定の処理クロック速度を有するテ
レビ信号を発生できなければならない。
本発明によれば、この課題は次のようにして解決される
。すなわち、テレビ信号を、有理数の変換係数でクロッ
ク速度変換することによって、第2のクロック速度によ
って第2のテレビ信号に変換し、その際、第2のクロッ
ク速度が処理りロック速度に近い1直を有し、まだ、第
2のクロック速度によって第2のテレビ信号のデータ1
梧金メモリに書込み、さらに処理クロックによって、各
走査線に対応して書込まれたデータ1悟から、それと異
なる数のデータ1悟全読出す、のである。
。すなわち、テレビ信号を、有理数の変換係数でクロッ
ク速度変換することによって、第2のクロック速度によ
って第2のテレビ信号に変換し、その際、第2のクロッ
ク速度が処理りロック速度に近い1直を有し、まだ、第
2のクロック速度によって第2のテレビ信号のデータ1
梧金メモリに書込み、さらに処理クロックによって、各
走査線に対応して書込まれたデータ1悟から、それと異
なる数のデータ1悟全読出す、のである。
本発明によれば、クロック速度の比が非不理数である」
6合でも、僅かな数のIll岡のデジタル1言号値(画
素)を除去し、ないしは伺加することによって、簡単に
クロック速度の変換を行なうことができる。テレビ信号
としては、輝度信号寸たは色信号に’192用すること
ができる。上述の構成は、次のようなメモリによって実
現できる。つまりこのメモリでは、1本のテレビ走査線
のすべての画素がデータ語として書込捷れるが、各走査
線の始端および終端にある画素は転送されないのである
。メモリへの読込みは、標本比速度変換器の発生する第
2のクロック周波数によって行なわiする。また、所定
の処理クロックによってメモリからの読出しが行なわれ
る。
6合でも、僅かな数のIll岡のデジタル1言号値(画
素)を除去し、ないしは伺加することによって、簡単に
クロック速度の変換を行なうことができる。テレビ信号
としては、輝度信号寸たは色信号に’192用すること
ができる。上述の構成は、次のようなメモリによって実
現できる。つまりこのメモリでは、1本のテレビ走査線
のすべての画素がデータ語として書込捷れるが、各走査
線の始端および終端にある画素は転送されないのである
。メモリへの読込みは、標本比速度変換器の発生する第
2のクロック周波数によって行なわiする。また、所定
の処理クロックによってメモリからの読出しが行なわれ
る。
従って、本発明の方法を実現するには何の困難もなく、
また僅かな費用しか必要としない。
また僅かな費用しか必要としない。
壕だ、メモリから読出す時でなく売込む時に、いくつか
の画素を除去することもできる。読出されたテレビ画像
のひずみは、実質上目につかない。またこのようなひず
みは、受像装置を相応に調整することで補償することが
できる。
の画素を除去することもできる。読出されたテレビ画像
のひずみは、実質上目につかない。またこのようなひず
みは、受像装置を相応に調整することで補償することが
できる。
第2のテレビ18号全ファーストイン/ファーストアウ
トメモリに一時記憶すれば有利である。
トメモリに一時記憶すれば有利である。
ファーストイン/ファーストアウトメモリ(FIFO)
を用いれば、本発明の方法をコスト的に最も有利に実現
することができ、b。
を用いれば、本発明の方法をコスト的に最も有利に実現
することができ、b。
標本1ヒクロツク速度を15.5 MHzとし、第2の
クロック速度を10.125 MH2とし、菱換係?;
i、をyとずれば有利である。
クロック速度を10.125 MH2とし、菱換係?;
i、をyとずれば有利である。
1ろ、5 MHzのクロック速度を有するデジタル[ヒ
テレピ信号を、第2のクロック周波数10.125 M
Hzを有するデソタルテレビ信号に変換すれば有利であ
乙。なぜなら、変換係数が気と簡単になるからである。
テレピ信号を、第2のクロック周波数10.125 M
Hzを有するデソタルテレビ信号に変換すれば有利であ
乙。なぜなら、変換係数が気と簡単になるからである。
1本のテレビ走査線に対応する第2のテレビ信けの一芦
一夕語が526個あり、そのうち最r刀の5 Quと最
後の5.冶が読出さ7!″Lないようにすれば有利であ
る。
一夕語が526個あり、そのうち最r刀の5 Quと最
後の5.冶が読出さ7!″Lないようにすれば有利であ
る。
」二のように−j″−タjij k除去しても、画像は
ほとんど変1ヒ17ない。
ほとんど変1ヒ17ない。
実施例
次に図面を参照しながら本発明の実施例についてA1し
くd見開する。
くd見開する。
第1図は、本発明によるクロック速度変換方法が適用さ
れる装置の実施例のブロック図である。この図でアナロ
グテレピゾヨン信号Asは、入力端11を介して分離回
路1へ供給される。
れる装置の実施例のブロック図である。この図でアナロ
グテレピゾヨン信号Asは、入力端11を介して分離回
路1へ供給される。
分離回路の第1の出出側12は、A/D変換器20入力
側と接続されている。このA/D変換器は、ザンゾル・
ホールド回路をも有している。
側と接続されている。このA/D変換器は、ザンゾル・
ホールド回路をも有している。
分離回路の第2の出力側13は、クロック発生器50入
力側51と接続されている。A/D&換器2の出力側は
、デジタル低域フィルタ3の入力側31と接続されてい
る。フィルタ3の出力側33はクロック速度変換器4の
データ入力側41と接続されている。クロック速度変換
器4の出力側44は、ファーストイン/ファーストアウ
トメモリ(FIFO)として構成されたメモリ6のデー
タ入力端61と接続されている。メモリ6のデータ出力
側は64で示されでいる。クロック発生器5は、例えば
複数の位相制御回路(PLL )を有し、それらは周l
皮数fTl 、T2 ” T5の動作クロックを発生す
るだめに用いられる。クロック発生器の出力側!52か
らは、標本比クロックfT1がA沖変換器2へ、またク
ロック入力側32を介してデシタル低域フィルタ3へ供
給される。同じ周波数のクロックは、クロック速度変換
器4のクロック入力側42へも供給される。クロック発
生器5の出力側53には第2のクロック周波数f、2が
現われる。この周波数は、読出しクロックとしてクロッ
ク速度変換器4の第2のクロック入力端43へ供給され
、またメモリ6の第′1のクロック入力側fi2へ供給
される。処理クロックf T 5は、クロック発生器の
第6のり1コツク出力側54からメモリ6の第2のクロ
ック入力端63へIll; 給される。さらに、同期パ
ルスSIがクロック発生器5の出力側55から取出され
ろ。
力側51と接続されている。A/D&換器2の出力側は
、デジタル低域フィルタ3の入力側31と接続されてい
る。フィルタ3の出力側33はクロック速度変換器4の
データ入力側41と接続されている。クロック速度変換
器4の出力側44は、ファーストイン/ファーストアウ
トメモリ(FIFO)として構成されたメモリ6のデー
タ入力端61と接続されている。メモリ6のデータ出力
側は64で示されでいる。クロック発生器5は、例えば
複数の位相制御回路(PLL )を有し、それらは周l
皮数fTl 、T2 ” T5の動作クロックを発生す
るだめに用いられる。クロック発生器の出力側!52か
らは、標本比クロックfT1がA沖変換器2へ、またク
ロック入力側32を介してデシタル低域フィルタ3へ供
給される。同じ周波数のクロックは、クロック速度変換
器4のクロック入力側42へも供給される。クロック発
生器5の出力側53には第2のクロック周波数f、2が
現われる。この周波数は、読出しクロックとしてクロッ
ク速度変換器4の第2のクロック入力端43へ供給され
、またメモリ6の第′1のクロック入力側fi2へ供給
される。処理クロックf T 5は、クロック発生器の
第6のり1コツク出力側54からメモリ6の第2のクロ
ック入力端63へIll; 給される。さらに、同期パ
ルスSIがクロック発生器5の出力側55から取出され
ろ。
この実施例では、丑と捷りをもって符号(ヒされたカラ
ーテレビ信号FSから)輝度信号が得られる。本明酬1
11では、この輝度信号全テレビ信号と呼ぶ。
ーテレビ信号FSから)輝度信号が得られる。本明酬1
11では、この輝度信号全テレビ信号と呼ぶ。
アナログ・テレビ信号Asから、A/ D 斐’IA器
2全介してデジタル化カラーテレビ信号FSが得られる
。そのカットオフ周波数が約り、9 MHzである低域
フィルタ3を介して、カラーテレビ信号FSからテレビ
信号LU1が、痣波される1゜クロック速度変換器4ば
、このテレビ信号LU1を第2のテレビ信号LU2に変
換する。LU2の周波数は、処理クロック周波数fT6
に近い値を有している。アナログ・テレビ信号Asは1
3.5MHzで標本化される。従ってデジタル低域フィ
ルタ3の出力側に現わノ1.るテレビ信号LU1は、そ
ノLと同じデータ語速度を7トjシている。このデータ
1悟速度は、クロック速度変換器4によって10,12
5 MHz K変換される。従ってこの場合、クロック
速度&換器4の変換係数Cは%である。データ語は、同
じ周f皮数fT2のクロックによってメモリ6に1込ま
れている。
2全介してデジタル化カラーテレビ信号FSが得られる
。そのカットオフ周波数が約り、9 MHzである低域
フィルタ3を介して、カラーテレビ信号FSからテレビ
信号LU1が、痣波される1゜クロック速度変換器4ば
、このテレビ信号LU1を第2のテレビ信号LU2に変
換する。LU2の周波数は、処理クロック周波数fT6
に近い値を有している。アナログ・テレビ信号Asは1
3.5MHzで標本化される。従ってデジタル低域フィ
ルタ3の出力側に現わノ1.るテレビ信号LU1は、そ
ノLと同じデータ語速度を7トjシている。このデータ
1悟速度は、クロック速度変換器4によって10,12
5 MHz K変換される。従ってこの場合、クロック
速度&換器4の変換係数Cは%である。データ語は、同
じ周f皮数fT2のクロックによってメモリ6に1込ま
れている。
メモリ6からのデータの読出しは、所定の処理クロック
速度1Q MHzで行なわれる。
速度1Q MHzで行なわれる。
第2図はテレビ画像の一部分を示している。
F工FOメモリヲ1吏用した場合、輝度信号LU2のデ
ータ語のうち最初の6語(rr/2)と最後の6飴は書
込まれず、従って読出されもしない。
ータ語のうち最初の6語(rr/2)と最後の6飴は書
込まれず、従って読出されもしない。
fi″して処理クロック速度f T 3と同期調整さ九
る。
る。
この1」的のン′こめに、同期パルスs上の中に吉゛捷
れる走査線パルスが使用される。従って、1込みに用い
られるクロックの一部を阻市することによって、容易に
川込み過程をll’i圧することができる。
れる走査線パルスが使用される。従って、1込みに用い
られるクロックの一部を阻市することによって、容易に
川込み過程をll’i圧することができる。
一部に同JL’Jパルスs1け、メモリ6がら読出され
るテレビ信号L U 5とは別i+jjに++X出され
る。
るテレビ信号L U 5とは別i+jjに++X出され
る。
発明り)効果
本発明の方法によれば、りDツク速度の比が非有理数で
ある場合でも、+9r定の処理クロック速度をイJ゛す
るテレビ信号を発生することができる。
ある場合でも、+9r定の処理クロック速度をイJ゛す
るテレビ信号を発生することができる。
第1図は本発明によるクロック速lf変換方法を実Mす
る装置iiのブロック図、第2図はテレビ画像の一部を
示す図である。 1・・・分離回路、2・・・A / D変換7(−13
・・・デジタル低域フィルタ、4・・・クロック速度変
換と、5・・・クロック発生器、6・・・メモリ、As
・・・アナログ゛Tレビ信号、FS・・・デジタルカラ
ーテレビ信号、■)U 1 、 J、U2 、 TJU
3・・・テレビ信号。 IG2
る装置iiのブロック図、第2図はテレビ画像の一部を
示す図である。 1・・・分離回路、2・・・A / D変換7(−13
・・・デジタル低域フィルタ、4・・・クロック速度変
換と、5・・・クロック発生器、6・・・メモリ、As
・・・アナログ゛Tレビ信号、FS・・・デジタルカラ
ーテレビ信号、■)U 1 、 J、U2 、 TJU
3・・・テレビ信号。 IG2
Claims (1)
- 【特許請求の範囲】 1、 符号化テレビ信号(FEI)の標本化クロック速
度(fTl)が固定されている場合に、所定の処理クロ
ック速度(f、3)を有するテレ♂(8号(LU3)を
発生する、デジタルでヒテレビ信号(FS)のクロック
速度変換方法において、テレビ信号(LUG)を、有理
数の変換係数(C)でクロック速度変換することによっ
て、第2のクロック速度(f −r 2 ) Kより第
2のテレビ信号(LU2)に変換し、その際、第2のク
ロック速度が処理クロック速度(fT3)に近い値を有
するようにし、また、第2のクロック速度(fT2)に
より第2のテレビ信号(LU2 )のデータ語をメモリ
(6)に書込むようにし、さらに処理クロック(fT5
)によって、各走査線に対応して書込まれた(K)1固
のブーツn片ンから、それと異なる数(K±m)のデー
タ語を読出すことを特徴とするクロック速度変換方法。 2、第2のテレビ信号(LU2)をファーストイン/フ
ァーストアウトメモリに一時記憶する特許請求の範囲第
1項記載のクロック速度変換方法。 6、 標本比クロック速度(fTl) k 13.5
MHzとし、第2のクロック速;隻(fT2)を10,
125 MHzとし、−&洟係数(C)(i=”/Mと
した特許請求の範囲第1項゛または第2項記載のクロッ
ク速度変換方法。 4、第2のテレビ信号(T、 u 2 )の1本のテレ
ビ走査線のデータ語が526個あり、そのうら最初の6
語と最後の6語が読出されない特許請求の範囲第6項記
載のクロック速度変換方法。 5、各テレビ走査線毎に、書込捷れたデータ語より多く
のデータ語が読出される場合、付加的に読出されるテ゛
−タ語が黒捷たは灰色の輝度値に対応している特許請求
の範囲第1項または第2項記載のクロック速度変換方法
。 6. テレぎ信号(LUI)として輝度信号め工)11
いられ、該輝度信号が、デジタル低域フイルり(3)に
よって、まと捷りをもって符号比されたカラーテレビ信
号(FS)から濾波される特許請求の範囲第1項から第
5項のいずれか1項記載のクロック速度変換方法。 Z 少くとも1つの位相制御回路金有するクロック発生
器(5)によつ−C必要なりロック速度(fTl 、
fT2 、fT3 )が得られる特許請求の範囲第1項
から第6項のいずれか1項記載のクロック速度変換方法
。 8、 できるだけ小さな分子および分母を有する分数が
変換係数(C)として使用される特許請求の範囲第1項
記載のクロック速度変換装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3333225.8 | 1983-09-14 | ||
DE19833333225 DE3333225A1 (de) | 1983-09-14 | 1983-09-14 | Verfahren zur taktratenkonversion |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6075139A true JPS6075139A (ja) | 1985-04-27 |
JPH0216067B2 JPH0216067B2 (ja) | 1990-04-16 |
Family
ID=6209090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59173456A Granted JPS6075139A (ja) | 1983-09-14 | 1984-08-22 | クロツク速度変換方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US4612573A (ja) |
EP (1) | EP0140094B1 (ja) |
JP (1) | JPS6075139A (ja) |
AT (1) | ATE31462T1 (ja) |
AU (1) | AU550857B2 (ja) |
BR (1) | BR8404573A (ja) |
CA (1) | CA1233239A (ja) |
DE (2) | DE3333225A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6215973A (ja) * | 1985-07-15 | 1987-01-24 | クロ−ネ・アクチエンゲゼルシャフト | 動画ビデオ信号のクロツク整合方法及び装置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4737952A (en) * | 1986-07-03 | 1988-04-12 | Hughes Aircraft Company | Time base converter employing two reference position phase lock loop |
JP2731151B2 (ja) * | 1987-09-18 | 1998-03-25 | 株式会社東芝 | 位相情報検出回路 |
US5255098A (en) * | 1989-08-23 | 1993-10-19 | Laboratoire Europeen De Recherches Electroniques Avancees | Process for the insertion of a supplementary video information set outside a main image |
US5262858A (en) * | 1990-12-05 | 1993-11-16 | Deutsche Itt Industries Gmbh | Method of converting the clock rate of a digitized signal |
DE4040299A1 (de) * | 1990-12-17 | 1992-06-25 | Philips Patentverwaltung | Schaltungsanordnung zur taktumsetzung eines digitalen signals |
US5229853A (en) * | 1991-08-19 | 1993-07-20 | Hewlett-Packard Company | System for converting a video signal from a first format to a second format |
JP3526053B2 (ja) * | 1991-11-20 | 2004-05-10 | ソニー株式会社 | デイジタル映像信号処理装置 |
US5585794A (en) * | 1991-12-13 | 1996-12-17 | Sgs-Thomson Microelectronics, S.R.L. | Electronic device for the automatic conversion of sampled frequencies |
DE4203478A1 (de) * | 1992-02-07 | 1993-08-12 | Thomson Brandt Gmbh | Verfahren zur umsetzung eines digitalen videosignals |
US5335074A (en) * | 1993-02-08 | 1994-08-02 | Panasonic Technologies, Inc. | Phase locked loop synchronizer for a resampling system having incompatible input and output sample rates |
US5808691A (en) * | 1995-12-12 | 1998-09-15 | Cirrus Logic, Inc. | Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock |
FR2793570A1 (fr) * | 1999-05-11 | 2000-11-17 | Koninkl Philips Electronics Nv | Processeur ayant une frequence de fonctionnement adaptable |
EP1357473A1 (de) * | 2002-04-23 | 2003-10-29 | Siemens Aktiengesellschaft | Verfahren und Schaltungsanordnung zum Testen elektronischer Bausteine und Baugruppen |
WO2010036890A1 (en) * | 2008-09-26 | 2010-04-01 | Superior Modular Products Incorporated | Communications system ans apparatus for providing wireless communications within a building |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5428520A (en) * | 1977-08-08 | 1979-03-03 | Hitachi Ltd | Method and apparatus for sampling frequency conversion |
JPS5786179A (en) * | 1980-09-19 | 1982-05-29 | Sony Corp | Random access memory device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3666888A (en) * | 1968-06-26 | 1972-05-30 | Communications Satellite Corp | Pcm-tv system using a unique word for horizontal time synchronization |
US4224481A (en) * | 1975-03-10 | 1980-09-23 | Eli S. Jacobs | Compression and expansion circuitry for a recording and playback system |
FR2316820A1 (fr) * | 1975-07-03 | 1977-01-28 | Telecommunications Sa | Procede de transmission numerique de video signaux codes |
US4074307A (en) * | 1975-08-14 | 1978-02-14 | Rca Corporation | Signal processor using charge-coupled devices |
US4306249A (en) * | 1978-12-20 | 1981-12-15 | British Broadcasting Corporation | Digital signal processing method and apparatus |
JPS57171884A (en) * | 1981-03-12 | 1982-10-22 | Victor Co Of Japan Ltd | Conversion system for number of scanning lines |
US4488176A (en) * | 1981-03-19 | 1984-12-11 | Northern Telecom Limited | Method of and apparatus for modifying a video signal to inhibit recording thereof |
DE3126635A1 (de) * | 1981-07-06 | 1983-01-20 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur wandlung der zeilenzahl |
-
1983
- 1983-09-14 DE DE19833333225 patent/DE3333225A1/de not_active Withdrawn
-
1984
- 1984-08-22 JP JP59173456A patent/JPS6075139A/ja active Granted
- 1984-09-12 AT AT84110880T patent/ATE31462T1/de not_active IP Right Cessation
- 1984-09-12 CA CA000462935A patent/CA1233239A/en not_active Expired
- 1984-09-12 DE DE8484110880T patent/DE3468158D1/de not_active Expired
- 1984-09-12 EP EP84110880A patent/EP0140094B1/de not_active Expired
- 1984-09-13 AU AU33007/84A patent/AU550857B2/en not_active Ceased
- 1984-09-13 BR BR8404573A patent/BR8404573A/pt unknown
- 1984-09-14 US US06/650,652 patent/US4612573A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5428520A (en) * | 1977-08-08 | 1979-03-03 | Hitachi Ltd | Method and apparatus for sampling frequency conversion |
JPS5786179A (en) * | 1980-09-19 | 1982-05-29 | Sony Corp | Random access memory device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6215973A (ja) * | 1985-07-15 | 1987-01-24 | クロ−ネ・アクチエンゲゼルシャフト | 動画ビデオ信号のクロツク整合方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
US4612573A (en) | 1986-09-16 |
DE3333225A1 (de) | 1985-03-28 |
AU3300784A (en) | 1985-03-21 |
EP0140094B1 (de) | 1987-12-16 |
BR8404573A (pt) | 1985-08-06 |
JPH0216067B2 (ja) | 1990-04-16 |
CA1233239A (en) | 1988-02-23 |
DE3468158D1 (en) | 1988-01-28 |
ATE31462T1 (de) | 1988-01-15 |
EP0140094A1 (de) | 1985-05-08 |
AU550857B2 (en) | 1986-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6075139A (ja) | クロツク速度変換方法 | |
US5274372A (en) | Sampling rate conversion using polyphase filters with interpolation | |
US5422677A (en) | Apparatus and method for processing a picture-in-picture video signal | |
US8306128B2 (en) | Clocked output of multiple data streams from a common data port | |
US4809059A (en) | Chroma control circuit for a digital television receiver | |
JP2929749B2 (ja) | 画像伝送装置 | |
JP3100915B2 (ja) | 面積影響相関方法及びこれを用いたディジタル画像信号のサンプリングレート変換方法及び装置 | |
EP0459407B1 (en) | Digital comb filter | |
EP0680210B1 (en) | Time-base conversion system | |
CN1204207A (zh) | 图像格式转换器及其方法 | |
EP0415798A2 (en) | Image processing apparatus | |
JPH02501524A (ja) | ビデオコンポーネントを処理する回路 | |
EP0892364A2 (en) | Method and apparatus for image encoding | |
JP3053532B2 (ja) | 色信号の周波数帯域変換のための搬送波発生装置 | |
JP3013362B2 (ja) | 映像信号処理装置 | |
JP3180624B2 (ja) | テレビジョンカメラ装置 | |
US5379077A (en) | System for and method of, operating upon NTSC and PAL signals | |
KR100407977B1 (ko) | 포맷 변환 장치 | |
JPH07336593A (ja) | 画像処理装置 | |
JPH11196313A (ja) | 広角歪み補正装置 | |
Brett et al. | High performance picture-in-picture (PIP) IC using embedded DRAM technology | |
JPH1175185A (ja) | 映像処理装置 | |
JPS6019365A (ja) | 垂直輪郭回路 | |
KR930002305B1 (ko) | 영상데이타의 시뮬레이션 시스템 | |
JPS59211394A (ja) | デイジタルカラ−エンコ−ダ |