JPS59211394A - デイジタルカラ−エンコ−ダ - Google Patents
デイジタルカラ−エンコ−ダInfo
- Publication number
- JPS59211394A JPS59211394A JP58085434A JP8543483A JPS59211394A JP S59211394 A JPS59211394 A JP S59211394A JP 58085434 A JP58085434 A JP 58085434A JP 8543483 A JP8543483 A JP 8543483A JP S59211394 A JPS59211394 A JP S59211394A
- Authority
- JP
- Japan
- Prior art keywords
- data
- color
- signal
- output
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims abstract description 16
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 238000005070 sampling Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野Ｊ
この発明は、３原色のビデオデータのようなコンポーネ
ントデータをディジタル処理することによシコンポジッ
トカラービデオ信号を形成するようにしたディジタルカ
ラーエンコーダに関ｔ−る。
ントデータをディジタル処理することによシコンポジッ
トカラービデオ信号を形成するようにしたディジタルカ
ラーエンコーダに関ｔ−る。
「背景技術とその問題点」
ビデオカメラの撮、像出力信号や、マイクロコンピュー
タから出力される表示データは、Ｒ，Ｇ。
タから出力される表示データは、Ｒ，Ｇ。
Ｂ（３原色信号）の形態を有している。Ｒ，Ｇ。
Ｂ入力端子を持たないＮＴＳＣモニター受像機によって
、上述のカラー信号を表示するには、 ＮＴＳＣ方式の
コンポジット信号（複合カラービデオ信号）に変換する
必要がある。従来のアナログカラーエンコーダは、マト
リクス回路によって、Ｒ，Ｇ。
、上述のカラー信号を表示するには、 ＮＴＳＣ方式の
コンポジット信号（複合カラービデオ信号）に変換する
必要がある。従来のアナログカラーエンコーダは、マト
リクス回路によって、Ｒ，Ｇ。
Ｂ信号から輝度信号Ｙと色差信号Ｕ、Ｖとを形成し、こ
の色差信号によりサブキャリアを直交２相変調して搬送
色信号を形成し１、輝度信号Ｙに対して搬送色信号を加
算することで、コンポジット信号を発生する構成とされ
ていた。
の色差信号によりサブキャリアを直交２相変調して搬送
色信号を形成し１、輝度信号Ｙに対して搬送色信号を加
算することで、コンポジット信号を発生する構成とされ
ていた。
しかし、アナログカラーエンコーダでは、温度変化、経
年変化などに対して動作が不安定となったり、回路規模
が犬きぐなったり、ＩＣ化に不向きなどの問題点が生じ
る。これは、アナログカラーエンコーダで形成されたコ
ンポジット信号をディジタル化する場合でも同様である
。
年変化などに対して動作が不安定となったり、回路規模
が犬きぐなったり、ＩＣ化に不向きなどの問題点が生じ
る。これは、アナログカラーエンコーダで形成されたコ
ンポジット信号をディジタル化する場合でも同様である
。
そこで、ディジタル化された３原色データからディジタ
ル演算のみでコンポジット信号を形成することができる
ディジタルカラーエンコーダが提案されている。乙のデ
イジタル力ラーエンコーダは、Ｒ，Ｇ、Ｂの各信号をテ
イジタルデータに変換し、これらに所定の係数を乗じて
加算することによって輝度データＹを形成し、この輝度
データＹと３原色テータとを演算することによって色差
データＵ、Ｖを形成し、この色差データＵ、Ｖをディジ
タル変調して輝度データＹに加算する構成のものである
。サンプリング周波数が４ ｆＳＣの場合、ディジタル
変調は、第１図に示すように、４１ １
１個の直交する成分を（−Ｕ→−
−■→−２”−＋２２ ■）の順序でサンプリング周期で発生させることによっ
てなされる。サンプリング位相の０’、９０°。
ル演算のみでコンポジット信号を形成することができる
ディジタルカラーエンコーダが提案されている。乙のデ
イジタル力ラーエンコーダは、Ｒ，Ｇ、Ｂの各信号をテ
イジタルデータに変換し、これらに所定の係数を乗じて
加算することによって輝度データＹを形成し、この輝度
データＹと３原色テータとを演算することによって色差
データＵ、Ｖを形成し、この色差データＵ、Ｖをディジ
タル変調して輝度データＹに加算する構成のものである
。サンプリング周波数が４ ｆＳＣの場合、ディジタル
変調は、第１図に示すように、４１ １
１個の直交する成分を（−Ｕ→−
−■→−２”−＋２２ ■）の順序でサンプリング周期で発生させることによっ
てなされる。サンプリング位相の０’、９０°。
１８０°、２７０°の夫々とこれらの４個の成分とが対
応している。
応している。
しかしながら、輝度デー２７２色差データＵ。
■の形成などには、乗算回路を必要とし、回路規模が大
きくなる欠点があった。特に、マイクロコンピュータの
Ｒ，Ｇ、Ｂ出力のような場合には、各コンポーネントデ
ータが１ビツト又は２ビット程度であって、このような
データを処理するたンに、多くの演算回路を必要とする
ことは得策といえない。
きくなる欠点があった。特に、マイクロコンピュータの
Ｒ，Ｇ、Ｂ出力のような場合には、各コンポーネントデ
ータが１ビツト又は２ビット程度であって、このような
データを処理するたンに、多くの演算回路を必要とする
ことは得策といえない。
「発明の目的」
この発明は、回路構成が簡単で、 ＩＣ化したときに
高密度の実装が可能なディジタルカラーエンコーダの提
供を目的とするものである。
高密度の実装が可能なディジタルカラーエンコーダの提
供を目的とするものである。
「発明の概要」
この発明は、サンシリング位相情報と変調位相とに対応
する重み伺は情報とによってコンポーネントデータを変
換するデータ変換テーブルが記憶されたメモリを備え、
このメモリに対してカラービデオデータのコンポーネン
トデータがアドレス入力とされ、メモリからコンポジッ
トデータを読出すようにしたディジタルカラーエンコー
ダである。
する重み伺は情報とによってコンポーネントデータを変
換するデータ変換テーブルが記憶されたメモリを備え、
このメモリに対してカラービデオデータのコンポーネン
トデータがアドレス入力とされ、メモリからコンポジッ
トデータを読出すようにしたディジタルカラーエンコー
ダである。
し実施例」
第２図を参照してこの発明の一実施例について説明する
。第２図において、１，２．３の夫々は、原色のカラー
データＲ，Ｇ、Ｂが供給される入力端子である。カラー
データＲ，Ｇ、Ｂは、各々４ｆ のサンプリング周波数
でサンプリングされ、Ｃ １サンプルが例えば３ビ７トに変換されたものである。
。第２図において、１，２．３の夫々は、原色のカラー
データＲ，Ｇ、Ｂが供給される入力端子である。カラー
データＲ，Ｇ、Ｂは、各々４ｆ のサンプリング周波数
でサンプリングされ、Ｃ １サンプルが例えば３ビ７トに変換されたものである。
このカラーデータは、カラー撮像装置、マイクロコンピ
ュータなどのソースから発生したものである。
ュータなどのソースから発生したものである。
この原色のカラーデータがＲＯＭ １１ 、１２ 。
１３のアドレス入力とされる。ＲＯＭ １１には、アド
レス入力（Ｒ，Ｇ、Ｂ）と出力データ（輝度データＹ）
との対応を示すデータ変換テーブルが記憶されており、
同様に、ＲＯＭ １２及びＲＯＭ １３の夫々には、ア
ドレス入力（Ｒ，Ｇ、Ｂ）と出力データ（Ｒ−Ｙデータ
及びＢ−Ｙデータ）との対応を示すデータ変換テーブル
が記憶されている。輝度データＹ１色差データＲ，−Ｙ
及びＢ−Ｙは、カラーデータＲ，Ｇ、Ｂの夫々に所定の
係数を乗じて加算したものである。
レス入力（Ｒ，Ｇ、Ｂ）と出力データ（輝度データＹ）
との対応を示すデータ変換テーブルが記憶されており、
同様に、ＲＯＭ １２及びＲＯＭ １３の夫々には、ア
ドレス入力（Ｒ，Ｇ、Ｂ）と出力データ（Ｒ−Ｙデータ
及びＢ−Ｙデータ）との対応を示すデータ変換テーブル
が記憶されている。輝度データＹ１色差データＲ，−Ｙ
及びＢ−Ｙは、カラーデータＲ，Ｇ、Ｂの夫々に所定の
係数を乗じて加算したものである。
ＲＯＭ １１から読出された輝度データＹが時間合わせ
用の遅延回路２１に供給され、ＲＯＭ １２及び１３か
ら読出された色差データＲ−Ｙ及びＢ−Ｙが夫々ディジ
タルフィルタの構成のロー／（スフイルタ２２及び２３
に供給される。このロー・（スフイルタ〉２及び２３は
、色差信号の帯域を例えば０．５ＭＨｚに制限するもの
で、ロー・くスフイルり２２及び２３で生じる遅延量を
遅延回路２１が有している。
用の遅延回路２１に供給され、ＲＯＭ １２及び１３か
ら読出された色差データＲ−Ｙ及びＢ−Ｙが夫々ディジ
タルフィルタの構成のロー／（スフイルタ２２及び２３
に供給される。このロー・（スフイルタ〉２及び２３は
、色差信号の帯域を例えば０．５ＭＨｚに制限するもの
で、ロー・くスフイルり２２及び２３で生じる遅延量を
遅延回路２１が有している。
この遅延回路２１゛、ロー・（スフイルり２２及び２３
の出力に現れる輝度データＹと色差データＲ−Ｙ及びＢ
−ＹとがＲＯＭ ３０にアドレス入力として供給される
。このＲＯＭ ３０には、４個のサンプリング位相とり
］応する４個のデータ変換テーブル３１．３２．３３．
３４が記憶されている。データ変換テーブル３１は、サ
ンシリング位相が０８のデータ変換テーブル３２は、サ
ンシリング位相がので、データ変換テーブル３３は、サ
ンプリング位相が１８０°の時の出力データ（Ｙ−４０
’）を発生するもので、データ変換テーブル３４は、サ
ンＶ）を発生するものである。つ捷シ、これらのデータ
変換テーブル３１〜３４は、カラーデータＲＧ、Ｂに変
調位相及びサンプリング位相に対応する重み伺は係数を
乗じた出力データを発生するものである。
の出力に現れる輝度データＹと色差データＲ−Ｙ及びＢ
−ＹとがＲＯＭ ３０にアドレス入力として供給される
。このＲＯＭ ３０には、４個のサンプリング位相とり
］応する４個のデータ変換テーブル３１．３２．３３．
３４が記憶されている。データ変換テーブル３１は、サ
ンシリング位相が０８のデータ変換テーブル３２は、サ
ンシリング位相がので、データ変換テーブル３３は、サ
ンプリング位相が１８０°の時の出力データ（Ｙ−４０
’）を発生するもので、データ変換テーブル３４は、サ
ンＶ）を発生するものである。つ捷シ、これらのデータ
変換テーブル３１〜３４は、カラーデータＲＧ、Ｂに変
調位相及びサンプリング位相に対応する重み伺は係数を
乗じた出力データを発生するものである。
ＲＯＭ ３０には、輝度データＹ１色差データＲ−Ｙ及
びＢ−Ｙの他に端子３５及び３６からクロックパルスが
アドレス入力として供給される。端子３５からのクロッ
クパルスは、第３図Ａに示す周波数２ｆ のもので、端
子３６からのクロソクバＣ ルスは、第３図Ｂに示す周波数ｆｓｃのものである。
びＢ−Ｙの他に端子３５及び３６からクロックパルスが
アドレス入力として供給される。端子３５からのクロッ
クパルスは、第３図Ａに示す周波数２ｆ のもので、端
子３６からのクロソクバＣ ルスは、第３図Ｂに示す周波数ｆｓｃのものである。
これらのクロックパルスは、周波数４ｆ、。のサンプリ
ングクロックと同期したものである。第３図に示すよう
に、これらのクロックパルスが共に低レベルの４ ／
４ ｆｓｃの期間をＴ１とし、次の期間をＴ２とし、こ
の次の期間をＴ３とし、更に次の期間をＴ４とすると、
期間Ｔ１でデータ変換テーブル３１が選択され、期間Ｔ
２でデータ変換テーブル３２が選択され、期間Ｔ３でデ
ータ変換テーブル３３が選択され、期間Ｔ４でデータ変
換テーブル３４が選択される。この動作が繰り返される
ことによって。
ングクロックと同期したものである。第３図に示すよう
に、これらのクロックパルスが共に低レベルの４ ／
４ ｆｓｃの期間をＴ１とし、次の期間をＴ２とし、こ
の次の期間をＴ３とし、更に次の期間をＴ４とすると、
期間Ｔ１でデータ変換テーブル３１が選択され、期間Ｔ
２でデータ変換テーブル３２が選択され、期間Ｔ３でデ
ータ変換テーブル３３が選択され、期間Ｔ４でデータ変
換テーブル３４が選択される。この動作が繰り返される
ことによって。
ＲＯＭ ３０の出力には、ディジタルコンポジ トカラ
ービデオデータが読出される。
ービデオデータが読出される。
このＲｏｌｖ！ ３０の出力データがＤ／Ａコンバータ
３７に供給され、アナログのコンポジソトカラニビデオ
信号に変換されて、加算器３８に供給される。この加算
器３８には、端子３９及び４０の夫夫からバースト信号
及び同期信号が供給され、加算器３８の出力がローパス
フィルタ４１を介して出力端子４２に取り出される。こ
のローパスフィルタ４１は、ナイキストフィルタである
。出力端子４２には、例えばカラーモニタのビデオ入力
端子が接続される。
３７に供給され、アナログのコンポジソトカラニビデオ
信号に変換されて、加算器３８に供給される。この加算
器３８には、端子３９及び４０の夫夫からバースト信号
及び同期信号が供給され、加算器３８の出力がローパス
フィルタ４１を介して出力端子４２に取り出される。こ
のローパスフィルタ４１は、ナイキストフィルタである
。出力端子４２には、例えばカラーモニタのビデオ入力
端子が接続される。
カラーデータＲ，Ｇ、Ｂが夫々３ビツトの場合、ＲＯＭ
１１ 、１２ 、１３は、（２９＝ ５１２ ）のアド
レスのものとなる。まだ、輝度データＹを４ビツト、色
差データを２ビツトとすると、ＲＯＭ３０のアドレスは
、１０ビツトとなる。輝度データＹのビット数を４ビツ
トとすると、充分な画像の表現を行なうことができる。
１１ 、１２ 、１３は、（２９＝ ５１２ ）のアド
レスのものとなる。まだ、輝度データＹを４ビツト、色
差データを２ビツトとすると、ＲＯＭ３０のアドレスは
、１０ビツトとなる。輝度データＹのビット数を４ビツ
トとすると、充分な画像の表現を行なうことができる。
第４図を参照してこの発明の他の実施例について説明す
る。この他の実施例は、テレビゲーム。
る。この他の実施例は、テレビゲーム。
マイクロコンピュータなどのように、カラーデータが１
ビツト又は２ビツトであって、帯域制限が不要な場合に
この発明を適用したものである。
ビツト又は２ビツトであって、帯域制限が不要な場合に
この発明を適用したものである。
入力端子１．２．３の夫々から供給されるＲ２Ｇ、Ｂの
カラーデータがＲＯＭ ５０のアドレス入力とされる。
カラーデータがＲＯＭ ５０のアドレス入力とされる。
ＲＯＭ ５０には、サンプリング位相が００゜９０°、
１８０’、２７０’の夫々の出力データ（Ｙ’＋１
１ １ −Ｕ）（Ｙ−−Ｖ）（Ｙ−−Ｕ）（Ｙ→−１ｖ ＞を２
２ ２ ２ Ｒ，Ｇ、Ｂのカラーデータに基いて発生するだめのデー
タ変換テーブル５１．５２．５３．５４が拡納され、ま
〆乙、同期信号及びバースト信号を発生するためのデー
タ変換テーブル５５及び５６も拡納されている。
１８０’、２７０’の夫々の出力データ（Ｙ’＋１
１ １ −Ｕ）（Ｙ−−Ｖ）（Ｙ−−Ｕ）（Ｙ→−１ｖ ＞を２
２ ２ ２ Ｒ，Ｇ、Ｂのカラーデータに基いて発生するだめのデー
タ変換テーブル５１．５２．５３．５４が拡納され、ま
〆乙、同期信号及びバースト信号を発生するためのデー
タ変換テーブル５５及び５６も拡納されている。
ＲＯＭ ５０のアドレス入力としてカラーデータの他に
端子５７及び５８の夫々から２ ｆｓｃ及びｆｓｃのク
ロックパルスが供給されると共に、端子５９及び６０か
ら同期信号及びバーストフラッグが供給される。この同
期信号の期間では、同期信号のデータ変換テーブル５５
が選択され、バーストフラッグの期間では、バースト信
号のデータ変換テーブル５６が選択される。これらの同
期信号及びバースト信号の期間では、２つのクロックパ
ルスによって各サンプリング位相の同期信号及びバース
ト信号のデータが順次Ｒ，ＯＭ ５０がら読出される。
端子５７及び５８の夫々から２ ｆｓｃ及びｆｓｃのク
ロックパルスが供給されると共に、端子５９及び６０か
ら同期信号及びバーストフラッグが供給される。この同
期信号の期間では、同期信号のデータ変換テーブル５５
が選択され、バーストフラッグの期間では、バースト信
号のデータ変換テーブル５６が選択される。これらの同
期信号及びバースト信号の期間では、２つのクロックパ
ルスによって各サンプリング位相の同期信号及びバース
ト信号のデータが順次Ｒ，ＯＭ ５０がら読出される。
コンポジットカラービデオデータの読出しは、前述の一
実施例と同様にして行なわれる。
実施例と同様にして行なわれる。
ＲＯＭ ５０から読出された同期信号及びバースト信号
を含むコンポジットカラービデオデータがＤ／Ａ コン
バータ３７によってアナログ信号に変換され、ローパス
フィルタ４１を介して出力端子４２に取シ出され１図示
せずも、カラーモニタに供給される。
を含むコンポジットカラービデオデータがＤ／Ａ コン
バータ３７によってアナログ信号に変換され、ローパス
フィルタ４１を介して出力端子４２に取シ出され１図示
せずも、カラーモニタに供給される。
この発明の他の実施例では、Ｒ，Ｇ、Ｂのカラーデータ
を夫々１ビツトとすると、ＲＯＭ ５０は、７ビツト（
＝１２８ ）のアドレスのものとなる。
を夫々１ビツトとすると、ＲＯＭ ５０は、７ビツト（
＝１２８ ）のアドレスのものとなる。
バイポーラトランジスタを用いたＲＯＭは、４０〜６０
〔μＳ〕で動作し、ＮＴＳＣ方式の場合のザンゾリング
周期（７０μｓ）に充分追従することができる。
〔μＳ〕で動作し、ＮＴＳＣ方式の場合のザンゾリング
周期（７０μｓ）に充分追従することができる。
「応用例」
この発明は、原色信号に限らず、輝度信号と２つの原色
信号（Ｒ，Ｂ）とが供給される場合などにも適用するこ
とができる。
信号（Ｒ，Ｂ）とが供給される場合などにも適用するこ
とができる。
まだ、メモリとしては、ＲＯＭに限らずＲＡＭを用いて
マイクロプロセッサで演算することで形成されたテーブ
ルをこのＲＡＭに書込むようにしても良い。
マイクロプロセッサで演算することで形成されたテーブ
ルをこのＲＡＭに書込むようにしても良い。
「発明の効果」
この発明は、カラーエンコーダで必要とされる信号処理
を全てディジタル処理で行なうことができるので、アナ
ログ回路の構成のカラーエンコーダと比べて動作の安定
化２回路の小形化、 ＩＣ化を容易とできる利点がある
。また、この発明は、乗算回路などを用いるディジタル
カラーエンコーダと比べて、回路規模の小形化を図るこ
とができ、ローコストとできると共に、 ＩＣ化した
場合に高密度の実装が可能となる利点がある。特に、こ
の発明は、マイクロコンピュータなどの出力データのよ
うに、コンポーネント信号のビット数が少ない場合に使
用して効果的である。
を全てディジタル処理で行なうことができるので、アナ
ログ回路の構成のカラーエンコーダと比べて動作の安定
化２回路の小形化、 ＩＣ化を容易とできる利点がある
。また、この発明は、乗算回路などを用いるディジタル
カラーエンコーダと比べて、回路規模の小形化を図るこ
とができ、ローコストとできると共に、 ＩＣ化した
場合に高密度の実装が可能となる利点がある。特に、こ
の発明は、マイクロコンピュータなどの出力データのよ
うに、コンポーネント信号のビット数が少ない場合に使
用して効果的である。
第１図はコンポジット信号の形成の説明に用いる路線図
、第２図はこの発明の一実施例のブロック−図、第３図
はこの発明の一実施例の動作説明に用いるタイムチャー
ト、第４図はこの発明の他の実施例のブロック図である
。
、第２図はこの発明の一実施例のブロック−図、第３図
はこの発明の一実施例の動作説明に用いるタイムチャー
ト、第４図はこの発明の他の実施例のブロック図である
。
１．２．３ −・・３原色のカラーデータＲ，Ｇ。
■３が夫々供給される入力端子、１１，１２，１３゜３
０．５０ ・・−・Ｒ玉。
０．５０ ・・−・Ｒ玉。
代理人 杉 浦 正 知
第１図
第４図
第２図
第３図
′、−Ｔ１．−＋−■２中Ｔ３−＋−Ｔ４−＋ ：
： ｌ ： ：＋１１１１
： ｌ ： ：＋１１１１
Claims (1)
- サンプリング位相情報と変調位相とに対応する重み付は
情報とによってコンポーネントデータを変換するデータ
変換テーブルが記憶されたメモリを備え、このメモリに
対してカラービデオデータのコンポーネントデータがア
ドレス入力とされ、上記メモリからコンポジットデータ
を読出すようにしたディジタルカラーエンコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58085434A JPS59211394A (ja) | 1983-05-16 | 1983-05-16 | デイジタルカラ−エンコ−ダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58085434A JPS59211394A (ja) | 1983-05-16 | 1983-05-16 | デイジタルカラ−エンコ−ダ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59211394A true JPS59211394A (ja) | 1984-11-30 |
Family
ID=13858740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58085434A Pending JPS59211394A (ja) | 1983-05-16 | 1983-05-16 | デイジタルカラ−エンコ−ダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59211394A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4727361A (en) * | 1986-01-31 | 1988-02-23 | Kabushiki Kaisha Toshiba | Digital video encoder circuit |
| US4982179A (en) * | 1988-06-30 | 1991-01-01 | Fu Jitsu Limited | Composite video signal generation method and device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS581390A (ja) * | 1981-06-26 | 1983-01-06 | Sony Corp | カラ−撮像装置 |
| JPS5820095A (ja) * | 1981-07-29 | 1983-02-05 | Toshiba Corp | デイジタル可変ガンマ補正回路 |
| JPS5820094A (ja) * | 1981-07-29 | 1983-02-05 | Toshiba Corp | 映像処理回路 |
-
1983
- 1983-05-16 JP JP58085434A patent/JPS59211394A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS581390A (ja) * | 1981-06-26 | 1983-01-06 | Sony Corp | カラ−撮像装置 |
| JPS5820095A (ja) * | 1981-07-29 | 1983-02-05 | Toshiba Corp | デイジタル可変ガンマ補正回路 |
| JPS5820094A (ja) * | 1981-07-29 | 1983-02-05 | Toshiba Corp | 映像処理回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4727361A (en) * | 1986-01-31 | 1988-02-23 | Kabushiki Kaisha Toshiba | Digital video encoder circuit |
| US4982179A (en) * | 1988-06-30 | 1991-01-01 | Fu Jitsu Limited | Composite video signal generation method and device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940015653A (ko) | 전자 카메라 | |
| EP0501718A1 (en) | Colour television camera apparatus and colour television signal generating methods | |
| US4549201A (en) | Circuit arrangement for digitizing and storing color video signal | |
| JP2002216136A (ja) | 距離算出方法及び撮像装置 | |
| JPS58137384A (ja) | カラ−カメラの信号処理回路 | |
| JPS59211394A (ja) | デイジタルカラ−エンコ−ダ | |
| JPS6346881A (ja) | デジタル輪郭補正回路 | |
| JP3047249B2 (ja) | カラーエンコーダ | |
| JPH0154914B2 (ja) | ||
| US5379077A (en) | System for and method of, operating upon NTSC and PAL signals | |
| JPH0316076B2 (ja) | ||
| JP2703295B2 (ja) | 画像信号処理装置 | |
| JP2819944B2 (ja) | 映像信号発生装置 | |
| JPH07162895A (ja) | 色信号の周波数帯域変換のための搬送波発生装置 | |
| JP2956355B2 (ja) | 映像信号発生装置 | |
| JP2626463B2 (ja) | 映像機器 | |
| JP3382453B2 (ja) | 映像信号処理装置 | |
| JPS6348965A (ja) | 画像処理装置 | |
| JP2786251B2 (ja) | 映像信号補正装置 | |
| JP2763305B2 (ja) | ディジタル信号処理装置 | |
| KR100205333B1 (ko) | 색차신호 변환장치 | |
| JPH08140110A (ja) | 画像信号処理装置 | |
| JP2625684B2 (ja) | デジタル映像合成回路 | |
| JPS58175392A (ja) | デジタルカラ−エンコ−ダ | |
| JPH05328365A (ja) | カラ−カメラ装置 |