JPS6019365A - 垂直輪郭回路 - Google Patents
垂直輪郭回路Info
- Publication number
- JPS6019365A JPS6019365A JP58126140A JP12614083A JPS6019365A JP S6019365 A JPS6019365 A JP S6019365A JP 58126140 A JP58126140 A JP 58126140A JP 12614083 A JP12614083 A JP 12614083A JP S6019365 A JPS6019365 A JP S6019365A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- vertical
- gain
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は、ベースバンドのアナログビデオ信号をデジタ
ル信号に変換し、2:1インタ一レース走査方式から順
次走査方式に7X:換し、順次走査方式の信号として表
示する、順次走査型デジタルテレビジョン受像機の信号
外路回路に係り、特に垂直輪郭回路に関する。
ル信号に変換し、2:1インタ一レース走査方式から順
次走査方式に7X:換し、順次走査方式の信号として表
示する、順次走査型デジタルテレビジョン受像機の信号
外路回路に係り、特に垂直輪郭回路に関する。
[発明の技術的背景とその問題点1
標準テレビシロン方式でけ2:1インタ一レース走査方
式を行々っているため、インターラインフリッカなどの
欠点によシ表示画像が非常に見づらいものとなっていた
。この様な欠点を改善するために、ビデオ信号を−Hメ
モリに記憶し、インターレース走査方式から順次走査方
式に変換する方式が考えられているが、従来は復調され
たR。
式を行々っているため、インターラインフリッカなどの
欠点によシ表示画像が非常に見づらいものとなっていた
。この様な欠点を改善するために、ビデオ信号を−Hメ
モリに記憶し、インターレース走査方式から順次走査方
式に変換する方式が考えられているが、従来は復調され
たR。
G、B映像信号についてそれぞれ処理していた為回路規
模が大きくなりすき′、コストが高くなる欠点があった
。特に家庭用受像機において製造コストが高いことは、
実用化にとって最大の障害であシ、低コストの順次走査
方式によるテレビジョン受像機が望まれていた。
模が大きくなりすき′、コストが高くなる欠点があった
。特に家庭用受像機において製造コストが高いことは、
実用化にとって最大の障害であシ、低コストの順次走査
方式によるテレビジョン受像機が望まれていた。
また、テレビジョン受像機においては、通常、輝度信号
に垂直輪郭補正が施されるが、順次走査方式に変換され
た標準ビデオ信号の輝度信号から垂直輪郭信号成分を分
離し、新だに輝度信号に加算する七、もともと輝度信号
は解像度を上げるため(C広帯域としているので、垂直
輪郭信号には色度信号成分が混入してしまい、従ってこ
のような垂直輪郭信号を用いて垂直輪郭補正を行なうと
、色の変化の大きな七ころで発生するドツト妨害が強ま
るという問題があった。
に垂直輪郭補正が施されるが、順次走査方式に変換され
た標準ビデオ信号の輝度信号から垂直輪郭信号成分を分
離し、新だに輝度信号に加算する七、もともと輝度信号
は解像度を上げるため(C広帯域としているので、垂直
輪郭信号には色度信号成分が混入してしまい、従ってこ
のような垂直輪郭信号を用いて垂直輪郭補正を行なうと
、色の変化の大きな七ころで発生するドツト妨害が強ま
るという問題があった。
[発明の目的]
) 本発明の目的は、従来方式の欠点であった回路規模
が大きくなりコストが高くなるという欠点を改善するた
めに、入力信号を複合カラービデオ信号とし順次走査方
式に信号変換して信号処理を行ない、かつ、このデジタ
ルテレビジョン受像機に適用されるドツト妨害が低減さ
れた垂直輪郭回路を提供することにある。
が大きくなりコストが高くなるという欠点を改善するた
めに、入力信号を複合カラービデオ信号とし順次走査方
式に信号変換して信号処理を行ない、かつ、このデジタ
ルテレビジョン受像機に適用されるドツト妨害が低減さ
れた垂直輪郭回路を提供することにある。
[発明の概要]
本発明は、順次走査方式に変換された、デジタル信号の
複合カラービデオ信号から、櫛型フィルタにより垂直輪
郭信号成分を分離した後、低域通過型フィルタを通して
色度信号成分を除去することにより、垂直輪郭信号を得
るようにしたものである。ここで櫛型フィルタは、周波
数がf=nfH5(fHsけ順次走査方式に変換された
水平周波数、nけ整数)でゲインが0.f=(n±、
) fHsでゲインが1となる周波数特性を有するもの
である。
複合カラービデオ信号から、櫛型フィルタにより垂直輪
郭信号成分を分離した後、低域通過型フィルタを通して
色度信号成分を除去することにより、垂直輪郭信号を得
るようにしたものである。ここで櫛型フィルタは、周波
数がf=nfH5(fHsけ順次走査方式に変換された
水平周波数、nけ整数)でゲインが0.f=(n±、
) fHsでゲインが1となる周波数特性を有するもの
である。
[発明の実施例]
F I 図ハ、ベースバンドのアナログビデオ信号を、
ディジタル信号に変換し、メモリを用いて順次走査に変
換し、ディジタル信号処理を行ないRGB信号を復調す
る画像処理回路100の全体のブロック図を示す。なお
以下の図において、細い矢印で示す信号ラインはアナロ
グ信号又は1ビツトのディジタル信号のラインを、太い
矢印で示す信号ラインは複数ビットで量子化されたディ
ジタル信号のラインをそれぞれ表わすものとする。以下
第1図を用いて画像処理回[100の概要を説明し次に
要部についてさらに詳細に説明する。
ディジタル信号に変換し、メモリを用いて順次走査に変
換し、ディジタル信号処理を行ないRGB信号を復調す
る画像処理回路100の全体のブロック図を示す。なお
以下の図において、細い矢印で示す信号ラインはアナロ
グ信号又は1ビツトのディジタル信号のラインを、太い
矢印で示す信号ラインは複数ビットで量子化されたディ
ジタル信号のラインをそれぞれ表わすものとする。以下
第1図を用いて画像処理回[100の概要を説明し次に
要部についてさらに詳細に説明する。
画像処理回路100へ入力されたアナログビデオ信号1
01は、バッファ102を介して低域通過型フィルタ(
以下、LPFと記す)103に入る。LPF 103は
、A/Dコンバータ(以下ADCと記す)109で行わ
れるサンプリングの際、折り返し歪の原因となる高域ノ
イズを除去する役目を果す。
01は、バッファ102を介して低域通過型フィルタ(
以下、LPFと記す)103に入る。LPF 103は
、A/Dコンバータ(以下ADCと記す)109で行わ
れるサンプリングの際、折り返し歪の原因となる高域ノ
イズを除去する役目を果す。
L P F IQ3の出力は、バッファ104を介して
加算器105に入力され、クランプ信号106と加え合
された後、アンプ108を介してA D CIQ9に入
力される。A I) C109では、入力された信号の
サンプリング及びディジタル化が行われる。なお、アン
プ108けADC109のグイナオックレンジを有効に
利用するために、加算器105の出力信号107を振幅
調整してADCIQ9に出力する。
加算器105に入力され、クランプ信号106と加え合
された後、アンプ108を介してA D CIQ9に入
力される。A I) C109では、入力された信号の
サンプリング及びディジタル化が行われる。なお、アン
プ108けADC109のグイナオックレンジを有効に
利用するために、加算器105の出力信号107を振幅
調整してADCIQ9に出力する。
ここで、A D C109→クランプ回路112→B/
Aコンバータ(以下DACと記す)114→加算器10
5→アンプios→ADC109で制御ループが形成さ
れ、これKよりADC109より出力されるディジタル
ビデオ信号110のペデスタルレベルを所定の目標値に
するだめの制御が行われる。この制御ループにおいて、
クランプ回路112にはADC109の出力信号110
と、後述する同期分離・タイミング発生回路122より
のバースト抜取リハルス111が入力される。このクラ
ンプ回路112では、まずディジタルビデオ信号110
のバースト部分の平均値(ペデスタルレベル)が演算さ
れる。次に演算されたペデスタルレベルと目標値との差
が演ηされ、誤差113として出力される。誤差信号1
13は、DAC114でアナログのクランプ信号106
に変換された後、前述の如く加軒器105でバッファ1
04の出力信号に加え合わされる。この結果、加算器1
05の出力のビデオ信号107の直流分が変化し、この
信号107のペデスタルレベルを目標値に近づける制御
が行なわれる。そして、この信号107カ振幅M 整用
(7) 7 y 7’ 108、A D C109を経
てディジタルビデオ信号110に変換された後再びクラ
ンプ回路112に入り誤差信号113が演算される。以
上の動作により、ベデスタルクランプが行われる。
Aコンバータ(以下DACと記す)114→加算器10
5→アンプios→ADC109で制御ループが形成さ
れ、これKよりADC109より出力されるディジタル
ビデオ信号110のペデスタルレベルを所定の目標値に
するだめの制御が行われる。この制御ループにおいて、
クランプ回路112にはADC109の出力信号110
と、後述する同期分離・タイミング発生回路122より
のバースト抜取リハルス111が入力される。このクラ
ンプ回路112では、まずディジタルビデオ信号110
のバースト部分の平均値(ペデスタルレベル)が演算さ
れる。次に演算されたペデスタルレベルと目標値との差
が演ηされ、誤差113として出力される。誤差信号1
13は、DAC114でアナログのクランプ信号106
に変換された後、前述の如く加軒器105でバッファ1
04の出力信号に加え合わされる。この結果、加算器1
05の出力のビデオ信号107の直流分が変化し、この
信号107のペデスタルレベルを目標値に近づける制御
が行なわれる。そして、この信号107カ振幅M 整用
(7) 7 y 7’ 108、A D C109を経
てディジタルビデオ信号110に変換された後再びクラ
ンプ回路112に入り誤差信号113が演算される。以
上の動作により、ベデスタルクランプが行われる。
一方、ADC109におけるサンプリングは、電圧制御
水晶発振器(以下vcxoと記す)とカウンタとで構成
されるクロック発生回路115から出力されるサンプリ
ングパルス116(φS)のタイミン、グで行なわれる
。本実施例では%vcxoとしては、発振周波数が3f
scを用いている(fscはカラーサブキャリア周波数
で、NT8Cでは、fSC二3.58MHzである)。
水晶発振器(以下vcxoと記す)とカウンタとで構成
されるクロック発生回路115から出力されるサンプリ
ングパルス116(φS)のタイミン、グで行なわれる
。本実施例では%vcxoとしては、発振周波数が3f
scを用いている(fscはカラーサブキャリア周波数
で、NT8Cでは、fSC二3.58MHzである)。
したがって、サンプリングパルス116(φS)の周波
数fsは、VCXOの出力信号(φck)9002分周
出力を用い、fs=4fScに定めている。
数fsは、VCXOの出力信号(φck)9002分周
出力を用い、fs=4fScに定めている。
NTSC信号は、色信号の色相成分がカラーサブキャリ
アにより位相変調されているため、サンプリングパルス
116(φS)とカラーバーストの相対位相が色信号を
復調する際の復調軸を決定し、色相を決めることになる
。このため、サンプリングパルス116(φS)の位相
は、カラーバーストの位相忙ロックしていることが必要
となる0この制御は、ADC109→位相検出回路11
8→DAC120→クロック発生回路115→ADC1
09で構成されるPLLループによって行われる、制御
の手順は次のとお、りである。
アにより位相変調されているため、サンプリングパルス
116(φS)とカラーバーストの相対位相が色信号を
復調する際の復調軸を決定し、色相を決めることになる
。このため、サンプリングパルス116(φS)の位相
は、カラーバーストの位相忙ロックしていることが必要
となる0この制御は、ADC109→位相検出回路11
8→DAC120→クロック発生回路115→ADC1
09で構成されるPLLループによって行われる、制御
の手順は次のとお、りである。
まず、ディジタルビデオ信号110とバースト抜き取り
パルス111が、位相検出回路118に入力される。こ
の位相検出回路118でバースト抜き取りパルス111
により、ディジタルビデオ信号110のカラーバースト
部分が抜き取られ、このカラーバースト部分における実
際のサンプル位相(θ)とO’1相目標目標値1170
)との差(θ−00)が演算され、位相誤差信号119
として出力される、但し、実際には位相誤差信号119
はsin (θ−θ0)に比例した大きさである。位相
誤差信号119はDAc 120 Kよりアナログ信号
忙変換され、vcxo制御電I′TE121としてvc
xoに印加される。これKより、VCXOの出力である
サンプリングパルス116(φ3)の位相が、位相目標
値117(θO)に近づくように制御される。なお、位
相目標値117(θ0)を変化させることにより色相コ
ントロールが行われる。また、サンプリングパルス11
6(φ5)I−i、vcxoの出力信号90(φck)
とともに1画像処理回路100におけるディジタル回路
部の動作基準として、各ブロックに供給される。
パルス111が、位相検出回路118に入力される。こ
の位相検出回路118でバースト抜き取りパルス111
により、ディジタルビデオ信号110のカラーバースト
部分が抜き取られ、このカラーバースト部分における実
際のサンプル位相(θ)とO’1相目標目標値1170
)との差(θ−00)が演算され、位相誤差信号119
として出力される、但し、実際には位相誤差信号119
はsin (θ−θ0)に比例した大きさである。位相
誤差信号119はDAc 120 Kよりアナログ信号
忙変換され、vcxo制御電I′TE121としてvc
xoに印加される。これKより、VCXOの出力である
サンプリングパルス116(φ3)の位相が、位相目標
値117(θO)に近づくように制御される。なお、位
相目標値117(θ0)を変化させることにより色相コ
ントロールが行われる。また、サンプリングパルス11
6(φ5)I−i、vcxoの出力信号90(φck)
とともに1画像処理回路100におけるディジタル回路
部の動作基準として、各ブロックに供給される。
同期分離・タイミング発生回路122は、ディジタルビ
デオ信号110を入力として、所定の動作によレバース
ト抜き取りパルス及びNTSC方式の水平・垂直同期信
号123を出力する。バースト抜き取りパルス111は
、前述したクランプ回路112及び位相検出回路118
へ供給され、NTSC方式の水平・垂直同期信号12:
4はカウントダウン回路124へ入力される、カウント
ダウン回路124ではサンプリングパルス116 (φ
S)をカウントダウンすることによシ、順次走査方式に
変換した水平・垂直同期パルス125が作られる。水平
・垂直同期パルス125は同期ドライブ回路(図示せず
)を介してCRTを動作させる。
デオ信号110を入力として、所定の動作によレバース
ト抜き取りパルス及びNTSC方式の水平・垂直同期信
号123を出力する。バースト抜き取りパルス111は
、前述したクランプ回路112及び位相検出回路118
へ供給され、NTSC方式の水平・垂直同期信号12:
4はカウントダウン回路124へ入力される、カウント
ダウン回路124ではサンプリングパルス116 (φ
S)をカウントダウンすることによシ、順次走査方式に
変換した水平・垂直同期パルス125が作られる。水平
・垂直同期パルス125は同期ドライブ回路(図示せず
)を介してCRTを動作させる。
ディジタルビデオ信号110は、上述のようにしてサン
プル位相、ペデスタルレベルおよび振幅が調整され、順
次走査変換回路99に入力される。
プル位相、ペデスタルレベルおよび振幅が調整され、順
次走査変換回路99に入力される。
順次走査変換回路99は、インターレース走査方式のデ
ィジタルビデオ信号110を、順次走査方式のディジタ
ルビデオ信号98に変換する。順次走査変換回路99に
は、カウント・ダウン回路124が出力するインターレ
ース走査方式と順次走査方式の水平タイミング信号95
〜97と位相検出回路118からのインターレース走査
方式による色復調制御パルス140がメモリ制御回$8
92を介して入力されている。メモリ制御回路92はこ
れらの信号により順次走査方弐忙必要なタイミングを作
り出すとともに、順次走査方式に変換されたディジタル
ビデオ信号98から、バースト部分を抜取るパルス94
を発生する。(順次走査変換回路99の詳細は後述する
。) 順次走査方式に変換された、ディジタルビデオ信号98
は次に述べるRGB復調・画質コントロール系に入力さ
れる。
ィジタルビデオ信号110を、順次走査方式のディジタ
ルビデオ信号98に変換する。順次走査変換回路99に
は、カウント・ダウン回路124が出力するインターレ
ース走査方式と順次走査方式の水平タイミング信号95
〜97と位相検出回路118からのインターレース走査
方式による色復調制御パルス140がメモリ制御回$8
92を介して入力されている。メモリ制御回路92はこ
れらの信号により順次走査方弐忙必要なタイミングを作
り出すとともに、順次走査方式に変換されたディジタル
ビデオ信号98から、バースト部分を抜取るパルス94
を発生する。(順次走査変換回路99の詳細は後述する
。) 順次走査方式に変換された、ディジタルビデオ信号98
は次に述べるRGB復調・画質コントロール系に入力さ
れる。
ディジタルビデオ信号98は41’txs遅延回路12
6で、0THs 、 ITHs 、 2THs 、 3
THs 、 4’hl lる時間(TH8は、順次走査
方式に変換されたl水平時間)遅延された信号127と
なって出力される。この遅延信号127は、以下行われ
るライン相関を利用した各演算のために必要とされる。
6で、0THs 、 ITHs 、 2THs 、 3
THs 、 4’hl lる時間(TH8は、順次走査
方式に変換されたl水平時間)遅延された信号127と
なって出力される。この遅延信号127は、以下行われ
るライン相関を利用した各演算のために必要とされる。
なお、ここでITHsのビットの数は、NTSC方式で
あることを考慮にいれ計算すると910ビツトとなり、
このときのクロック周波数は3fscとなる。遅延信号
127は、輝度信号、色度信号分離回路(以下Y/C分
離回路と略す)128およびY信号処理回路129へ入
力される。
あることを考慮にいれ計算すると910ビツトとなり、
このときのクロック周波数は3fscとなる。遅延信号
127は、輝度信号、色度信号分離回路(以下Y/C分
離回路と略す)128およびY信号処理回路129へ入
力される。
Y/C9離回路128はOTH8、I TH5、2T+
−18。
−18。
3 TH8、4TH8の遅延信号127を用いた演算に
より実現される櫛型フィルタと、f−=zfScでゲイ
ンが1となる帯域通過型フィルタ(以下BPFと略す)
とを用いて遅延信号127から色度信号(以下、C信号
と略す)130を分離し、さらに遅延信号127のうち
2TH5の遅延信号からC信号130を減算し輝度信号
(以下、Y信号と記す)131を分離する。
より実現される櫛型フィルタと、f−=zfScでゲイ
ンが1となる帯域通過型フィルタ(以下BPFと略す)
とを用いて遅延信号127から色度信号(以下、C信号
と略す)130を分離し、さらに遅延信号127のうち
2TH5の遅延信号からC信号130を減算し輝度信号
(以下、Y信号と記す)131を分離する。
Y信号処理回路129は、遅延信号127 、L:、Y
信号131および外部からの画質コントロール信号13
2を入力とし、Y信号131に、水平輪郭、画直輪郭・
コントラスト・プライトの各補正を施した後、新たにY
信号133として出力する(詳細は後述)。
信号131および外部からの画質コントロール信号13
2を入力とし、Y信号131に、水平輪郭、画直輪郭・
コントラスト・プライトの各補正を施した後、新たにY
信号133として出力する(詳細は後述)。
C信号130は、カラーコントロール・カラーキラー回
路135へ入力される。カラーコントロール・カラーキ
ラー回路135ではC信号1:(0のバースト振幅が検
出され、これに基いてカラーコントロールおよびカラー
キラーの動作を行なう。このカラーコントロール・カラ
ーキラー回路135で得うレるカラーキラー信号1:3
7け、Y/C分離回路128へも入力され、カラーキラ
ー動作時は、Y信号1;31の帯域を拡げるべくビデオ
信号がそのt−JY信号131として出力される制御も
行う。な:l?カラーコントロールカラーキラー回路1
35では外部からのカラーコントロール信号136によ
り、C信号130の振幅(色飽和度)も調節される。
路135へ入力される。カラーコントロール・カラーキ
ラー回路135ではC信号1:(0のバースト振幅が検
出され、これに基いてカラーコントロールおよびカラー
キラーの動作を行なう。このカラーコントロール・カラ
ーキラー回路135で得うレるカラーキラー信号1:3
7け、Y/C分離回路128へも入力され、カラーキラ
ー動作時は、Y信号1;31の帯域を拡げるべくビデオ
信号がそのt−JY信号131として出力される制御も
行う。な:l?カラーコントロールカラーキラー回路1
35では外部からのカラーコントロール信号136によ
り、C信号130の振幅(色飽和度)も調節される。
カラーコントロール・カラーキラー回路135の出力の
C信号138は、色復調回路139に入り、同期復調さ
れる。色復調回路139で得られる復調C信号141け
、I、Q信号となる。
C信号138は、色復調回路139に入り、同期復調さ
れる。色復調回路139で得られる復調C信号141け
、I、Q信号となる。
Y信号133と復調C信号141は、マトリックス回路
142に入力され、所定の復調係数を乗ぜられた後、加
算されて、RGB信号143に変換される。
142に入力され、所定の復調係数を乗ぜられた後、加
算されて、RGB信号143に変換される。
この几GB信号14:3はDAC144でアナログ信号
に変換される。この信号145け、RGB出力回路(図
示せず)を介してCRTに入力される。
に変換される。この信号145け、RGB出力回路(図
示せず)を介してCRTに入力される。
次に、順次走査変換回路99の詳細を説明する。
第1図に示した順次走査変換回路99は、カウントダウ
ン回路124からのHsynに同期した、fh周期の信
号HT96、前記96を2分周した1/2fh周期の信
号Hc95及びHr信号96から1/2THI遅くれた
信号Hs97が入力されているメモリコントロール回路
の制御信号ならびにクロック発生回路115からの信号
116(φs)、90(φck)に従ってA D C1
09の出力であるインターレース走査方式のディジタル
ビデオ信号110を、順次走査方式のディジタルビデオ
信号98に変換する。本実施例では、2個のラインメモ
リと、1個のフィールドメモリを用いた例について説明
する。(フィールドメモリは263HIも記憶可能な容
量を持っている。) まず前述のタイミング信号Hr 、Hc 、Hs 96
、95 、97について、時間関係を第3図に示す。
ン回路124からのHsynに同期した、fh周期の信
号HT96、前記96を2分周した1/2fh周期の信
号Hc95及びHr信号96から1/2THI遅くれた
信号Hs97が入力されているメモリコントロール回路
の制御信号ならびにクロック発生回路115からの信号
116(φs)、90(φck)に従ってA D C1
09の出力であるインターレース走査方式のディジタル
ビデオ信号110を、順次走査方式のディジタルビデオ
信号98に変換する。本実施例では、2個のラインメモ
リと、1個のフィールドメモリを用いた例について説明
する。(フィールドメモリは263HIも記憶可能な容
量を持っている。) まず前述のタイミング信号Hr 、Hc 、Hs 96
、95 、97について、時間関係を第3図に示す。
第3図如おいて(a)は入力ビデオ信号110 、 (
b)はHr信号96゜(C)はHcC信号9 、(d)
はHs(誘97を示す。
b)はHr信号96゜(C)はHcC信号9 、(d)
はHs(誘97を示す。
以上のタイミングを用いて順次走査方式に変換する方法
について、第2図を用いて説明する。第1及び第2のラ
インメモリへ導びかれているディジタルビデオ信号11
0は、この2つのメモリで時間軸圧縮を受ける。第1と
第2のラインメモリには、それぞれメモリコントロール
回路15 、16からR/W 制御信号19及びアドレ
ス信号加が供給されている。メモリコントロール回路1
5 、 !6はφS信号116あるいはφck信号90
をクロック信号として、kIr信号96あるいはHs信
号97をアドレスロード信号として、ラインメモリアド
レスを発生している。これらの信号は、信号切換器29
、3(1においてHe信号951(制御され選択され
る。第1のラインメモリコントロール回路15にHr信
号96とφS信号116が供給されて書き込み状態にあ
る時に、第2のラインメモリコントロール回路16 I
/CFiH=−信号97とφck信号90が供給されて
、読み出し状態となっている。そして次のTHI期間で
は両者の信号が交代するように、1−1c信号95によ
シ制御されている。寸た、ラインメモリ10 、11の
〜傳制御は、He信号95に従って制御されるアドレス
に同期してR/WがT旧毎に切換えるようになされてい
る。
について、第2図を用いて説明する。第1及び第2のラ
インメモリへ導びかれているディジタルビデオ信号11
0は、この2つのメモリで時間軸圧縮を受ける。第1と
第2のラインメモリには、それぞれメモリコントロール
回路15 、16からR/W 制御信号19及びアドレ
ス信号加が供給されている。メモリコントロール回路1
5 、 !6はφS信号116あるいはφck信号90
をクロック信号として、kIr信号96あるいはHs信
号97をアドレスロード信号として、ラインメモリアド
レスを発生している。これらの信号は、信号切換器29
、3(1においてHe信号951(制御され選択され
る。第1のラインメモリコントロール回路15にHr信
号96とφS信号116が供給されて書き込み状態にあ
る時に、第2のラインメモリコントロール回路16 I
/CFiH=−信号97とφck信号90が供給されて
、読み出し状態となっている。そして次のTHI期間で
は両者の信号が交代するように、1−1c信号95によ
シ制御されている。寸た、ラインメモリ10 、11の
〜傳制御は、He信号95に従って制御されるアドレス
に同期してR/WがT旧毎に切換えるようになされてい
る。
このようにして時間軸圧縮されたディジタルビデオ信号
31..32は、 He信号95により制御されている
信号切換器を通して、フィールドメモリ13と信号切換
器14に導ひかれる。フィールドメモリ13には、フィ
ールドメモリコントロール回路17からのR/W制御及
びアドレス信号が入力されている。フィールドメモリコ
ントロール回路17は、φck信号90とカウントダウ
ン回路124(第1図参照)からのH1信号96、Hs
信号97に従って、アドレス信号及ヒRβ制御信号を発
生し、フィールドメモリ13に供給している。フィール
ドメモリエ3は、 HI信号96により信号を読み出し
、 Hs信号97により信号切換器12からの出力33
を、l/Z TILI前に読み出した同じアドレスに書
き込む。またフィールドメモリ13は、263 THI
毎にアドレスクリアを行なっている。このようにして読
み出された信号34は、信号切換器14に導ひかれる。
31..32は、 He信号95により制御されている
信号切換器を通して、フィールドメモリ13と信号切換
器14に導ひかれる。フィールドメモリ13には、フィ
ールドメモリコントロール回路17からのR/W制御及
びアドレス信号が入力されている。フィールドメモリコ
ントロール回路17は、φck信号90とカウントダウ
ン回路124(第1図参照)からのH1信号96、Hs
信号97に従って、アドレス信号及ヒRβ制御信号を発
生し、フィールドメモリ13に供給している。フィール
ドメモリエ3は、 HI信号96により信号を読み出し
、 Hs信号97により信号切換器12からの出力33
を、l/Z TILI前に読み出した同じアドレスに書
き込む。またフィールドメモリ13は、263 THI
毎にアドレスクリアを行なっている。このようにして読
み出された信号34は、信号切換器14に導ひかれる。
信号切換器14には、HT信号96 、L:Hs信号9
7が入力されている信号制御回路18からの出力器によ
り、THI期間の前半の1/2期間ではフィールドメモ
リ13がらの出力を通過させ、後半の1/2期間ではラ
インメモリからの信号33を通過させる。このようにし
てインターlノース走査方式によるディジタル信号11
0を、順次走査方式のディジタル信号98に変換する。
7が入力されている信号制御回路18からの出力器によ
り、THI期間の前半の1/2期間ではフィールドメモ
リ13がらの出力を通過させ、後半の1/2期間ではラ
インメモリからの信号33を通過させる。このようにし
てインターlノース走査方式によるディジタル信号11
0を、順次走査方式のディジタル信号98に変換する。
以上の時間関係を模式的に第4図に示した。第4図にお
いて、(a)はインターレース走査方式による信号(ビ
デオ信号110に対応)、(1))は第1のラインメモ
リ10へ(7)iltき込み、 (C)は第2のライン
メモリ11への書き込み、(d)は第1のラインメモリ
1゜からの読み出しくビデオ信号31に対応)、(e)
は第2のラインメモリ11からの読み出しくビデオ信号
32に対応)、(f)はフィールドメモ’J 13がら
の読み出しくビデオ信号34に対応)、(戯はフィール
ドメモ1月3への書き込み、(h)は信号切換器14の
出力信号98、各々の時間関係を示している。咋た0)
けフィールドメモリ13におけるTH3単位でのアドレ
スブロックを示している。
いて、(a)はインターレース走査方式による信号(ビ
デオ信号110に対応)、(1))は第1のラインメモ
リ10へ(7)iltき込み、 (C)は第2のライン
メモリ11への書き込み、(d)は第1のラインメモリ
1゜からの読み出しくビデオ信号31に対応)、(e)
は第2のラインメモリ11からの読み出しくビデオ信号
32に対応)、(f)はフィールドメモ’J 13がら
の読み出しくビデオ信号34に対応)、(戯はフィール
ドメモ1月3への書き込み、(h)は信号切換器14の
出力信号98、各々の時間関係を示している。咋た0)
けフィールドメモリ13におけるTH3単位でのアドレ
スブロックを示している。
次にY信号処理回路129の詳細を説明する。
Y信号処理回路129は、Y/C分離回路128の出力
するY信号131に水平輪郭、垂直輪郭、コントラスト
、ブライトの各補正を施し、マトリックス回路142へ
出力する。第5図にY信号処理回路129の具体的な構
成例を示す。Y信号処理回路129は、垂直輪郭回路5
01、水平輪郭502、コントラスト回路503、加算
回路511、ペデスタルクランプ回P8513から構成
される。また画質コントロール信号132は、垂直輪郭
コントロール信号504、水平輪郭コントロール信号5
05、コントラストコントロール信号506、ブライト
コントロール信号507を含む。
するY信号131に水平輪郭、垂直輪郭、コントラスト
、ブライトの各補正を施し、マトリックス回路142へ
出力する。第5図にY信号処理回路129の具体的な構
成例を示す。Y信号処理回路129は、垂直輪郭回路5
01、水平輪郭502、コントラスト回路503、加算
回路511、ペデスタルクランプ回P8513から構成
される。また画質コントロール信号132は、垂直輪郭
コントロール信号504、水平輪郭コントロール信号5
05、コントラストコントロール信号506、ブライト
コントロール信号507を含む。
4TH8遅延回路126から出力された遅延信号127
は、垂直、水平輪郭及びコントラストの各回路501,
502,503へ入力され垂直および水平輪郭信号なら
びにコントラスト信号508,509,510が出力さ
れる。これらの信号のゲインは、各コントロール信号5
04,505,506によって調節される。加算器51
1では垂直、水平輪郭及びコントラスト信号508.5
09.510と、Y信号】;う1と、加部からのブライ
トコントロール信号507とが加算さえしる。ブライト
コントロールは、Y信号131の直流分をブライトコン
トロール信号507により調節することであり、これは
加算器511ヘベデスタルクランプ回路513とで行わ
れる。Y信号131は以上述べた垂直、水平輪郭、コン
トラスト、ブライトの各補正を施された後、新たにY信
号133として出力されマトリックス回路142に入る
。以下、Y信号処理回路129内の垂直輪郭回路を詳細
に説明する。
は、垂直、水平輪郭及びコントラストの各回路501,
502,503へ入力され垂直および水平輪郭信号なら
びにコントラスト信号508,509,510が出力さ
れる。これらの信号のゲインは、各コントロール信号5
04,505,506によって調節される。加算器51
1では垂直、水平輪郭及びコントラスト信号508.5
09.510と、Y信号】;う1と、加部からのブライ
トコントロール信号507とが加算さえしる。ブライト
コントロールは、Y信号131の直流分をブライトコン
トロール信号507により調節することであり、これは
加算器511ヘベデスタルクランプ回路513とで行わ
れる。Y信号131は以上述べた垂直、水平輪郭、コン
トラスト、ブライトの各補正を施された後、新たにY信
号133として出力されマトリックス回路142に入る
。以下、Y信号処理回路129内の垂直輪郭回路を詳細
に説明する。
垂直輪郭回路501の具体的構成を第6図に示す。
垂直輪郭信号508は、4TH8遅延回路126と垂直
輪郭回路501により作られる。これは、櫛型フィルタ
構成の垂直HP F 601とL P F 608とが
継続接続されたものと考えることができる。垂直HPF
601は、画面上で垂直方向に変化の大たい構成を通過
させるフィルタであり、その出力609には垂直輪郭成
分が含まれている。ここで用いている垂直HP F 6
01の垂直周波数特性は、となる。(1)式に与えられ
る特性は、水平周波数方向には一定で、垂直周波数方向
にのみ変化するもので、この変化はF−00時ゲイン=
0で、その後ゲインが増加し、F == 0.5 ×f
HVf vでゲイン=1となる。
輪郭回路501により作られる。これは、櫛型フィルタ
構成の垂直HP F 601とL P F 608とが
継続接続されたものと考えることができる。垂直HPF
601は、画面上で垂直方向に変化の大たい構成を通過
させるフィルタであり、その出力609には垂直輪郭成
分が含まれている。ここで用いている垂直HP F 6
01の垂直周波数特性は、となる。(1)式に与えられ
る特性は、水平周波数方向には一定で、垂直周波数方向
にのみ変化するもので、この変化はF−00時ゲイン=
0で、その後ゲインが増加し、F == 0.5 ×f
HVf vでゲイン=1となる。
垂直HP F 601の出力信号609には、C信号成
分が含まれているため、これを除去する必要がある。そ
のため忙次段のL P F 60Bに入力される。
分が含まれているため、これを除去する必要がある。そ
のため忙次段のL P F 60Bに入力される。
L P F 807は2 Tck遅延回路610〜61
3、係数乗算器614〜618、加算回路619で構成
され、帯域的2 (MHz )の低域通過特性を有する
。この特性によシ信号609に含まれるC信号は、その
高域成分も含め、はぼ完全に除去される。ここでC信号
の除去が不完全な場合には、垂直輪郭補正をかけること
により色の変化の大きい所にドツト妨害が生じ画質を低
下させる。このようにして得られた垂直輪郭信号620
は乗算器62で垂直輪郭コントロール信号504と乗ぜ
られ、ゲイン調整された後に、新たに垂直輪郭信号50
8として出力される。
3、係数乗算器614〜618、加算回路619で構成
され、帯域的2 (MHz )の低域通過特性を有する
。この特性によシ信号609に含まれるC信号は、その
高域成分も含め、はぼ完全に除去される。ここでC信号
の除去が不完全な場合には、垂直輪郭補正をかけること
により色の変化の大きい所にドツト妨害が生じ画質を低
下させる。このようにして得られた垂直輪郭信号620
は乗算器62で垂直輪郭コントロール信号504と乗ぜ
られ、ゲイン調整された後に、新たに垂直輪郭信号50
8として出力される。
以上の実施例は、4’l’Hs遅延回路を使用した櫛型
構成の垂直HPFを使用した例であったが、2THs遅
延回路を用いた櫛型構成の垂直HP Fを用いてもよい
。この場合、遅延回路から出力される信号の遅延量の小
さいものから順にシロ9シ1.シ2 とすると、それぞ
れに対して一−シO”1 2’2なる演算を施して出力
すればよく、その時の櫛型フィルタの特性は、 Hcomb(F) = 1− cos (2πfv’/
fus) ・・・(2)で表わされる。
構成の垂直HPFを使用した例であったが、2THs遅
延回路を用いた櫛型構成の垂直HP Fを用いてもよい
。この場合、遅延回路から出力される信号の遅延量の小
さいものから順にシロ9シ1.シ2 とすると、それぞ
れに対して一−シO”1 2’2なる演算を施して出力
すればよく、その時の櫛型フィルタの特性は、 Hcomb(F) = 1− cos (2πfv’/
fus) ・・・(2)で表わされる。
[発明の効果]
本発明によれば、従来のように復調され九几・G 、
B信号を用いず、ベースバンドの複合ビデオ信号を入力
信号とし、デジタル信号に変換後、順次走査方式に変換
しビデオ信号処理を行なうことが可能となり、従来の回
路規模に比べると、3分の1の大きさになり、小型化が
可能となった。また、それに伴い低コスト化が可能とな
り、家庭用受像機の大角な障害であるコストの問題が解
決された。また本発明によれば色度信号成分のもれ込み
のない垂直輪郭信号を得ることができる。従って垂直輪
郭補正をかけたとき、色の変化の大きい所でドツト妨害
が強調されることが安くなり、画質が向上する。
B信号を用いず、ベースバンドの複合ビデオ信号を入力
信号とし、デジタル信号に変換後、順次走査方式に変換
しビデオ信号処理を行なうことが可能となり、従来の回
路規模に比べると、3分の1の大きさになり、小型化が
可能となった。また、それに伴い低コスト化が可能とな
り、家庭用受像機の大角な障害であるコストの問題が解
決された。また本発明によれば色度信号成分のもれ込み
のない垂直輪郭信号を得ることができる。従って垂直輪
郭補正をかけたとき、色の変化の大きい所でドツト妨害
が強調されることが安くなり、画質が向上する。
さらに本発明では垂直輪郭信号を従来のように輝度信号
からでなく、ビデオ信号から直接分離抽出する回路構成
としている。このとき垂直輪郭成分を分離するための櫛
型フィルタにおける遅延回路は、ビデオ信号から輝度信
号と色度信号を分離するため妃用いられるY/C分離回
路128中の櫛型フィルタを共用することが可能である
□従って、最小限の回路構成で低コストの垂直輪郭回路
を提供できる。
からでなく、ビデオ信号から直接分離抽出する回路構成
としている。このとき垂直輪郭成分を分離するための櫛
型フィルタにおける遅延回路は、ビデオ信号から輝度信
号と色度信号を分離するため妃用いられるY/C分離回
路128中の櫛型フィルタを共用することが可能である
□従って、最小限の回路構成で低コストの垂直輪郭回路
を提供できる。
第1図はデジタルテレビジロン受像機の画像処理回路全
体の概略構成図、第2図は順次走査変換回路の構成図、
第3図は順次走査変換回路の制御に用いたタイミングチ
ャートを示す波形図、第4図は順次走査変換の説明用タ
イミングチャートを示す模式図、第5図はY信号処理回
路の構成図、第6図は垂直輪郭回路の構成図。 101・・・アナログビデオ信号、 109・・・A/Dコノバニタ、 110・・・ディジタルビデオ信号、 98 ・・・順次走査方式ディジタルビデオ信号、99
・・順次走査変換回路、 126・・・遅延回路、 128・・・輝度信号・色度信号分離回路、130・・
・色度信号、 131・・輝度信号、 601・・・くし型フィルタ、 608・・・低域通過型フィルタ、 501・・・垂直輪郭回路。 代理人 弁理士 則 近 憲 佑 (ほか1名) 第2図 第3図 (b) (c) (d) 第4図
体の概略構成図、第2図は順次走査変換回路の構成図、
第3図は順次走査変換回路の制御に用いたタイミングチ
ャートを示す波形図、第4図は順次走査変換の説明用タ
イミングチャートを示す模式図、第5図はY信号処理回
路の構成図、第6図は垂直輪郭回路の構成図。 101・・・アナログビデオ信号、 109・・・A/Dコノバニタ、 110・・・ディジタルビデオ信号、 98 ・・・順次走査方式ディジタルビデオ信号、99
・・順次走査変換回路、 126・・・遅延回路、 128・・・輝度信号・色度信号分離回路、130・・
・色度信号、 131・・輝度信号、 601・・・くし型フィルタ、 608・・・低域通過型フィルタ、 501・・・垂直輪郭回路。 代理人 弁理士 則 近 憲 佑 (ほか1名) 第2図 第3図 (b) (c) (d) 第4図
Claims (1)
- 標準複合ビデオ信号をディジタル化した後、一旦メモリ
に記憶し、2:1インタ一レース走査方式から順次走査
方式に変換し順次走査方式の信号として表示する順次走
査型テレビジョン受像機に適用される垂直輪郭回路にお
いて、順次走査方式のディジタルビデオ信号を入力とし
、順次走査方式に変換されたl水子周期ずつ時間の遅れ
た複数の遅延信号を出力する遅延回路と、この遅延回路
から出力される複数個の遅延信号に対して所定の演算を
施してその演算結果を出力するところの周波数がf=n
fHs (fasは、順次走査方式に変換された水平周
波数、nは整数)でゲイン01f=cn±−!−)fH
sでゲインが1となる周波数特性を有するくし型フィル
タと、゛このくし型フィルタの出力信号から色度信号成
分を除去して垂直輪郭成分信号を出力する低域通過型フ
ィルタとを備えたことを特徴とする垂直輪郭回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58126140A JPS6019365A (ja) | 1983-07-13 | 1983-07-13 | 垂直輪郭回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58126140A JPS6019365A (ja) | 1983-07-13 | 1983-07-13 | 垂直輪郭回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6019365A true JPS6019365A (ja) | 1985-01-31 |
Family
ID=14927659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58126140A Pending JPS6019365A (ja) | 1983-07-13 | 1983-07-13 | 垂直輪郭回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6019365A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4754322A (en) * | 1985-09-30 | 1988-06-28 | Hitachi, Ltd. | YC-signal separation circuit responsive to magnitude of vertical correlation |
JPS63102379U (ja) * | 1986-12-20 | 1988-07-04 | ||
US4912546A (en) * | 1986-03-06 | 1990-03-27 | Mitsui High-Tec Inc. | Lead frame and method of fabricating a semiconductor device |
-
1983
- 1983-07-13 JP JP58126140A patent/JPS6019365A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4754322A (en) * | 1985-09-30 | 1988-06-28 | Hitachi, Ltd. | YC-signal separation circuit responsive to magnitude of vertical correlation |
US4912546A (en) * | 1986-03-06 | 1990-03-27 | Mitsui High-Tec Inc. | Lead frame and method of fabricating a semiconductor device |
JPS63102379U (ja) * | 1986-12-20 | 1988-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6219101B1 (en) | Method and apparatus for video flicker filter | |
JP2646094B2 (ja) | テレビジヨン信号選択装置 | |
JPH05207363A (ja) | 境界付き複合信号発生装置及び方法並びにこれに用いるフィルム走査装置 | |
WO1999011070A1 (en) | Video capture and compression system and method for composite video | |
US4851904A (en) | Motion detecting circuit for digital video signal | |
US5107340A (en) | Digital video signal noise-reduction apparatus with high pass and low pass filter | |
JPS62286390A (ja) | テレビジョン受像機用回路装置 | |
JP3731502B2 (ja) | 映像信号処理装置 | |
JPH02272894A (ja) | カラー映像信号エンコード方法 | |
JPH01319389A (ja) | カラー画像表示制御装置 | |
JPS6019365A (ja) | 垂直輪郭回路 | |
JP2617622B2 (ja) | 動き適応型色信号合成方法及び回路 | |
JPS6019366A (ja) | 水平輪郭回路 | |
JPH0223076B2 (ja) | ||
KR100268142B1 (ko) | 영상 신호 처리를 위한 장치 및 방법 | |
JP2696988B2 (ja) | 映像信号処理装置 | |
JPS6019386A (ja) | 輝度信号・色度信号分離回路 | |
JP3426090B2 (ja) | 画像情報処理装置 | |
JPH0496595A (ja) | 映像信号処理回路 | |
JP2557511B2 (ja) | テレビジョン表示画面の動き検出回路 | |
JPH0213088A (ja) | 複合映像信号のy/c分離装置 | |
JPH0744652B2 (ja) | カラーテレビジョン受信機 | |
JPH07212690A (ja) | 画像サイズ変換回路 | |
JPH03283784A (ja) | テレビジョン方式変換装置 | |
JPH02108389A (ja) | Pal方式テレビジョン受像機におけるフリッカーフリー回路 |