JPS60747A - レジンモ−ルドｉｃパツケ−ジ - Google Patents

レジンモ−ルドｉｃパツケ−ジ

Info

Publication number
JPS60747A
JPS60747A JP58107687A JP10768783A JPS60747A JP S60747 A JPS60747 A JP S60747A JP 58107687 A JP58107687 A JP 58107687A JP 10768783 A JP10768783 A JP 10768783A JP S60747 A JPS60747 A JP S60747A
Authority
JP
Japan
Prior art keywords
chip
lead frame
die
resin
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58107687A
Other languages
English (en)
Inventor
Shigeru Sasaki
繁 佐々木
Koji Serizawa
弘二 芹沢
Kazuo Shimizu
一男 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58107687A priority Critical patent/JPS60747A/ja
Publication of JPS60747A publication Critical patent/JPS60747A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はレジンモールドＩＣパッケージに係り、特には
んだディップ面付実装用に好適なレジンモールドＩＣパ
ッケージに関する。
〔発明の背景〕
第１図は従来のレジンモールドＩＣパンケージの断面図
を示し、１はモールドレジン部、２はＩＣチップ、５は
グイリードフ１／−ム、４はボンディングワイヤ５を介
してＩＣチップ２に接続するリードである。前記ＩＣチ
ップ２とダイリードフレーム５とは、剛性の大きいＡｕ
　−Ｓ　ｉ。
やＡｇペーストでなるダイボンディング部材６によって
接着されている。またＩｃチップ２底面のダイリードフ
レーム３への接着面積は、該ＩＣチップ２の底面積全域
となっている。
ところで、前記の１７ジンモールドＩＣパツケージをは
んだディップ面付実装法に適用した場合、即チレジンモ
ールドＩＣパッケージを、面付部品と共に回路基板に接
着剤で仮固定してはんだ浴にジャブ漬した場合、はんだ
の熱衝撃によりパッケージ内部に大きな応力が加わるこ
とになる。
しかし、従来のレジンモールドＩＣパッケージにおいて
は、前述したようにＩＣチップ２とダイリードフレーム
３とを剛性の大きいダイボンディング部材６により接着
しているため、ダィリードフレーム６の熱膨張による歪
がＩＣチップ２、に変形応力を発すさせ、該ＩＣチップ
２が図示のようにダイリードフレーム３と共に重ね板の
如く変形してしまう。
第２図はＩＣ’チップ面に働く応力と、ＩＣチップ表面
とモールドし・ジン部との界面剥離率の関係を表わした
グラフ図を示し、ＩＣチップ２に働く応力の大きさにζ
王ぽ比例してＩＣチップ２表面のモールドレジン部１と
の剥離が増すと。
その剥離部分に水膜が生して耐湿機能を損う問題が発生
する。
〔発明の目的〕
本発明の目的は、前述した従来技術の問題点を解消し、
はんだディラグ面付実装法に適用してもダイリードフレ
ームの熱膨張による歪を緩和してＩＣチップの変形応力
を小さくシ、該■Ｃチップ表面とモールドレジン部との
界面剥離率を大幅に減少ゼしめて、耐湿信頼性の大幅同
上を図れるレジンモールドＩＣパッケーシヲ提供１−る
ことにある。
〔発明の概要〕
この目的を達成するために１本発明のレジンモールドＩ
Ｃパッケージは、ＩＣチップとダイリードフレームとを
熱可塑性樹脂によって接着すると共に、ＩＣチップ底面
のダイリードフレームへの接着面積を該ＩＣチップの底
面積よりも少さい面積に制限して、前記熱可塑性樹脂と
モールドレジンとの間に隙間を形成したことを特徴とす
る。
〔発明の実施例〕
以下１本発明の一実施例を第５図により説明する。第３
図は本発明によるレジンモールドＩＣパッケージの断面
図を示し、第１図と同一符号のものは同じもの、もしく
は相当するものを表わしている。本発明によるレジンモ
ールドＩＣパッケージは、グイボンディング部材７とし
て、熱可塑性樹脂を用いてＩＣチップ２とダイリードフ
レーム６とを接着している。またｌＣチップ２底面のダ
イリードフレーム５への接着面積を該ＩＣチップ２の底
面積よりも小さい面積に即１限して、前記ボンディング
部材７の周囲に環状の隙間８を形成しである。
詳しく説明すると、熱可塑性樹脂として１例えば塩化ビ
ニル樹脂を用い、該塩化ビニル樹脂にて厚さ５０μｍ程
度、直径がＩＣチップ２の一辺の長さの６割となす円板
状フィルムを形成し。
該円板状フィルムをＩＣテップ２とダイリードフレーム
６との間に挿入し、加重しながら熱を加えてＩｃチップ
２とダイリードフレーム６とを接着している。
本発明は前記の如き構成としたから、はんだディップ面
付実装法による′はんだディップ時において、ダイリー
ドフレーム５が熱膨張による歪を起こしても、グイボン
ディング部材７である塩化ビニール樹脂の柔軟々伸縮性
で吸収、緩和されるので、ＩＣチップ２には変形応力が
ほとんど発生しない。従って、ＩＣチップ２表面とモー
ルドレジン部１との界面剥離率が大幅に減少し、耐湿信
頼性が大幅に同上する。
第４図は一般的ダイボンディング部材の弾性率と、−Ｉ
Ｃチップ２に働く応力の関係を示したグラフ図で、Ａは
塩化ビニルフィルム、ＢはＡｇペースト、ＣはＡｕ　−
Ｓ　ｉを示す。この図からも明らかガように、塩化ビニ
ル樹脂をグイボンディング部材として使用することでＩ
Ｃチップ２の変形力を小さく抑えられることが分る。
また１本発明においては、グイボンディング部材７の周
囲に環状の隙間８が形成されていて、グイボンディング
部材７である塩化ビニル樹脂の熱膨張による体積増加分
を吸収できる。つまり塩化ビニル樹脂の体積増加分によ
るパッケージの内圧増加を防げるので、ＩＣチップ２．
ダイリードフレーム５とモールドレジン部１との界面で
のクラックの発生を防止できる。
また１本発明による１、　Ｃパッケージを試験したとこ
ろ、パッケージ内部応力がｏｌに９／　＊ｔｌに緩和さ
れ、かつＩＣチップ２表面とモールドレジン部１との界
面剥離率が２％以下になることが確認された。
尚、前記の実施例においては、ダイボンディング部材７
として塩化ビニル樹脂フィルムを用いた例を示したが、
フッ素樹脂、ポリエステルのフィルムまたはこれらの接
着剤ペーストを使用することも可能である。
〔発明の効果〕
以上説明したように、本発明によれば、はんだディップ
面付実装法に適用してもダイリードフレームの熱膨張に
よる歪を緩和してＩＣチップの変形応力を小さくできる
ので、ＩＣチップ表面とモールドレジン部との界面剥離
率が大幅に減少され、耐湿信頼性の大幅向上を図れる。
また、ダイボンディング部材の熱膨張による体積増加分
を吸収してパッケージの内圧増加を防げるので、ｌＣチ
ップ、ダイリードフレームとモールドレジン部との界面
でのクラックの発生を防止できる。
【図面の簡単な説明】
第１図は従来のレジンモールドＩＣパッケージの断面図
で、ＩＣチップ及びダイリードフレームが変形している
状態を示す、第２図はＩＣチップ面に働く応力と界面剥
離率との関係を示すグラフ図、第３図は本発明レジンモ
ールドＩＣパッケージの一実施例を示す断面図、第４図
は一般的ダイボンデイング部材の弾性率とＩＣチップ面
に働く応力との関係を示すグラフ図である。 １・・・モールドレジン部、２・・・ｌＣチップ、５・
・・ダイリードフレーム、４・・・リード、５・・・ボ
ンディングワイヤ、７・・・ダイボンディング部材（塩
化ビニル樹脂）、８・・・隙間。

Claims (1)

    【特許請求の範囲】
  1. モールドレジン部内におけるＩＣチップとダイリードフ
    レームとがダイボンディング部材により接続されて成る
    レジンモールドＩＣパッケージにおいて、前記ｌＣチッ
    プと前記ダイリードフレームとを熱可塑性樹脂によって
    接着すると共に、ＩＣチップ底面のダイリードフレーム
    への接着面積を該ＩＣチップの底面積よりも小さい面積
    に制限して、前記熱可塑性樹脂とモールドレジンとの間
    に隙間を形成したことを特徴とするレジンモールドＩＣ
    パッケージ。
JP58107687A 1983-06-17 1983-06-17 レジンモ−ルドｉｃパツケ−ジ Pending JPS60747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58107687A JPS60747A (ja) 1983-06-17 1983-06-17 レジンモ−ルドｉｃパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58107687A JPS60747A (ja) 1983-06-17 1983-06-17 レジンモ−ルドｉｃパツケ−ジ

Publications (1)

Publication Number Publication Date
JPS60747A true JPS60747A (ja) 1985-01-05

Family

ID=14465419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58107687A Pending JPS60747A (ja) 1983-06-17 1983-06-17 レジンモ−ルドｉｃパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS60747A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857989A (en) * 1986-09-04 1989-08-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
EP0843358A3 (de) * 1992-11-27 1998-05-27 Esec Sempac S.A. Elektronikmodul in Flachbauweise und Chipkarte
US6472730B1 (en) * 1999-04-23 2002-10-29 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing the same
WO2005078794A1 (de) * 2004-02-16 2005-08-25 Infineon Technologies Ag Nicht planar ausgebildete integrierte schaltungsanordnung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772337A (en) * 1980-10-24 1982-05-06 Hitachi Ltd Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772337A (en) * 1980-10-24 1982-05-06 Hitachi Ltd Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857989A (en) * 1986-09-04 1989-08-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
EP0843358A3 (de) * 1992-11-27 1998-05-27 Esec Sempac S.A. Elektronikmodul in Flachbauweise und Chipkarte
US6472730B1 (en) * 1999-04-23 2002-10-29 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing the same
WO2005078794A1 (de) * 2004-02-16 2005-08-25 Infineon Technologies Ag Nicht planar ausgebildete integrierte schaltungsanordnung
US7633149B2 (en) 2004-02-16 2009-12-15 Infineon Technologies Ag Integrated circuit arrangement

Similar Documents

Publication Publication Date Title
JPS58207657A (ja) 半導体装置及びその製造方法
JPS60747A (ja) レジンモ−ルドｉｃパツケ−ジ
JPH0729927A (ja) 半導体集積回路装置の製造方法
JPS63179557A (ja) 半導体装置用リ−ドフレ−ム
JPH02125454A (ja) 樹脂封止型半導体装置
JPS60195955A (ja) 半導体装置
JPH05109976A (ja) 半導体装置
JPH03149865A (ja) リードフレーム
JP2788011B2 (ja) 半導体集積回路装置
JPS6123348A (ja) 樹脂封止型半導体装置
JPH0526760Y2 (ja)
JPH0366152A (ja) 半導体集積回路モジュール
JPS6224654A (ja) 半導体パツケ−ジ
JP2758677B2 (ja) 半導体装置及びその製造方法
JPH02127092A (ja) Ｉｃカードモジユール
JPS63107152A (ja) 樹脂封止型電子部品
JPH1140704A (ja) 半導体装置
JPS6232622B2 (ja)
JPH02106061A (ja) 半導体リードフレームのテーピング方法
JPS639372B2 (ja)
JPH02198160A (ja) 樹脂封止半導体装置
JPH02205056A (ja) 集積回路パッケージ
JPH04164353A (ja) 樹脂封止型半導体装置
JPH06196512A (ja) 樹脂封止型半導体装置
JPS61125059A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置