JPH0729927A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPH0729927A
JPH0729927A JP5167238A JP16723893A JPH0729927A JP H0729927 A JPH0729927 A JP H0729927A JP 5167238 A JP5167238 A JP 5167238A JP 16723893 A JP16723893 A JP 16723893A JP H0729927 A JPH0729927 A JP H0729927A
Authority
JP
Japan
Prior art keywords
semiconductor chip
base material
leads
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5167238A
Other languages
English (en)
Inventor
Takashi Ono
貴司 小野
Makoto Echigo
真 越後
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP5167238A priority Critical patent/JPH0729927A/ja
Publication of JPH0729927A publication Critical patent/JPH0729927A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体チップ搭載部を不要とし、より薄型の
半導体集積回路装置を製造する方法を提供する。 【構成】 リード１が貼着されたテープ（基材）２の上
面に半導体チップ４を接着し、この半導体チップ４とリ
ード１とを電気的に接続した後、テープ２より上部をエ
ポキシレジン（封止樹脂）６によって封止し、封止後に
テープ２をヒータ（加熱手段）７によって加熱して剥離
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造方法に関し、特に薄型の半導体集積回路装置の製造
方法について有効な技術に関するものである。
【０００２】
【従来の技術】今日においては、半導体集積回路装置は
高密度化、小型化とともに薄型化が一層要求されてい
る。
【０００３】このような状況下において、従来は、たと
えば図６に示すＴＱＦＰ（ＴｈｉｎＱｕａｄ Ｆｌａｔ
Ｐａｃｋａｇｅ）やＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）に見られるように、
厚さの薄いタブ１８と半導体チップ１４とを用い、パッ
ケージの肉厚を約１ミリ程度と薄くし、一方、工法はそ
れまでと同様にして、薄型の半導体集積回路装置を製造
している。
【０００４】また、スマートカード用などの半導体集積
回路装置であるＣＯＢ（ＣｈｉｐＯｎ Ｂｏａｒｄ）で
は、薄型化を図るために、前記のように薄い半導体チッ
プ２４を使用することなどに加えて、図７に示すよう
に、基板２８に凹状部２８ａを形成して半導体チップ２
４を搭載している。
【０００５】
【発明が解決しようとする課題】しかし、このような従
来の方法では、半導体チップを搭載する場所であるタブ
あるいは基板が必須であり、その分だけ半導体集積回路
装置の厚みが厚くなっていた。
【０００６】確かに、タブや基板など半導体チップ搭載
部の厚さを薄くするアプローチはなされてはいるもの
の、薄肉化には一定の限界が存する。
【０００７】そこで、本発明の目的は、半導体チップ搭
載部を不要とし、より薄型の半導体集積回路装置を製造
できる技術を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、次の通
りである。
【００１０】すなわち、本発明の半導体集積回路装置の
製造方法は、リードが貼着された基材の上面に半導体チ
ップを接着し、この半導体チップとリードとを電気的に
接続した後、基材より上部を封止樹脂によって封止し、
封止後に基材を加熱手段によって加熱して剥離するもの
である。
【００１１】また、リードが貼着された基材の上面に半
導体チップを接着し、半導体チップとリードとを電気的
に接続した後に、基材より上部を封止樹脂によって封止
し、リードおよび半導体チップと基材との粘着力を、リ
ードおよび半導体チップと封止樹脂との粘着力よりも弱
くすることによって、封止後に前記基材を剥離するもの
である。
【００１２】そして、リードが貼着され、透明なポリイ
ミドからなる基材の上面に半導体チップを接着し、この
半導体チップとリードとを電気的に接続した後、基材よ
り上部を封止樹脂によって封止し、封止後に基材に紫外
線を照射して剥離するものである。
【００１３】
【作用】上記のような半導体集積回路装置の製造方法に
よれば、半導体チップが接着された基材をモールド後に
剥離することによって、半導体チップを搭載する場所で
あるタブや基板が不要となり、それだけ半導体集積回路
装置の厚さを薄くすることが可能になる。
【００１４】
【実施例】以下、本発明の実施例を、図面に基づいてさ
らに詳細に説明する。
【００１５】図１〜図５は、本発明の一実施例である半
導体集積回路装置の製造工程を示す説明図である。
【００１６】本実施例における半導体集積回路装置の製
造方法は、次に示すものである。
【００１７】まず、図１に示すように、リード１が貼着
されたテープ（基材）２の上面に、図２に示すように、
たとえば銀エポキシ系のダイボンディングペースト剤
（接着部材）３によって半導体チップ４を接着し、この
半導体チップ４とリード１とをボンディングワイヤ５で
電気的に接続する。
【００１８】次に、図３に示すように、テープ２より上
部をエポキシレジン（封止樹脂）６によってモールド封
止する。
【００１９】そして、図４に示すように、テープ２をヒ
ータ（加熱手段）７で加熱することによってリード１お
よび半導体チップ４界面との接着力を低下させて剥離す
る。
【００２０】最後に、図５に示すように、半田実装を良
好にするためにリード１下面にメッキ処理を施して、必
要ならばダムバー（図示せず）をカットし、リード１を
所定の形状に成形して、製品としての半導体集積回路装
置が完成する。
【００２１】本実施例に示すような半導体集積回路装置
の製造方法によれば、半導体チップ４が接着されたテー
プ２をモールド後に剥離することによって、半導体チッ
プを搭載する場所であるタブが不要となるので、それだ
け半導体集積回路装置の厚さを薄くすることが可能にな
る。
【００２２】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００２３】たとえば、前記実施例においては、接着部
材３としてダイボンディングペースト剤を用い、これに
よって半導体チップ４をテープ２の上面に接着したが、
この接着部材３はダイボンディングペースト剤以外にも
種々のものを用いることが可能である。
【００２４】また、前記実施例においては、ヒータ７で
テープ２を加熱することによってリード１および半導体
チップ４界面との接着力を低下させてテープ２を剥離し
ているが、それ以外にも、たとえば、リード１および半
導体チップ４とテープ２との接着力を、リード１および
半導体チップ４と封止樹脂６との接着力よりも弱くする
ことによって剥離する方法や、テープ２を透明なポリイ
ミドからなるものとし、これに紫外線を照射して接着力
を弱めることによって剥離する方法などが考えられる。
【００２５】さらに、前記実施例では、半導体チップ４
の封止をエポキシレジンを封止樹脂６としてトランスフ
ァーモールドにより行っているが、ポッティング剤を封
止樹脂６として用いることによってＣＯＢに適用するこ
とも可能である。
【００２６】なお、半田実装を良好にするためのリード
１下面のメッキ処理工程は省略することができ、ダムバ
ーとしてテープを用いた場合にはダムバーのカットも省
略することができる。
【００２７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば下
記の通りである。
【００２８】(1).すなわち、本発明の半導体集積回路装
置の製造方法によれば、リードが貼着された基材の上面
に半導体チップを接着し、この半導体チップとリードと
を電気的に接続した後に基材より上部を封止樹脂によっ
て封止し、封止後に基材を剥離することによって、タブ
や基板などの半導体チップ搭載部が不要となる。
【００２９】(2).したがって、半導体集積回路装置の厚
さが上部の封止樹脂部と半導体チップの厚さとなり、従
来の半導体集積回路装置に比較して、下部の封止樹脂部
と半導体チップ搭載部の厚さがなくなり、その分だけ半
導体集積回路装置の薄型化を図ることができる。
【００３０】(3).さらに、本発明の半導体集積回路装置
によれば、下部の封止樹脂部と半導体チップ搭載部とを
省略することができるので、前記のような薄型化と同時
に、半導体集積回路装置の軽量化も図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体集積回路装置の製
造工程を示す説明図である。
【図２】本発明の実施例による半導体集積回路装置の製
造工程を示す説明図である。
【図３】本発明の実施例による半導体集積回路装置の製
造工程を示す説明図である。
【図４】本発明の実施例による半導体集積回路装置の製
造工程を示す説明図である。
【図５】本発明の実施例による半導体集積回路装置の製
造工程を示す説明図である。
【図６】従来の半導体集積回路装置を示す断面図であ
る。
【図７】従来の半導体集積回路装置を示す断面図であ
る。
【符号の説明】
１ リード ２ テープ（基材） ３ ダイボンディングペースト剤（接着部材） ４ 半導体チップ ５ ボンディングワイヤ ６ エポキシレジン（封止樹脂） ７ ヒータ（加熱手段） １４ 半導体チップ １８ タブ ２４ 半導体チップ ２８ 基板 ２８ａ 凹状部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 リードが貼着された基材の上面に半導体
    チップを接着し、前記半導体チップと前記リードとを電
    気的に接続した後、前記基材より上部を封止樹脂によっ
    て封止し、封止後に前記基材を加熱手段によって加熱し
    て剥離することを特徴とする半導体集積回路装置の製造
    方法。
  2. 【請求項２】 リードが貼着された基材の上面に半導体
    チップを接着し、前記半導体チップと前記リードとを電
    気的に接続した後、前記基材より上部を封止樹脂によっ
    て封止し、前記リードおよび前記半導体チップと前記基
    材との粘着力を、前記リードおよび前記半導体チップと
    前記封止樹脂との粘着力よりも弱くすることによって、
    封止後に前記基材を剥離することを特徴とする半導体集
    積回路装置の製造方法。
  3. 【請求項３】 リードが貼着され、透明なポリイミドか
    らなる基材の上面に半導体チップを接着し、前記半導体
    チップと前記リードとを電気的に接続した後、前記基材
    より上部を封止樹脂によって封止し、封止後に前記基材
    に紫外線を照射して剥離することを特徴とする半導体集
    積回路装置の製造方法。
JP5167238A 1993-07-07 1993-07-07 半導体集積回路装置の製造方法 Pending JPH0729927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5167238A JPH0729927A (ja) 1993-07-07 1993-07-07 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5167238A JPH0729927A (ja) 1993-07-07 1993-07-07 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0729927A true JPH0729927A (ja) 1995-01-31

Family

ID=15846026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5167238A Pending JPH0729927A (ja) 1993-07-07 1993-07-07 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0729927A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274194A (ja) * 1998-03-25 1999-10-08 Matsushita Electron Corp 樹脂封止型半導体装置の製造方法および封止テープ供給装置
EP0977251A1 (en) * 1997-02-10 2000-02-02 Matsushita Electronics Corporation Resin sealed semiconductor device and method for manufacturing the same
WO2000025359A1 (de) * 1998-10-27 2000-05-04 Mci Computer Gmbh Verfahren zur herstellung eines ic-bauelements
US6333212B1 (en) 1995-08-25 2001-12-25 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US6426091B1 (en) 1997-09-30 2002-07-30 Nikken Chemicals Co., Ltd. Sustained-release theophylline tablet
JP2003017644A (ja) * 2001-06-28 2003-01-17 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法
KR100414479B1 (ko) * 2000-08-09 2004-01-07 주식회사 코스타트반도체 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
KR100595094B1 (ko) * 1999-12-27 2006-07-03 마츠시타 덴끼 산교 가부시키가이샤 반도체 장치 및 그 제조 방법
US7134198B2 (en) 2000-03-17 2006-11-14 Matsushita Electric Industrial Co., Ltd. Method for manufacturing electric element built-in module with sealed electric element
JP4703842B2 (ja) * 2000-11-30 2011-06-15 日東電工株式会社 堰材、及びこの堰材を用いた封止電子部品の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333212B1 (en) 1995-08-25 2001-12-25 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
EP0977251A1 (en) * 1997-02-10 2000-02-02 Matsushita Electronics Corporation Resin sealed semiconductor device and method for manufacturing the same
EP0977251A4 (en) * 1997-02-10 2005-09-28 Matsushita Electric Ind Co Ltd RESIN-SEALED SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURE
US6426091B1 (en) 1997-09-30 2002-07-30 Nikken Chemicals Co., Ltd. Sustained-release theophylline tablet
JPH11274194A (ja) * 1998-03-25 1999-10-08 Matsushita Electron Corp 樹脂封止型半導体装置の製造方法および封止テープ供給装置
WO2000025359A1 (de) * 1998-10-27 2000-05-04 Mci Computer Gmbh Verfahren zur herstellung eines ic-bauelements
KR100595094B1 (ko) * 1999-12-27 2006-07-03 마츠시타 덴끼 산교 가부시키가이샤 반도체 장치 및 그 제조 방법
US7134198B2 (en) 2000-03-17 2006-11-14 Matsushita Electric Industrial Co., Ltd. Method for manufacturing electric element built-in module with sealed electric element
KR100414479B1 (ko) * 2000-08-09 2004-01-07 주식회사 코스타트반도체 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
JP4703842B2 (ja) * 2000-11-30 2011-06-15 日東電工株式会社 堰材、及びこの堰材を用いた封止電子部品の製造方法
JP2003017644A (ja) * 2001-06-28 2003-01-17 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法
JP4590788B2 (ja) * 2001-06-28 2010-12-01 パナソニック株式会社 樹脂封止型半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6482675B2 (en) Substrate strip for use in packaging semiconductor chips and method for making the substrate strip
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
EP0977251B1 (en) Resin sealed semiconductor device and method for manufacturing the same
US5696033A (en) Method for packaging a semiconductor die
US5869905A (en) Molded packaging for semiconductor device and method of manufacturing the same
JPH04277636A (ja) 半導体装置とその製造方法及びこれに用いる接合体
JP2004349728A (ja) カプセル化電子部品、特に集積回路の製造方法
JPH09252014A (ja) 半導体素子の製造方法
JPH0729927A (ja) 半導体集積回路装置の製造方法
JPH04234152A (ja) 低価格消去可能なプログラム可能読みとり専用記憶装置ならびに製造方法
JPS6151933A (ja) 半導体装置の製法
US7579680B2 (en) Packaging system for semiconductor devices
JP2000243875A (ja) 半導体装置
JPH09330992A (ja) 半導体装置実装体とその製造方法
JPS63107152A (ja) 樹脂封止型電子部品
JP3145892B2 (ja) 樹脂封止型半導体装置
JPH10321661A (ja) 樹脂封止型半導体装置及びその製造方法並びにリードフレーム
JPS6214698Y2 (ja)
JP4311294B2 (ja) 電子装置およびその製造方法
JPH0637221A (ja) 樹脂封止型半導体装置
JPH05275570A (ja) 半導体装置
JPH1140704A (ja) 半導体装置
JPH09275176A (ja) 樹脂封止型半導体装置
JPH1074854A (ja) 半導体パッケージの形成方法
JPS61269339A (ja) 半導体装置