JPS6137774B2 - - Google Patents

Info

Publication number
JPS6137774B2
JPS6137774B2 JP55101252A JP10125280A JPS6137774B2 JP S6137774 B2 JPS6137774 B2 JP S6137774B2 JP 55101252 A JP55101252 A JP 55101252A JP 10125280 A JP10125280 A JP 10125280A JP S6137774 B2 JPS6137774 B2 JP S6137774B2
Authority
JP
Japan
Prior art keywords
pattern
etching
cms
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55101252A
Other languages
English (en)
Other versions
JPS5727029A (en
Inventor
Tadamasa Ogawa
Minoru Kobayashi
Masatoshi Oda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP10125280A priority Critical patent/JPS5727029A/ja
Publication of JPS5727029A publication Critical patent/JPS5727029A/ja
Publication of JPS6137774B2 publication Critical patent/JPS6137774B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 本発明は不均質なエツチング及びエツチング速
度の低下を防止し高品質のMoパターンを容易に
形成しうるMoパターンの形成方法に関する。
紫外線、粒子線又はX線用レジストの1種であ
るクロルメチル化ポリスチレン(以下CMSと略
称する)を用いて形成したMoパターンは、半導
体集積回路等の製作におけるトランジスタの配線
あるいはトランジスタのゲート回路等に使用され
ている。しかし、その形成過程において、CMS
がMoと化学反応を起してMo基体上に変質層を形
成し、この層がエツチングのマスクとして作用
し、不均質なエツチング及びエツチング速度の低
下を生じるという問題がある。すなわち、Moは
それと接したCMSを変質させる作用を有する。
Moパターンの形成に当つては、CMS塗布後、レ
ジスト溶媒を蒸発させると共に、Moとの接着力
を強固にするため、プリベークと呼ばれる約100
℃の温度の熱処理が施されるが、この熱処理によ
りMoとCMSが反応してその境界に変質層が形成
され、この変質層のエツチング速度がMoのエツ
チング速度に比して著しく小さいため、変質層に
覆われた部分と覆われない部分のエツチングの深
さが異なり、不均一なエツチングが行なわれて良
好なMoパターンを形成することができなくな
る。
本発明は上記の観点に立つてなされたものであ
り、その目的は、不均質なエツチング及びエツチ
ング速度の低下を防止し高品質のMoパターンを
形成しうる方法を提供することである。
本発明は上記の目的を達成するため、次の構成
をとるものである。すなわち、本発明のMoパタ
ーンの形成方法は、Mo基体上にクロルメチル化
ポリスチレンを塗布してレジスト膜を形成し、該
レジスト膜に遠紫外線、粒子線又はX線を照射し
て所定のパターンを描画し、現像処理を施して
Mo基体上に該レジスト膜のパターンを形成し、
次いで該パターンをマスクとしてMo基体をエツ
チングするMoパターンの形成方法において、ク
ロルメチル化ポリスチレンを塗布する前に予め
Mo基体の表面をMo酸化物で被覆することを特徴
とするものである。
本発明においては、Siウエハ上に電子ビーム等
によりMoを付着して得たMo基体上に、CMSを塗
布する前に、熱処理等の適当な手段により、Mo
酸化物を形成し、その上にCMSを塗布する。こ
のようにして、MoとCMSの間にMo酸化物を介在
させることにより、MoとCMSの直接の接触を避
けることができる。Mo酸化物はCMSとの間に有
害な反応を起さず、又、極めて薄い膜を容易に形
成することができてエツチングの害にならないの
で、均質かつ迅速なエツチングを行ない高品質の
Moパターンを容易に形成することができる。
本発明において、Mo酸化物の形成方法は特に
限定されず、熱処理による手段、高湿大気中に放
置する手段、硫酸等の薬品で処理する手段及び酸
素プラズマにさらす手段等を適宜適用することが
できる。この中でも熱処理による方法が簡便であ
り、その温度は150〜250℃とすることが適当であ
る。この温度範囲より低温では、Mo酸化物の膜
の形成が不十分なため本発明の効果を十分発揮す
ることができず、又、この温度範囲より高温で
は、Mo酸化物の膜が厚くなり過ぎて、Moの表面
が変色し、又、Moの実効厚さが減少し、更には
電気抵抗が増大して所定の特性の電気回路が形成
できなくなる。
本発明のMoパターンの形成方法は、上記のMo
酸化物形成工程を介入させる以外は、通常行なわ
れている方法にしたがつて容易に実施することが
できる。
次に、本発明を実施例及び比較例により説明す
るが、本発明はこれらによりなんら限定されるも
のではない。
実施例 Siウエハ上に、真空中、電子ビーム蒸着により
厚さ0.3μmにMoを付着させた後、これを大気中
に取出し、180℃で30分間熱処理を施した。次い
で、このウエハの表面にCMSを塗布し、厚さ0.5
μmのレジスト膜を形成した。このレジスト膜を
110℃で30分プリベークした後、加速電圧20KVの
電子ビームを照射量2×10-6C/cm2で照射し、
CMSに最少パターン寸法1μmのMOSトランジ
スタのゲート回路パターンを描画した。次いで、
これをアセトンとイソプロピルアルコールの混合
液で現像した後、イソプロピルアルコールでリン
スし、120℃で30分間ポストベークし、Mo上に、
電子ビーム照射を行なつた部分にのみ厚さ0.4μ
mのCMSが残存したSiウエハを得た。
このウエハを、フレオンガスと酸素の混合気体
を用いてプラズマエツチングを行なつたところ、
Moエツチング速度は蒸着Moのそれと同じであ
り、しかもウエハ全面が一様にエツチングされ、
パターン寸法精度及びパターン形状共に良好な高
品質のMoのゲート回路パターンを形成すること
ができた。
比較例 Moを付着させたSiウエハを大気中に取出し、
直ちに(熱処理を行なわずに)その上にCMSを
塗布した以外は、実施例1と同じ材料及び操作に
よりエツチングまでの工程を終了した。
その結果、CMSで被覆されていない部分のMo
エツチング速度は、蒸着Moのそれの1/3と小さ
く、かつ不均一なエツチングがなされ、良好な
Moのゲート回路パターンを形成することができ
なかつた。
以上説明したように、本発明によれば、不均質
なエツチング及びエツチング速度の低下を防止し
高品質のMoパターンをSiウエハ等の上に形成す
ることができる。

Claims (1)

    【特許請求の範囲】
  1. 1 Mo基体上にクロルメチル化ポリスチレンを
    塗布してレジスト膜を形成し、該レジスト膜に遠
    紫外線、粒子線又はX線を照射して所定のパター
    ンを描画し、現像処理を施してMo基体上に該レ
    ジスト膜のパターンを形成し、次いで該パターン
    をマスクとしてMo基体をエツチングするMoパタ
    ーンの形成方法において、クロルメチル化ポリス
    チレンを塗布する前に予めMo基体の表面をMo酸
    化物で被覆することを特徴とするMoパターンの
    形成方法。
JP10125280A 1980-07-25 1980-07-25 Formation of mo pattern Granted JPS5727029A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10125280A JPS5727029A (en) 1980-07-25 1980-07-25 Formation of mo pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10125280A JPS5727029A (en) 1980-07-25 1980-07-25 Formation of mo pattern

Publications (2)

Publication Number Publication Date
JPS5727029A JPS5727029A (en) 1982-02-13
JPS6137774B2 true JPS6137774B2 (ja) 1986-08-26

Family

ID=14295717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10125280A Granted JPS5727029A (en) 1980-07-25 1980-07-25 Formation of mo pattern

Country Status (1)

Country Link
JP (1) JPS5727029A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60123373A (ja) * 1983-12-06 1985-07-02 齋藤 武雄 潜熱による加温容器
JPS6299558U (ja) * 1985-12-13 1987-06-25
ATE69780T1 (de) * 1986-07-02 1991-12-15 Brava Australia Pty Limited Waermeisolierte tragetasche.
JP2537286Y2 (ja) * 1991-08-21 1997-05-28 日野自動車工業株式会社 樹脂製部品の取付け部構造
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
JPS5727029A (en) 1982-02-13

Similar Documents

Publication Publication Date Title
EP0020776B1 (en) Method of forming patterns
EP0123560B1 (en) Method for forming flattened film
JPS6137774B2 (ja)
JPH0143451B2 (ja)
US3695955A (en) Method of manufacturing an electric device e.g. a semiconductor device
US5024918A (en) Heat activated dry development of photoresist by means of active oxygen atmosphere
JPS6054775B2 (ja) ドライ現像方法
KR940007054B1 (ko) 패턴형성방법
JPS6013432B2 (ja) Al又はAl合金パタ−ンの形成方法
JP3439488B2 (ja) 半導体装置の製造方法
JPS58132927A (ja) パタ−ン形成方法
JPS58123727A (ja) 半導体装置の製造方法
JPH0219852A (ja) レジスト処理方法
JP2604573B2 (ja) 微細パターン形成方法
JPH0313583B2 (ja)
JP2842909B2 (ja) パターン形成方法
JP2002025935A (ja) 導体部材形成方法、パターン形成方法
JPH01137634A (ja) 半導体装置の製造方法
KR100187370B1 (ko) 반도체장치의 패턴형성방법
JPS6040184B2 (ja) 半導体装置の製造方法
JPH06132188A (ja) パタ―ン形成法
JPH03188447A (ja) レジストパターンの形成方法
JPH0629261A (ja) パタ―ン形成法
JPH02295107A (ja) 半導体装置の製造方法
JPS63136631A (ja) パタ−ン形成方法