JPS6064500U - メモリ回路 - Google Patents
メモリ回路Info
- Publication number
- JPS6064500U JPS6064500U JP13690684U JP13690684U JPS6064500U JP S6064500 U JPS6064500 U JP S6064500U JP 13690684 U JP13690684 U JP 13690684U JP 13690684 U JP13690684 U JP 13690684U JP S6064500 U JPS6064500 U JP S6064500U
- Authority
- JP
- Japan
- Prior art keywords
- column
- circuit
- memory circuit
- memory cell
- cell array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来のＲＯＭの一例の回竺図、第２図はＲＯＭ
に使用するタイミング波形図、第３図は本考案の第１の
実施例９回路図、第４図は本考案の第２の実施例の回路
図、第５図は第２の実施戸に使用するタイミング波形図
である。 ・ １１・・・行選択デコ
ーダ回路、１２・・・メモリ・セル回路、１３，１４・
・・列選択回路、１５・・・ＮＡＮＤ回路、Ｍ Ｐ １
− Ｍ Ｐ ９・・・列充電用トランジスタ、Ｍ ｄ
ｉ”・・列放電用−トランジスタ、■Ｎ■・・・ＲＯＭ
出力検出用イ″“−で・ 、
。 ｔｌｔｂｙｔｙ ””
′□ θ 藺ｄ−−−１−−−−−「−一１−一−−」−一一し二
ニーＩ ＋ＶｃｍＬ、勤工Ｌ−Ｊ−ｌ読砿Ｌ−１ １１グフレ 号４グル ー崎−し−−Ｉ−１コツＣ− ｌ−廖砿り飛− 第５０
に使用するタイミング波形図、第３図は本考案の第１の
実施例９回路図、第４図は本考案の第２の実施例の回路
図、第５図は第２の実施戸に使用するタイミング波形図
である。 ・ １１・・・行選択デコ
ーダ回路、１２・・・メモリ・セル回路、１３，１４・
・・列選択回路、１５・・・ＮＡＮＤ回路、Ｍ Ｐ １
− Ｍ Ｐ ９・・・列充電用トランジスタ、Ｍ ｄ
ｉ”・・列放電用−トランジスタ、■Ｎ■・・・ＲＯＭ
出力検出用イ″“−で・ 、
。 ｔｌｔｂｙｔｙ ””
′□ θ 藺ｄ−−−１−−−−−「−一１−一−−」−一一し二
ニーＩ ＋ＶｃｍＬ、勤工Ｌ−Ｊ−ｌ読砿Ｌ−１ １１グフレ 号４グル ー崎−し−−Ｉ−１コツＣ− ｌ−廖砿り飛− 第５０
Claims (1)
- 複数の列線を含むメモリセルアレイの両側１こ列選択回
路を夫々設け、前記メモリセルアレイの各列線は上記列
選択回路の両方によって選択され、かつ各列線の充電電
位は少なくとも一方の列選択−回路を介して放電され゛
るように構成されていることを特徴とするメモリ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13690684U JPS6064500U (ja) | 1984-09-10 | 1984-09-10 | メモリ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13690684U JPS6064500U (ja) | 1984-09-10 | 1984-09-10 | メモリ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6064500U true JPS6064500U (ja) | 1985-05-07 |
Family
ID=30307675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13690684U Pending JPS6064500U (ja) | 1984-09-10 | 1984-09-10 | メモリ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6064500U (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61255594A (ja) * | 1985-05-08 | 1986-11-13 | Seiko Epson Corp | 半導体メモリ回路 |
| JPH01303696A (ja) * | 1988-06-01 | 1989-12-07 | Nec Corp | 読出専用半導体記憶装置 |
| JPH02110966A (ja) * | 1988-05-16 | 1990-04-24 | Matsushita Electron Corp | 半導体不揮発性メモリデバイス |
-
1984
- 1984-09-10 JP JP13690684U patent/JPS6064500U/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61255594A (ja) * | 1985-05-08 | 1986-11-13 | Seiko Epson Corp | 半導体メモリ回路 |
| JPH02110966A (ja) * | 1988-05-16 | 1990-04-24 | Matsushita Electron Corp | 半導体不揮発性メモリデバイス |
| JPH01303696A (ja) * | 1988-06-01 | 1989-12-07 | Nec Corp | 読出専用半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6064500U (ja) | メモリ回路 | |
| JPS614443U (ja) | 半導体集積回路 | |
| JPS6365199U (ja) | ||
| JPS58148939U (ja) | 大規模集積回路 | |
| JPS6054334U (ja) | 集積回路装置 | |
| JPS5998982U (ja) | ビツトの構造 | |
| JPS60119141U (ja) | 論理回路 | |
| JPS587300U (ja) | 半導体集積回路 | |
| JPS6151549U (ja) | ||
| JPS59138779U (ja) | 接続判別装置 | |
| JPS5877900U (ja) | 半導体メモリ集積回路 | |
| JPS5885229U (ja) | キ−マトリクス回路 | |
| JPS5818773U (ja) | 注記欄つきスコアブツク | |
| JPS62151760U (ja) | ||
| JPS62105547U (ja) | ||
| JPS6018547U (ja) | Ｉｃ***治具 | |
| JPS61168761U (ja) | ||
| JPS6039257U (ja) | 固体センサ | |
| JPS60120598U (ja) | メモリ回路 | |
| JPS58136368U (ja) | コ−デイングシ−ト | |
| JPS6142591U (ja) | 液晶表示装置 | |
| JPS5939933U (ja) | プロ−ブカ−ド | |
| JPH0166698U (ja) | ||
| JPS61121029U (ja) | ||
| JPS61192303U (ja) |