JPH1155569A - 表示制御回路 - Google Patents

表示制御回路

Info

Publication number
JPH1155569A
JPH1155569A JP9210949A JP21094997A JPH1155569A JP H1155569 A JPH1155569 A JP H1155569A JP 9210949 A JP9210949 A JP 9210949A JP 21094997 A JP21094997 A JP 21094997A JP H1155569 A JPH1155569 A JP H1155569A
Authority
JP
Japan
Prior art keywords
data
display
superimpose
timing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9210949A
Other languages
English (en)
Inventor
Yoshimitsu Inamori
良充 稲森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP9210949A priority Critical patent/JPH1155569A/ja
Priority to US09/124,081 priority patent/US6236392B1/en
Publication of JPH1155569A publication Critical patent/JPH1155569A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/30—Picture reproducers using solid-state colour display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】 外部映像に任意の設定が可能であるスーパイ
ンポーズデータを重畳する。 【解決手段】 スーパインポーズ機能がＯＮに設定され
る場合、表示用ダイナミックＲＡＭ２８は、任意のスー
パインポーズデータがソフトウエアによって予め設定さ
れる。スーパインポーズデータラッチ部３２は、メモリ
タイミング生成部３１から発生するタイミング信号に基
づいて、表示用ダイナミックＲＡＭ２８に格納されるス
ーパインポーズデータを一時的に保管する。スーパイン
ポーズデータは、チューナ映像データのタイミングに同
期してデータ比較切換え回路３３に出力される。データ
比較切換え回路３３の出力は、チューナ映像データにス
ーパインポーズデータを重畳したデータを、表示タイミ
ング生成部３０から発生するタイミング信号に基づいて
ＴＦＴ液晶パネル３５に出力する。このため、任意のス
ーパインポーズデータを外部映像に重畳することができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、外部映像に、別の
画像を重畳して表示するスーパインポーズおよび表示取
込み機能を備える表示制御回路に関する。
【０００２】
【従来の技術】従来から、パーソナルコンピュータや携
帯情報端末などの情報処理装置のディスプレイまたはテ
レビジョン放送受像機などの表示装置にテレビジョン放
送映像などの外部映像を表示する場合、外部映像と異な
る画像を同時に重合わせて表示するためにスーパインポ
ーズ機能が用いられる。
【０００３】図７は、液晶ディスプレイ（以下、Liquid
Crystal Displayから「ＬＣＤ」と略称する）を有する
従来の情報処理装置において、テレビジョン放送映像に
対してスーパインポーズ機能を実現する構成例を示す。
【０００４】チューナ部１は、テレビジョン放送電波受
信アンテナ２とチューナブロック３とを含んで構成され
る。テレビジョン放送電波受信アンテナ２は、ＮＴＳＣ
方式（National Television System Committee方式；日
本やアメリカ等で採用されている）やＰＡＬ方式（Phas
e Alternation by Line方式；欧州の一部の国で採用さ
れている）等の方式によって送信されるテレビジョン放
送電波を受信する。チューナブロック３は、テレビジョ
ン放送電波受信アンテナ２によって受信されるテレビジ
ョン放送電波から映像に関する成分を検波し、アナログ
信号を抽出する。チューナブロック３にて変換されるア
ナログ信号は、チューナ映像データと、水平同期信号Ｈ
ＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、データラッチクロ
ックＤＣＬＫ等の制御信号を含む。
【０００５】チューナ部１から出力するアナログ信号
は、オンスクリーンディスプレイ（以下、「ＯＳＤ」と
略称する）４に入力される。ＯＳＤ４は、チャンネル表
示などの予め設定されるスーパインポーズデータを、内
蔵するＲＯＭなどに記憶している。ＯＳＤ４は、ソフト
ウエアによってスーパインポーズ機能がＯＮに設定され
るとき、入力されるチューナ映像データに対してスーパ
インポーズデータをアナログ信号の状態で重畳し、外部
映像データとして出力する。スーパインポーズ機能がＯ
ＦＦに設定されるときは、チューナ映像データをそのま
ま外部映像データとして出力する。Ａ／Ｄ変換器５は、
ＯＳＤ４から入力される外部映像データをデジタル信号
に変換して、表示用制御回路６に出力する。表示用制御
回路６は、チューナ対応型ＬＣＤコントローラ７と表示
用ダイナミックＲＡＭ（以下、Dynamic RAMから「ＤＲ
ＡＭ」と略称する）８を含んで構成される。このうち、
チューナ対応型ＬＣＤコントローラ７は、外部映像デー
タラッチ部９、タイミング生成部１０、表示データラッ
チ部１２を含む。
【０００６】デジタル化された外部映像データは、外部
映像データラッチ部９に一時保管される。同時に、水平
同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、データ
ラッチクロックＤＣＬＫなどの制御信号は、タイミング
生成部１０に入力される。タイミング生成部１０は、入
力される制御信号に基づいて、外部映像データラッチ部
９に保管されている外部映像データを、表示用ＤＲＡＭ
８に格納するためのタイミング信号を発生する。タイミ
ング生成部１０は、薄膜トランジスタ（以下、Thin Fil
m Transistorから「ＴＦＴ」と略称する）液晶パネル１
５に映像データを出力するためのタイミング信号も発生
する。表示データラッチ部１２は、表示用ＤＲＡＭ８に
格納される表示データを一時的に保管し、タイミング生
成部１０から発生するタイミング信号に基づいて表示デ
ータをＴＦＴ液晶パネル１５に出力する。
【０００７】図８は、従来の液晶テレビジョン放送受像
機において、テレビジョン映像に対してスーパインポー
ズ機能を実現する構成例を示す。なお、図７と同一の構
成要素については同じ符号を用いて説明を省略する。
【０００８】液晶テレビジョン放送受像機は表示用ＤＲ
ＡＭを必要としない。チューナ対応型ＬＣＤコントロー
ラ１６は、外部映像データラッチ部９とタイミング生成
部１０の他に、ＴＦＴパネルコントローラ１７を含む。
外部映像データラッチ部９に一時保管される外部映像デ
ータは、タイミング生成部１０から発生するタイミング
信号に基づいてＴＦＴパネルコントローラ１７に直接出
力される。これと同時に、タイミング生成部１０は表示
用のタイミング信号をＴＦＴパネルコントローラ１７に
出力する。ＴＦＴパネルコントローラ１７は、表示用の
タイミング信号に基づいて外部映像データをＴＦＴ液晶
パネル１５に出力する。
【０００９】
【発明が解決しようとする課題】スーパインポーズ機能
を実現する従来の装置では、たとえばチャンネル表示な
どのように、図７および図８のＯＳＤ４が内蔵するＲＯ
Ｍ上に記録される一定のデータしかスーパインポーズす
ることができない。また、チューナ映像データにスーパ
インポーズデータを重畳する際、アナログ信号の状態に
て重畳が行われるので、スーパインポーズデータの微妙
な色指定や微小領域の指定、その他任意の設定は不可能
である。スーパインポーズ表示映像に滲みが生じやす
い。
【００１０】前述の問題点を一部解決する先行技術とし
て、特開平１−２８９３８３に開示される液晶テレビ駆
動回路がある。この液晶テレビ駆動回路は、デジタルコ
ードを用いてスーパインポーズを行う。Ａ／Ｄ変換器に
よってデジタル化される映像データと、デジタルコード
をキャラクタジェネレータおよび並列直列変換回路を用
いて変換するデジタル文字データとを合成することによ
り、文字データと画像情報とを同時に表示するものであ
る。この液晶テレビ駆動装置は、映像データに対して、
デジタル信号の状態でスーパインポーズデータである文
字データの重畳を行うので、前述の問題が一部解決され
る。しかし、スーパインポーズデータはキャラクタデー
タを並列直列変換するデジタルデータであるために、ス
ーパインポーズデータの内容は、基本的に文字情報に限
定される。
【００１１】また図７に示すような従来の情報処理装置
において表示画面を取込む場合、外部映像データは、一
度表示用ＤＲＡＭ８に格納されるので、特別な操作を必
要とすることなく情報処理装置内に表示画面を取込め
る。しかし、表示用ＤＲＡＭ８は、映像データの取込み
と読出しとの両方を行っているために、非常に高速に動
作しており、表示用ＤＲＡＭ８のリフレッシュのために
消費電流が大きくなっている。特に携帯情報端末に組込
まれる表示用のＤＲＡＭとしては、低速に動作するＤＲ
ＡＭが望まれる。
【００１２】本発明の目的は、任意の設定が可能なスー
パインポーズデータを外部映像に重畳することができ、
また容易に外部映像を取込むことができる表示制御回路
を提供することである。
【００１３】
【課題を解決するための手段】本発明は、表示素子で表
示される外部映像に、画像を重畳して表示するためのス
ーパインポーズ機能処理プロセスを実現する表示制御回
路において、スーパインポーズデータが格納されるメモ
リと、外部映像とともに入力される制御信号に基づい
て、表示素子に出力する表示タイミング信号を生成する
表示タイミング生成手段と、外部映像とともに入力され
る制御信号に基づいて、メモリを制御するタイミング信
号を生成するメモリタイミング生成手段と、表示するた
めの外部映像データとスーパインポーズデータとをそれ
ぞれ一時的に保管するラッチ手段と、ラッチ手段に一時
保管されているスーパインポーズデータを既定値と比較
し、その結果に応じて外部映像データまたはスーパイン
ポーズデータのいずれか一方を表示素子に出力するデー
タ比較切換え手段とを含むことを特徴とする表示制御回
路である。
【００１４】本発明に従えば、メモリにスーパインポー
ズデータを格納するので、ソフトウエアによって任意の
スーパインポーズデータを設定することができる。表示
制御回路には外部映像とともに制御信号が入力される。
この制御信号に基づいて、表示タイミング生成手段は、
表示素子に出力する表示タイミング信号を生成し、メモ
リタイミング生成手段は、メモリを制御するタイミング
信号を生成する。ラッチ手段は、表示するための外部映
像データとスーパインポーズデータとをそれぞれ一時的
に保管するので、たとえば外部映像がテレビジョン放送
映像であるとき、生成されるタイミング信号に基づい
て、外部映像データとスーパインポーズデータとを同期
させる動作を行うことができる。データ比較切換え手段
は、ラッチ手段に一時保管されているスーパインポーズ
データを既定値と比較し、その結果に応じて内部映像デ
ータまたはスーパインポーズデータのいずれか一方を表
示素子に出力するので、表示素子の１ドット分の画像毎
にスーパインポーズの設定が可能で、外部映像に対して
任意のデータをスーパインポーズすることができる。
【００１５】また本発明は、スーパインポーズ機能を有
効にするか否かを設定する機能設定手段をさらに含むこ
とを特徴とする。
【００１６】本発明に従えば、表示制御回路は、スーパ
インポーズ機能を有効にするか否かを設定する機能設定
手段を含むので、たとえば、ソフトウエアによって簡単
にスーパインポーズ機能のＯＮ／ＯＦＦを設定すること
ができる。
【００１７】また本発明は、メモリはＲＡＭによって構
成され、メモリタイミング生成手段は、外部映像ととも
に入力される制御信号からＲＡＭを制御するタイミング
を生成することを特徴とする。
【００１８】本発明に従えば、メモリはダイナミックＲ
ＡＭやスタチックＲＡＭによって構成され、メモリタイ
ミング生成手段は、外部映像とともに入力される制御信
号からＲＡＭを制御するタイミングを生成するので、た
とえば、高価な画像用の専用メモリを使用しなくても、
安価な汎用ＲＡＭを利用して回路を構成することが可能
で、コストを抑えることができる。
【００１９】また本発明は、メモリのスーパインポーズ
時にはスーパインポーズデータを格納する領域に、外部
映像を格納するようにデータ取込みを行う映像取込み手
段と、映像取込み手段の機能のＯＮ／ＯＦＦを設定する
取込み設定手段とを備えることを特徴とする。
【００２０】本発明に従えば、映像取込み手段は、スー
パインポーズ時においてメモリがスーパインポーズデー
タを格納する領域に、外部映像を格納するようにデータ
を取込む。取込み設定手段は、映像取込み手段の機能の
ＯＮ／ＯＦＦを設定するので、外部映像を取込むときの
みにメモリにアクセスすればよく、常に外部映像の取込
みを行わなくてよいので、たとえば、メモリがダイナミ
ックＲＡＭによって構成される場合、低速に動作するダ
イナミックＲＡＭを使用することができる。
【００２１】
【発明の実施の形態】図１は、本発明の実施の一形態の
表示制御回路に関連する構成を示す。チューナ部２１
は、テレビジョン放送電波を受信するテレビジョン放送
電波受信アンテナ２２と、テレビジョン放送電波から映
像に関する成分を検波し、アナログ信号を抽出するチュ
ーナブロック２３、および、チューナブロック２３の抽
出するアナログ信号のうちのチューナ映像データを、デ
ジタル信号に変換するＡ／Ｄ変換器２５を含んで構成さ
れる。チューナ部２１から出力されるデジタル信号は、
表示制御回路２６に入力される。
【００２２】表示制御回路２６は、チューナ対応型ＬＣ
Ｄコントローラ２７と、汎用のＤＲＡＭである表示用Ｄ
ＲＡＭ２８とを含んで構成される。このうち、チューナ
対応型ＬＣＤコントローラ２７は、外部映像データラッ
チ部２９、表示タイミング生成部３０、メモリタイミン
グ生成部３１、スーパインポーズデータラッチ部３２、
データ比較切換え回路３３、ＴＦＴパネルコントローラ
３４を含む。
【００２３】デジタル化されるチューナ映像データは、
外部映像データラッチ部２９に一時的に保管される。水
平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、デー
タラッチクロックＤＣＬＫ等の制御信号は、表示タイミ
ング生成部３０およびメモリタイミング生成部３１のそ
れぞれに入力される。表示タイミング生成部３０は、チ
ューナ部２１から入力する制御信号に基づいて、ＴＦＴ
液晶パネル３５を制御するタイミング信号を発生する。
メモリタイミング生成部３１は、チューナ部２１から入
力する制御信号に基づいて、表示用ＤＲＡＭ２８のアク
セスタイミング信号を発生する。
【００２４】ソフトウエアによってスーパインポーズ機
能がＯＮに設定される場合、表示用ＤＲＡＭ２８は、任
意のスーパインポーズデータがソフトウエアによって予
め設定される。スーパインポーズデータラッチ部３２
は、メモリタイミング生成部３１から発生するタイミン
グ信号に基づいて、表示用ＤＲＡＭ２８に格納されるス
ーパインポーズデータを一時的に保管する。スーパイン
ポーズデータラッチ部３２に保管されるスーパインポー
ズデータは、チューナ映像データのタイミングに同期し
てデータ比較切換え回路３３に出力される。
【００２５】外部映像データラッチ部２９から出力され
るチューナ映像データおよびスーパインポーズデータラ
ッチ部３２から出力されるスーパインポーズデータは、
チューナ映像データのタイミングでデータ比較切換え回
路３３に入力される。スーパインポーズデータは、ソフ
トウエアによって予め設定される背景色を有する。デー
タ比較切換え回路３３は、スーパインポーズデータの色
が背景色と同一か否かを、表示素子１ドット毎について
比較する。比較の結果、スーパインポーズデータの色が
背景色と同一であればチューナ映像データをＴＦＴパネ
ルコントローラ３４に出力する。背景色と異なればスー
パインポーズデータをＴＦＴパネルコントローラ３４に
出力する。このため、情報処理装置においてテレビジョ
ン放送映像表示モードが選択される場合、ソフトウエア
は、最初に表示用ＤＲＡＭ２８の内容をスーパインポー
ズデータの背景色に書換える。
【００２６】データ比較切換え回路３２の出力は、チュ
ーナ映像データにスーパインポーズデータを重畳した重
合わせデータとしてＴＦＴパネルコントローラ３４に入
力する。ＴＦＴパネルコントローラ３４は、表示タイミ
ング生成部３０で生成されるタイミング信号に基づいて
重合わせデータをＴＦＴ液晶パネル３５に出力する。
【００２７】ソフトウエアによってスーパインポーズ機
能がＯＦＦに設定される場合、外部映像データラッチ部
２９から出力されるチューナ映像データのみがデータ比
較切換え回路３３に入力される。データ比較切換え回路
３３は、チューナ映像データをそのままＴＦＴパネルコ
ントローラ３４に出力する。
【００２８】図２は、図１に示す本発明の一実施形態の
表示制御回路を備える情報処理装置の表示動作を示す。
ステップａ１で動作を開始する。ステップａ２でテレビ
ジョン放送映像表示モードか通常表示モードかを判断す
る。テレビジョン放送映像表示モードが選択される場合
にはステップａ３に移り、通常表示モードが選択される
場合にはステップａ４に移る。
【００２９】ステップａ２でテレビジョン放送映像表示
モードが選択される場合、ステップａ３では、表示用Ｄ
ＲＡＭ２８に格納されているデータをすべてスーパイン
ポーズ時の背景色データに書換えてステップａ５へ移
る。ステップａ５ではスーパインポーズ機能を動作させ
るか否かを判断する。スーパインポーズ機能を動作させ
るときはステップａ６に移り、動作させないときはステ
ップａ７に移る。
【００３０】ステップａ５でスーパインポーズ機能を動
作させる場合、ステップａ６では、情報処理装置内の外
部映像表示に関係する回路と、スーパインポーズに関係
する回路の機能がＯＮに設定される。ステップａ６の設
定に基づいて、ステップａ８では、チューナ対応型ＬＣ
Ｄコントローラ２７のすべての回路が動作するように設
定される。ステップａ９では、表示用ＤＲＡＭ２８を使
用するように設定され、ソフトウエアによって表示用Ｄ
ＲＡＭ２８にスーパインポーズデータが書込まれる。ス
テップａ１０では、チューナ部２１からの信号をチュー
ナ対応型ＬＣＤコントローラ２７に取込むよう設定され
る。その後、ステップａ１１では、各回路の動作に従っ
て、チューナ映像データとスーパインポーズデータとの
重合わせデータに基づく映像をＴＦＴ液晶パネル３５に
表示する。
【００３１】ステップａ５でスーパインポーズ機能を動
作させない場合、ステップａ７では、情報処理装置内の
外部映像表示に関係する回路のみの機能がＯＮに設定さ
れる。ステップａ７の設定に基づいて、ステップａ１２
ではチューナ対応型ＬＣＤコントローラ２７の外部映像
データラッチ部２９、表示タイミング生成部３０、ＴＦ
Ｔパネルコントローラ３４が動作するように設定され
る。ステップａ１３では、表示用ＤＲＡＭ２８を使用し
ないように設定される。ステップａ１４では、チューナ
部２１からの信号をチューナ対応型ＬＣＤコントローラ
２７に取込むように設定される。その後、ステップａ１
５では、各回路の動作に従って、チューナ映像データに
基づく映像をＴＦＴ液晶パネル３５に表示する。
【００３２】ステップａ２において通常表示モードが選
択される場合、ステップａ４では、情報処理装置内の通
常表示に関係する回路の機能がＯＮに設定される。ステ
ップａ４の設定に基づいて、ステップａ１６では、チュ
ーナ対応型ＬＣＤコントローラ２７の表示タイミング生
成部３０とＴＦＴパネルコントローラ３４が動作するよ
うに設定される。ステップａ１７では、表示用ＤＲＡＭ
２８を使用するように設定される。ステップａ１８で
は、チューナ部２１からの信号をチューナ対応型ＬＣＤ
コントローラ２７に取込まないように設定される。その
後、ステップａ１９にて、表示タイミング生成部３０
は、情報処理装置内のクロック信号に基づいてタイミン
グ信号を発生する。表示タイミング生成部３０から表示
用ＤＲＡＭ２８とＴＦＴパネルコントローラ３４に送ら
れるタイミング信号に基づいて、ＴＦＴ液晶パネル３５
は通常表示を行う。
【００３３】図３は、ソフトウエアによって表示用ＤＲ
ＡＭ２８に１ドット分のスーパインポーズデータを書込
む動作を示す。ステップｂ１では動作を開始する。ステ
ップｂ２では、スーパインポーズ機能がＯＮに設定され
ているか否かが判断される。ＯＮに設定される場合はス
テップｂ３に移り、ＯＦＦに設定される場合は動作を終
了する。ステップｂ２でスーパインポーズ機能がＯＮに
設定される場合、ステップｂ３では、表示用ＤＲＡＭ２
８に書込むスーパインポーズデータが存在するか否かが
判断される。スーパインポーズデータが存在する場合は
ステップｂ４に移り、存在しない場合には動作を終了す
る。ステップｂ３でスーパインポーズデータが存在する
場合、ステップｂ４では、表示用ＤＲＡＭ２８がスーパ
インポーズデータを書換え可能な状態か否かが判断され
る。書換え可能な状態であればステップｂ５に移り、書
換えが可能な状態でなければ、書換えが可能な状態にな
るまで待機する。
【００３４】ステップｂ４で表示用ＤＲＡＭ２８が書換
え可能な状態と判断される場合、ステップｂ５では、表
示用ＤＲＡＭ２８に入力するＲＡＳ（Row Address Stro
be）信号の立下がりに基づいて、書換えを行うアドレス
のＲＯＷアドレスデータを格納する。ステップｂ６で
は、表示用ＤＲＡＭ２８に入力するＣＡＳ（ColumnAddr
ess Strobe）信号の立下がりに基づいて、書換えを行う
アドレスのＣＯＬＵＭＮアドレスデータを格納する。以
上の手順によって確定する表示用ＤＲＡＭ２８のアドレ
スに対してスーパインポーズデータを格納する。その
後、ステップｂ３に移り、表示用ＤＲＡＭ２８に対する
データの書換えが終了していればステップｂ７で動作を
終了する。
【００３５】表示用ＤＲＡＭ２８の容量は、ＴＦＴ液晶
パネル３５の表示サイズの大きさと表示色の数によって
決定する。本実施形態において、ＴＦＴ液晶パネル３５
は、３２０×２４０ドットの表示サイズと、６５５３６
色の表示色を有するものとして説明する。６５５３６色
は、ＲＧＢ信号が５ビットのＲ信号と、６ビットのＧ信
号と、５ビットのＢ信号との１６ビットで構成されると
きの色数である。表示用ＤＲＡＭ２８の１アドレスは１
６ビットのデータを格納するので、表示用ＤＲＡＭ２８
の１アドレスにＴＦＴ液晶パネル３５の１ドットの表示
色データを格納する。本実施形態において、表示用ＤＲ
ＡＭ２８の容量は３２０×２４０×１６（ビット）＝１
２２８８００（ビット）を最低限必要とする。表示用Ｄ
ＲＡＭ２８は、この容量の専用ＤＲＡＭかこれ以上の容
量の汎用ＤＲＡＭにて構成される。２Ｍビットの汎用Ｄ
ＲＡＭは量産されておらず、数が少ないので、４Ｍビッ
トの汎用ＤＲＡＭで構成することとする。この場合、Ｒ
ＯＷアドレスとＣＯＬＵＭＮアドレスとにそれぞれ９ビ
ットずつ割当てられる。
【００３６】通常表示モードの場合、表示用ＤＲＡＭ２
８は、ＴＦＴ液晶パネル３５に出力するビットマップイ
メージデータをそのまま格納する。ソフトウエアによっ
て表示用ＤＲＡＭ２８にスーパインポーズデータが書込
まれる場合、表示用ＤＲＡＭ２８の１アドレスがＴＦＴ
液晶パネル３５のどのドットに対応するかは、チューナ
対応型ＬＣＤコントローラ２７によって決定される。本
実施形態では、表示用ＤＲＡＭ２８のアドレスとＴＦＴ
液晶パネル３５のドットとの対応付けを簡単にするた
め、ＴＦＴ液晶パネル３５の水平方向にＲＯＷアドレ
ス、垂直方向にＣＯＬＵＭＮアドレスを対応させる。
【００３７】たとえば、ＴＦＴ液晶パネル３５上におい
て、左上隅の座標を（０，０）、右下隅の座標を（３２
０，２４０）とする。このとき、座標（１００，５０）
に位置するドットに赤色を表示するためのデータを、表
示用ＤＲＡＭ２８に格納する動作を説明する。図３のス
テップｂ５にてＲＯＷアドレスデータ６４Ｈが格納され
る。ステップｂ６にてＣＯＬＵＭＮアドレスデータ３２
Ｈが格納される。この時点でＴＦＴ液晶パネル３５上の
座標（１００，５０）に位置するドットに対応する表示
用ＤＲＡＭ２８のアドレスが指定され、このアドレスに
赤色のスーパインポーズデータＦ８００Ｈが格納され
る。
【００３８】図３のフローチャートに示すような動作に
よって、ＴＦＴ液晶パネル３５のドットに対応する表示
用ＤＲＡＭ２８の任意のアドレスに、任意の色データを
格納することができる。このように、ＴＦＴ液晶パネル
３５上で任意のスーパインポーズデータを表示すること
ができる。
【００３９】なお、図３のフローチャートは表示用ＤＲ
ＡＭ２８の１アドレスのデータ書換えについての説明で
あるが、本実施形態では、同一の水平方向アドレスのＲ
ＡＳ信号が共通であるので、高速ページモードアクセス
が可能である。
【００４０】図４は、図１の実施形態においてスーパイ
ンポーズ機能がＯＮに設定されるときの各信号のタイミ
ングを示す。図４（ａ）は水平方向のタイミングチャー
トであり、図４（ｂ）は垂直方向のタイミングチャート
である。図４（ａ）は、上からデータラッチクロックＤ
ＣＬＫを倍周するクロック信号ｃｌｋと、チューナ部２
１から取込むデータラッチクロックＤＣＬＫ、水平同期
信号ＨＳＹＮＣ、チューナ映像データＴｕｎｅｒ Ｄａ
ｔａ、メモリタイミング生成部３１から発生するＲＡＳ
信号ＤＲＡＭ＿ＲＡＳおよびＣＡＳ信号ＤＲＡＭ＿ＣＡ
Ｓ、表示用ＤＲＡＭ２４に格納されるスーパインポーズ
データＤＲＡＭ＿Ｄａｔａ、スーパインポーズデータラ
ッチ部３２から出力するスーパインポーズデータＳｕｐ
ｅｒ Ｉｍｐｏｓｅ Ｄａｔａを示す。図４（ｂ）は、
上からチューナ部２１から取込む垂直同期信号ＶＳＹＮ
Ｃおよび水平同期信号ＨＳＹＮＣ、チューナ映像データ
Ｔｕｎｅｒ Ｄａｔａ、スーパインポーズデータラッチ
部３２から出力するスーパインポーズデータＳｕｐｅｒ
Ｉｍｐｏｓｅ Ｄａｔａを示す。また、図４（ａ）お
よび図４（ｂ）において水平同期信号ＨＳＹＮＣの連続
する立上がりの時間間隔である期間Ｔは、１水平ライン
分の表示データを伝達するのにかかる時間である。
【００４１】データ比較切換え回路３３にて、チューナ
映像データとスーパインポーズデータとの切換え動作を
行うためには、スーパインポーズデータをチューナ映像
データに同期させる必要がある。このため、スーパイン
ポーズデータラッチ部３２は表示用ＤＲＡＭ２８に格納
されるスーパインポーズデータを一時的にラッチする。
以上の動作のタイミング信号はメモリタイミング生成部
３１にて発生する。
【００４２】メモリタイミング生成部３１は、データラ
ッチクロックＤＣＬＫを倍周するクロック信号ｃｌｋを
発生する。そして、このクロック信号ｃｌｋのレベル変
化を利用して、高速ページモードアクセス用のＲＡＳ信
号ＤＲＡＭ＿ＲＡＳおよびＣＡＳ信号ＤＲＡＭ＿ＣＡＳ
を生成する。ＲＡＳ信号ＤＲＡＭ＿ＲＡＳおよびＣＡＳ
信号ＤＲＡＭ＿ＣＡＳは、水平方向のスタート信号であ
る水平同期信号ＨＳＹＮＣの立上がりに基づき、表示用
ＤＲＡＭ２８に対して出力される。
【００４３】ＲＡＳ信号ＤＲＡＭ＿ＲＡＳとＣＡＳ信号
ＤＲＡＭ＿ＣＡＳによって、表示用ＤＲＡＭ２８に格納
されるスーパインポーズデータＤＲＡＭ＿Ｄａｔａは、
高速ページモードアクセスによって８アドレス分のデー
タについて読出され、スーパインポーズデータラッチ部
３２に一時的に保管される。メモリタイミング生成部３
１は、スーパインポーズデータラッチ部３２にデータラ
ッチクロックＤＣＬＫを出力する。スーパインポーズデ
ータラッチ部３２は、データラッチクロックＤＣＬＫに
基づき、チューナ映像データＴｕｎｅｒ Ｄａｔａに同
期させて、スーパインポーズデータＳｕｐｅｒ Ｉｍｐ
ｏｓｅ Ｄａｔａを順次的にデータ比較切換え回路に出
力する。スーパインポーズデータラッチ部３２から出力
するデータが連続データとなるように、先行する８アド
レス分のデータの読出しの完了から一定の期間ｔをおい
て後に続く８アドレス分のデータの読出しが始まる。
【００４４】表示用ＤＲＡＭ２８は、データの読出しを
行わない期間ｔにおいて、すでに読出しの完了したアド
レスにデータの書換えを行うことが可能である。
【００４５】水平同期信号ＨＳＹＮＣの立上がりは、図
４（ｂ）に示すように、垂直方向のスタート信号である
垂直同期信号ＶＳＹＮＣの立上がりに基づいて生じる。
先行する水平同期信号ＨＳＹＮＣの立上がりに基づい
て、３２０ドットすなわち１水平ライン分のデータが読
出されると、引続く水平同期信号ＨＳＹＮＣの立上がり
によって次の１水平ライン分のデータが読出される。こ
れを繰返して２４０水平ライン分のデータが読出される
ことにより、１画面分のスーパインポーズデータが読出
される。
【００４６】図５は、図１の実施形態におけるデータ比
較切換え回路３３の構成例を示す。データ比較切換え回
路３３は、データ比較回路５１とデータ切換え回路５２
とを含む。ＴＦＴ液晶パネル３５の各ドットのスーパイ
ンポーズデータは、６つのＲ信号ＳＲ０〜５、６つのＧ
信号ＳＧ０〜５、６つのＢ信号ＳＢ０〜５から成る。Ｒ
信号のいずれか１つとＢ信号のいずれか１つとは、常に
低レベルであり、他の１６ビットのＲＧＢ信号によって
各ドットの色指定を行う。なお以下の説明では論理値
「１」を高レベルに、論理値「０」を低レベルにそれぞ
れ当てはめる。また、スーパインポーズデータの背景色
は白色であるとする。すなわち背景に相当するスーパイ
ンポーズデータは１６ビットすべて０であることとす
る。
【００４７】スーパインポーズデータは、データ比較回
路５１に入力される。データ比較回路５１は、まずＲ、
Ｇ、Ｂの各組の色信号について、それぞれ３つの２入力
否定論理和ゲートで構成される否定論理和ゲート群５３
Ｒ、５３Ｇ、５３Ｂで否定論理和を演算する。そして、
この出力をＲ、Ｇ、Ｂの各組の色信号毎に３入力否定論
理積ゲート５４Ｒ、５４Ｇ、５４Ｂに入力し、否定論理
積を演算する。否定論理積ゲート５４Ｒ、５４Ｇ、５４
Ｂの演算結果は、まとめて３入力否定論理和ゲート５５
へ入力され、否定論理和を演算される。この結果、デー
タ比較回路５１は、スーパインポーズデータ１６ビット
のうちいずれかに１がある場合には０を出力し、１６ビ
ットのいずれも０である場合には１を出力する。
【００４８】ソフトウエアは、スーパインポーズ機能が
ＯＮに設定されるときは１、ＯＦＦに設定されるときは
０の、スーパインポーズ機能設定信号をデータ比較切換
え回路３３に入力する。スーパインポーズ機能設定信号
はインバータ５６で反転され、データ比較回路５１の出
力とともに、論理和ゲート５７に入力される。この結
果、論理和ゲート５７は、ソフトウエアがスーパインポ
ーズ機能をＯＮに設定し、かつスーパインポーズデータ
１６ビットのいずれかに１があるときに０を出力する。
スーパインポーズ機能がＯＦＦに設定されるか、または
スーパインポーズデータ１６ビットがいずれも０である
ときに１を出力する。
【００４９】データ切換え回路５２は、論理積ゲート５
８にて、１８ビットのスーパインポーズデータＳＲ０〜
５、ＳＧ０〜５、ＳＢ０〜５のそれぞれに対し、論理和
ゲート５７の出力を反転させた信号との論理積を演算す
る。この結果、論理積ゲート５８は、スーパインポーズ
機能がＯＮに設定されるときスーパインポーズデータを
出力する。またスーパインポーズ機能がＯＦＦに設定さ
れるときには常に０を出力する。
【００５０】０に固定されるＲ信号１つとＧ信号１つと
を含む１８ビットのスーパインポーズデータに対応する
ように、チューナ映像データもＲ信号とＢ信号に１つず
つ値が０に固定される信号が加えられる。論理積ゲート
５９にて、１８ビットのチューナ映像データＴＲ０〜
５、ＴＧ０〜５、ＴＢ０〜５のそれぞれに対し、論理和
ゲート５７の出力との論理積を演算する。この結果、論
理積ゲート５９はスーパインポーズ機能がＯＮに設定さ
れるとき、常に０を出力する。スーパインポーズデータ
が背景色と同じであればチューナ映像データを出力す
る。また、スーパインポーズ機能がＯＦＦに設定される
とき常にチューナ映像データを出力する。
【００５１】論理積ゲート５８，５９のそれぞれの出力
は論理和ゲート６０に入力され、論理和が演算される。
この結果、論理和ゲート６０は、スーパインポーズ機能
がＯＮに設定されるとき、スーパインポーズデータが背
景色と異なるデータであればスーパインポーズデータを
出力する。スーパインポーズデータが背景色と同じであ
ればチューナ映像データを出力する。また、スーパイン
ポーズ機能がＯＦＦに設定されるときは常にチューナ映
像データを出力する。論理和ゲート６０の出力Ｒ０〜
５、Ｇ０〜５、Ｂ０〜５は、１ドット分の表示データで
ある。すべてのドットについてデータの比較切換えを行
い、チューナ映像とスーパインポーズ画像の重合わせデ
ータを作成する。
【００５２】スーパインポーズデータの背景色が白色以
外に設定される場合は、１８ビットのスーパインポーズ
データＳＲ０〜５、ＳＧ０〜５、ＳＢ０〜５は、否定論
理和ゲート群５３Ｒ、５３Ｇ、５３Ｂに入力する前に、
それぞれについて、対応する背景色のデータとの排他的
論理和を演算する。この結果、スーパインポーズデータ
が背景色と同一の場合、否定論理和ゲート群５３Ｒ、５
３Ｇ、５３Ｂはすべて０が入力される。これ以降の処理
は、背景色が白色の場合と同じである。
【００５３】図６は、図１の実施形態において、テレビ
ジョン放送映像を表示用ＤＲＡＭ２８に取込むときのタ
イミングを示す。図６（ａ）は水平方向のタイミングチ
ャートであり、図６（ｂ）は垂直方向のタイミングチャ
ートである。図６（ａ）は、上からクロック信号ｃｌ
ｋ、データラッチクロックＤＣＬＫ、水平同期信号ＨＳ
ＹＮＣ、チューナ映像データＴｕｎｅｒ Ｄａｔａと、
スーパインポーズデータラッチ部３２に取込まれるデー
タＳｕｐｅｒ Ｉｍｐｏｓｅ Ｄａｔａと、ＲＡＳ信号
ＤＲＡＭ＿ＲＡＳ、ＣＡＳ信号ＤＲＡＭ＿ＣＡＳと、表
示用ＤＲＡＭ２８の書込み許可信号であるＷＥ（Ｗｒｉ
ｔｅ Ｅｎａｂｌｅ）信号ＤＲＡＭ＿ＷＥ、そして表示
用ＤＲＡＭ２８に取込まれるデータＤＲＡＭ＿Ｄａｔａ
を示す。
【００５４】図６（ｂ）は、上から垂直同期信号ＶＳＹ
ＮＣ、水平同期信号ＨＳＹＮＣ、チューナ映像データＴ
ｕｎｅｒ Ｄａｔａ、スーパインポーズデータラッチ部
３２に取込まれるデータＳｕｐｅｒ Ｉｍｐｏｓｅ Ｄ
ａｔａを示す。
【００５５】外部映像の取込み時の表示用ＤＲＡＭ２８
のアクセスタイミングは、スーパインポーズデータをス
ーパインポーズデータラッチ部３２に読出すときのアク
セスタイミングと比べて、アクセス開始は異なるが、同
一方向のアクセスである。よって、これら２つのアクセ
スタイミングは共通化することができる。またスーパイ
ンポーズデータラッチ部３２は、外部映像取込み時には
取込み映像データラッチとして共通化することができ
る。
【００５６】メモリタイミング生成部３１は、データラ
ッチクロックＤＣＬＫを倍周するクロック信号ｃｌｋ
と、表示用ＤＲＡＭ２８のアクセスタイミング信号であ
るＲＡＳ信号ＤＲＡＭ＿ＲＡＳ、ＣＡＳ信号ＤＲＡＭ＿
ＣＡＳ、ＷＥ信号ＤＲＡＭ＿ＷＥをそれぞれ発生する。
チューナ映像データＴｕｎｅｒ Ｄａｔａは、まず外部
映像データラッチ部２９に一時保管される。ＴＦＴ液晶
パネル３５の１ドット分のチューナ映像データＴｕｎｅ
ｒ Ｄａｔａがチューナ部２１から送られる期間に、ク
ロック信号ｃｌｋは２回立上がる。各ドットに対応する
チューナ映像データＴｕｎｅｒ Ｄａｔａは、クロック
信号ｃｌｋの２回目の立上がりのパルスエッジに合わせ
て、スーパインポーズデータラッチ部３２に保管され
る。
【００５７】外部映像の取込みでは、１画面分の情報を
取込む必要がある。そのため、１画面分のデータのスタ
ート信号である垂直同期信号ＶＳＹＮＣの立上がりを、
外部映像データ取込みのトリガ信号とする。メモリタイ
ミング生成部３１は、垂直同期信号ＶＳＹＮＣの立上が
りに続く水平同期信号ＨＳＹＮＣの立上がりを検知する
と、クロック信号ｃｌｋのレベル変化から、表示用ＤＲ
ＡＭ２８の高速ページモードアクセス用のＲＡＳ信号Ｄ
ＲＡＭ＿ＲＡＳ、ＣＡＳ信号ＤＲＡＭ＿ＣＡＳ、ＷＥ信
号ＤＲＡＭ＿ＷＥを発生する。
【００５８】表示用ＤＲＡＭ２８は、メモリタイミング
生成部３１から発生するＲＡＳ信号ＤＲＡＭ＿ＲＡＳの
立下がりに基づき、データを取込むＲＯＷアドレスを決
定する。その後、連続する８つのＣＡＳ信号ＤＲＡＭ＿
ＣＡＳの立下がりに基づいて、同一のＲＯＷアドレスを
有する８つのＣＯＬＵＭＮアドレスが指定される。ＣＡ
Ｓ信号ＤＲＡＭ＿ＣＡＳと同時に発生する、８つのＷＥ
信号ＤＲＡＭ＿ＷＥのタイミングによって、スーパイン
ポーズデータラッチ部３２の内部映像データは、表示用
ＤＲＡＭ２８に格納される。これを繰返すことにより、
外部映像を表示用ＤＲＡＭ２８に取込むことができる。
【００５９】以上の説明で表示用ＤＲＡＭの代わりに、
たとえば汎用のスタチックＲＡＭなどをメモリに用いて
も実現できる。また、表示素子はＴＦＴ液晶パネルであ
るが、他のＬＣＤ素子またはＣＲＴ等においても実現で
きる。外部映像としてのテレビジョン放送映像は、ＮＴ
ＳＣ方式またはＰＡＬ方式、その他の方式のいずれにお
いても実現できる。外部映像はＶＴＲやＤＶＤのような
映像記録媒体の再生信号等でもよい。
【００６０】
【発明の効果】以上のように本発明によれば、メモリ
は、スーパインポーズデータを格納するので、たとえば
メモリがＲＡＭであるとき、ソフトウエアによって任意
のスーパインポーズデータを設定することができる。外
部映像とともに入力される制御信号に基づいて、表示素
子に出力する表示タイミング信号と、メモリを制御する
タイミング信号が生成される。表示するための外部映像
データとスーパインポーズデータとをそれぞれ一時的に
保管するので、たとえば外部映像がテレビジョン放送映
像であるとき、生成されるタイミング信号に基づいて、
外部映像データとスーパインポーズデータとを同期して
動作することができる。一時保管されているスーパイン
ポーズデータを既定値と比較し、その結果に応じて内部
映像データまたはスーパインポーズデータのいずれか一
方を表示素子に出力するので、表示素子の１点毎にスー
パインポーズ設定が可能で、外部映像に任意のデータを
スーパインポーズすることができる。
【００６１】また本発明によれば、表示制御回路は、ス
ーパインポーズ機能を有効にするか否かを設定する機能
を有するので、たとえば、ソフトウエア等によって、簡
単にスーパインポーズ機能のＯＮ／ＯＦＦを設定するこ
とができる。
【００６２】また本発明によれば、メモリはＲＡＭによ
って構成され、外部映像とともに入力される制御信号か
らＲＡＭを制御するタイミングを生成するので、たとえ
ば、安価な汎用ＲＡＭを用いて回路を構成することが可
能で、コストを抑えることができる。
【００６３】また本発明によれば、映像取込みの機能が
ＯＮに設定されるときに、スーパインポーズ時において
メモリがスーパインポーズデータを格納する領域に、外
部映像を格納するようにデータを取込むので、外部映像
を取込むときのみにメモリにアクセスすればよく、常に
外部映像の取込みを行わなくてよいので、たとえば、メ
モリがダイナミックＲＡＭで構成される場合、低速に動
作するダイナミックＲＡＭを使用することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の表示制御回路と周辺機
器との構成を示すブロック図である。
【図２】図１の実施形態の表示制御回路を有する情報処
理装置の表示動作を示すフローチャートである。
【図３】図１の実施形態において、表示用ＤＲＡＭ２８
の１アドレスにスーパインポーズデータを書込む動作を
説明するフローチャートである。
【図４】図１の実施形態において、スーパインポーズ機
能をＯＮに設定するときの各信号のタイミングチャート
である。
【図５】図１の実施形態におけるデータ比較切換え回路
３３の構成例を示す回路図である。
【図６】図１の実施形態におけるテレビジョン放送映像
取込み時のタイミングチャートである。
【図７】ＬＣＤを有する従来の情報処理装置において、
テレビジョン放送映像に対しスーパインポーズ機能を実
現するブロック図である。
【図８】従来の液晶テレビジョン放送受像機において、
スーパインポーズ機能を実現するブロック図である。
【符号の説明】
２１ チューナ部 ２６ 表示制御回路 ２７ チューナ対応型ＬＣＤコントローラ ２８ 表示用ＤＲＡＭ ２９ 外部映像データラッチ部 ３０ 表示タイミング生成部 ３１ メモリタイミング生成部 ３２ スーパインポーズデータラッチ部 ３３ データ比較切換え回路 ３４ ＴＦＴパネルコントローラ ３５ ＴＦＴ液晶パネル ５１ データ比較回路 ５２ データ切換え回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 表示素子で表示される外部映像に、画像
    を重畳して表示するためのスーパインポーズ機能処理プ
    ロセスを実現する表示制御回路において、 スーパインポーズデータが格納されるメモリと、 外部映像とともに入力される制御信号に基づいて、表示
    素子に出力する表示タイミング信号を生成する表示タイ
    ミング生成手段と、 外部映像とともに入力される制御信号に基づいて、メモ
    リを制御するタイミング信号を生成するメモリタイミン
    グ生成手段と、 表示するための外部映像データとスーパインポーズデー
    タとをそれぞれ一時的に保管するラッチ手段と、 ラッチ手段に一時保管されているスーパインポーズデー
    タを既定値と比較し、その結果に応じて外部映像データ
    またはスーパインポーズデータのいずれか一方を表示素
    子に出力するデータ比較切換え手段とを含むことを特徴
    とする表示制御回路。
  2. 【請求項２】 スーパインポーズ機能を有効にするか否
    かを設定する機能設定手段をさらに含むことを特徴とす
    る請求項１記載の表示制御回路。
  3. 【請求項３】 前記メモリはＲＡＭによって構成され、
    前記メモリタイミング生成手段は、外部映像とともに入
    力される制御信号からＲＡＭを制御するタイミングを生
    成することを特徴とする請求項１または２記載の表示制
    御回路。
  4. 【請求項４】 前記メモリのスーパインポーズ時にはス
    ーパインポーズデータを格納する領域に、外部映像を格
    納するようにデータ取込みを行う映像取込み手段と、映
    像取込み手段の機能のＯＮ／ＯＦＦを設定する取込み設
    定手段とを備えることを特徴とする請求項１〜３のいず
    れかに記載の表示制御回路。
JP9210949A 1997-08-05 1997-08-05 表示制御回路 Pending JPH1155569A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9210949A JPH1155569A (ja) 1997-08-05 1997-08-05 表示制御回路
US09/124,081 US6236392B1 (en) 1997-08-05 1998-07-29 Display control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9210949A JPH1155569A (ja) 1997-08-05 1997-08-05 表示制御回路

Publications (1)

Publication Number Publication Date
JPH1155569A true JPH1155569A (ja) 1999-02-26

Family

ID=16597775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9210949A Pending JPH1155569A (ja) 1997-08-05 1997-08-05 表示制御回路

Country Status (2)

Country Link
US (1) US6236392B1 (ja)
JP (1) JPH1155569A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100311476B1 (ko) * 1999-08-16 2001-10-18 구자홍 평판형 영상표시기기의 화면보호 장치 및 방법
MXPA03005930A (es) * 2000-12-28 2003-09-10 Thomson Licensing Sa Presentacion en pantalla como ayuda de diagnostico.
US20040008278A1 (en) * 2002-07-09 2004-01-15 Jerry Iggulden System and method for obscuring a portion of a displayed image
JP2004172792A (ja) * 2002-11-19 2004-06-17 Funai Electric Co Ltd 受信装置
US7519234B2 (en) * 2004-11-17 2009-04-14 Seiko Epson Corporation Apparatuses and methods for incorporating a border region within an image region
WO2007040139A1 (ja) * 2005-09-30 2007-04-12 Sharp Kabushiki Kaisha 液晶表示装置の駆動方法および液晶表示装置並びにテレビジョン受信機
CN101523477A (zh) * 2006-11-20 2009-09-02 夏普株式会社 显示装置驱动方法、驱动电路、及液晶显示装置以及电视接收机
JPWO2014136564A1 (ja) * 2013-03-06 2017-02-09 日本電気株式会社 電子機器、画像データ出力処理方法およびプログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4470042A (en) * 1981-03-06 1984-09-04 Allen-Bradley Company System for displaying graphic and alphanumeric data
CA1222063A (en) * 1982-08-24 1987-05-19 Haruki Ishimochi Crt display control system
JPS61147677A (ja) * 1984-12-21 1986-07-05 Mitsumi Electric Co Ltd ス−パ−インポ−ズ装置
JP2621338B2 (ja) 1988-05-17 1997-06-18 セイコーエプソン株式会社 液晶テレビ駆動回路
US5523958A (en) * 1992-06-10 1996-06-04 Seiko Epson Corporation Apparatus and method of processing image
EP0631439B1 (en) * 1993-05-21 1999-08-04 Hitachi, Ltd. Character display circuit and method for superimposing character code during blanking period of video signal
JP3460368B2 (ja) * 1995-04-10 2003-10-27 松下電器産業株式会社 波形表示装置
US6046777A (en) * 1996-09-06 2000-04-04 Thomson Consumer Electronics, Inc. Apparatus for sampling and displaying an auxiliary image with a main image to eliminate a spatial seam in the auxiliary image during freeze frame operation
US5995161A (en) * 1997-04-02 1999-11-30 Sony Corporation Digital video processor with subvideo processor

Also Published As

Publication number Publication date
US6236392B1 (en) 2001-05-22

Similar Documents

Publication Publication Date Title
KR100246088B1 (ko) 화소수변환장치
US20090225088A1 (en) Display controller, graphics processor, rendering processing apparatus, and rendering control method
JPH0526196B2 (ja)
US6340959B1 (en) Display control circuit
JPH1155569A (ja) 表示制御回路
KR100234395B1 (ko) 다양한 온 스크린 디스플레이 기능들을 수행하는장치 및 방법
US6928118B1 (en) Device and method for displaying video
US5309233A (en) Apparatus for converting the scanning period of a video signal to a period not necessarily an integer times the original period
JP3674258B2 (ja) 画像信号処理装置
JPH10333656A (ja) 画像表示装置、画像表示方法、並びに、記憶媒体
JP3037193B2 (ja) 映像信号処理装置
JP3301196B2 (ja) 走査変換装置
KR19990050335A (ko) 고해상도 액정표시구동장치
JPS6112184A (ja) 走査速度変換回路
KR950004132B1 (ko) 디지탈 rgb엔코더
JP3244422B2 (ja) 走査線変換回路
JP3109897B2 (ja) マトリクス表示装置
JPH0887247A (ja) 画像表示装置
JPH05292433A (ja) 液晶表示装置の駆動方法
JPH10268851A (ja) 画像入力インターフェース装置
JPH113066A (ja) 液晶表示装置
JPH0595529A (ja) 画像表示方法
JPH03287299A (ja) 画像拡大縮小装置
JP2000010541A (ja) 画像表示方法および画像表示装置
JPH11212530A (ja) 表示制御回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040309