JPS6061954A

JPS6061954A - ディジタル信号処理装置

Info

Publication number: JPS6061954A
Application number: JP16815483A
Authority: JP
Inventors: Toshifumi Shibuya; 渋谷　敏文; Masaharu Kobayashi; 正治小林; Takaharu Noguchi; 敬治野口; Takao Arai; 孝雄荒井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-09-14
Filing date: 1983-09-14
Publication date: 1985-04-09
Also published as: JPH0546033B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、固定ヘッド方式のディジタル信号再生装置に
係り、特に記録する信号のサンプル周波数、量子化ビッ
ト数が異なっても、記録媒体上の記録フォーマットおよ
び、記録波長が一定となるような好適な固定ヘッド方式
のディジタル信号記録再生装置に関する。

〔発明の背景〕

オーディオ信号をディジタル信号に変換して記録媒体に
記録再生するディジタル信号記録再生装置は、既在のＶ
ＴＲ？利用した回転ヘッド方式のものなど民生用の機器
にまで採用され始めている。さらに、ディジタル信号記
録再生装置は、超忠実記録再生が行なえることから、音
声専用の固定ヘッド・マルチトラック記録再生方式のデ
ィジタル信号記録再生装置が今後採用される方向にある
。

従来の固定ヘッド・マルチトラック記録再生方式のディ
ジタル信号記録再生装置の２０トラツクにおける一例を
第１図に示す。１はアナログ信号入力端子、２および１
３はサンプルホールド回路、３　、１２　ハ”／１）変
換器、　”／４変換器、４お工び１１は信号処理回路、
５α、５ｂ・・・・・・５．？　、　５ｔは各、３　。

トラックに対応した記録アンプ、６α、６ｈ・・・・・
・６ｇ。

６ｔは記録ヘッド、７は記録媒体、８α、Ｂｂ・・・・
・・８ｇ。

８ｔは再生ヘッド、９α、９ｈ・・・・・・９．ｒ　、
　９ｔは再生アンプ、１０α、１０ｈ・・・・・・ｉｏ
、ｓ’、ｉｏｔは波形等化回路、１４はアナログ信号出
力端子、１５は基準信号発生器、１６はクロック生成回
路である。

記録時には、アナログ信号入力端子１より入力されたア
ナログ信号をサンプルホールド回路２でサンプルし、Ａ
／ｎ変換器３に工りＰＣＭディジタル信号に変換される
。次にこのＰＣＭディジタル信号は、記録系の信号処理
回路４において誤り検出・訂正用の符号、同期信号の付
加等を行ない２０個の各トラックに対応した記録アンプ
５ａ　、　５ｂ・・・・・・５Ｊ＋、　５ｔで増幅され
記録ヘッド６ａ、６ｂ・・・・・・６ｇ、６ｔ　Ｋ工り
、所定速度で走行している記録媒体７に記録される。再
生時には、記録媒体７に記録されている信号を再生ヘッ
ド８α、Ｂｂ・・−・・ｆ３ｓＪ３ｔで再生し、再生ア
ンプ９ａ、９ｂ＝＝　９ｚ、９ｔで増幅後、波形等化回
路１０α、１０ｂ・・・・・・１０／、１０ｔで記録媒
体７お工び再生ヘッド８α、ａｈ・・・・・・８ｈ、４８ｔで生じる伝送特性の劣化を補正する。次に再生系の
信号処理回路１１により誤り検出訂正を行ない、例Ａ変
換器１２にエリアナログ信号に変換され、サンプルホー
ルド回路１３によりサンプルを行なった後に、アナログ
信号出力端子１４から出力する。またサンプルホールド
回路２，１３、シω変換器３、例Ａ変換器１２、記録系
および再生系の信号処理回路４，１１は、基準信号発生
器１５によって得られる基準クロックをもとにクロック
生成回路１６で生成されるクロックにより動作する。

第１図に示したディジタル信号記録再生装置は、アナロ
グ信号をＰＣＭディジタル信号に変換して記録再生する
用途の他Ｋ、現在実用化されているコンパクト・ディス
ク（ＣＤ）を用いたＣＤプレーヤや放送衛星のＰＣＭ放
送からのディジタル・ダビングが重要となる。ＣＤプレ
ーヤの場合は、サンプル周波数４４．１ＫＨｚ　、量子
化ビット数１６ビツトであり、ＰＣＭ放送はサンプル周
波数４８ＫＨｚ、量子化ビット数１６ビツトとサンプル
周波数３２　ＫＨｚ　、量子化ビット数１４ビツト（圧
伸）の２種類がある。

このように、オーディオＰＣＩ信号のサンプル周波数、
量子化ビット数としては、複数の値が存在しており、Ｐ
ＣＭディジタル信号記録再生装置としては、これらのシ
ステムに対応する必要がある。

ここで、サンプル周波数が異なるディジタル信号を第１
図に示すような所定速度で走行している記録媒体に記録
すると、最短記録波長がサンプル周波数によって変化す
る。サンプル周波数が大きい、すなわち伝送レートが高
いほど最短記録波長は短くなる。したがってそれぞれの
システムのサンプル周波数の比が１５倍あるためにサン
プル周波数の低いシステムに合わせた場合、他のサンプ
ル周波数の高いシステムの信号が記録再生できないなど
の欠点がある。

又、量子化ビット数が異なるディジタル信号を記録再生
するには、量子化ビット数の小さい１４ビツトのデータ
に、ＰＣＭデータ以外の２ビットのデータを付加し、１
６ビツトの形状とし、量子化ビット１６ビツトの場合と
同様に記録再生する必要がある。しかし、ＰＣＭデータ
を記録再生するという目的に対し、上記で付加した２ビ
ツトは、何の働きもせず、冗長度が上がり非常に効率が
悪い。この効率の悪さを改善するためには、１４ビツト
量子化のＰＣＭデータに対するフレーム生成のフォーマ
ツトラ新たに作成する必要があり、第１図の信号処理回
路４，１１の回路規模が約２倍になるという欠点がある
。

〔発明の目的〕

本発明の目的は、サンプル周波数、量子化ビット数の異
なるＰＣＭデータを記録再生する時において、回路規模
の増加が少なく、冗長度の変わらないＰＣＭデータのフ
レーム生成フォーマットを提供し、記録媒体上に同一の
記録波長、記録フォーマットで記録することができる固
定ヘッド方式のディジタル信号記録再生装置を提供する
ことにある。

〔発明の概要〕

２つの異なる量子化ビット数ｎ　＃　１　ｓ　％　＃ｔ
を同一フレーム構成で伝送するため、路、１と〜、の公
倍数ヲーフレームのＰＣＭデータビット数とし、量子化
ビット数によらず、誤り検出訂正コードは一定のビット
数からなるシンボル単位で生成付加し、冗長度を変えず
フレーム生成を行なう。

この工うにして得たＰＣＭディジタル信号を記録する時
に、伝送レートに比例して、記録媒体の送り速度を変化
させることに↓す、記録媒体上の記録波長及び記録フォ
ーマツトラ一定にすることができ、同一のシステムでサ
ンプル周波数量子化ビット数が異なるＰＣＭディジタル
信号を効率良く記録再生することができる。

〔発明の実施例〕

以下、本発明の実施例をサンプル周波数４８ＫＨ２，量
子化ビット数１６ビツト、サンプル周波数４４．１ＫＨ
ｚ　、量子化ビット数１６ビツト、および、サンプル周
波数３２ｆＨｚ量子化ビツト数１２ビツトの３種類のＰ
ＣＭディジタル信号を記録再生する場合について説明す
る。まず、２つの異なる量子化ビット数１６ビツト、１
２ビツトに対して同一フレーム構成とする方法及び信号
処理回路について述べ、その後このようにして得たディ
ジタル信号で記録媒体上に記録波長、および記録フォー
マツトラ一定にする固定ヘッド方式ディジタル信号記録
再生装置について述べる。

第２図に本発明の１６ビツト、１２ビツト量子化に対し
て、同一フレーム構成とする一例のフレーム構成図を示
す。第２図で１７は記録媒体の磁気テープｔ、からｔｗ
ｏは磁気テープ上に記録されるデータのトラック、１８
α、から１８α！０はフレーム同期信号パターン８ビツ
ト、１９α１カラ１９α、。

はＰＣＭデータの他に、システム等のコントロール情報
を記録するためのコントロールデータ８ビツト、２０α
１から２０α、０は誤り検出用のＣＲＣコード１６ビツ
ト、ｗ（ｉ、）°）は１シンボルのデータ８ビツトで、
ｉはトラック方向の番号でｉ：１．２．３・・・・・・
＊’６ｍ　）は走行方向の番号でノ゛＝ｉ、２゜５＃−
・−、２４１ＰＯＣ）＞　Ｉ　ＰＩＯ）ｓ　Ｐｔ０）、
　Ｐｓ（ｊ＞は誤り訂正コードのシンボルで）゛は走行
方向（０番４ｊテｊ　＝　１．２・　８・・・・・・、２４である。

第６図に量子化ビット数の異なる１６ビツト。

１２ビツトのサンプルデータをシンボルに分割した状態
を示す。第３図（α）の１サンプル１６ビツトは、上位
８ビツト、下位８ビツトのシンボルに分割する。又、第
３図（ｂ）の１サンプル１２ビツトは、上位８ビツト、
下位４ビツトに分割し、他のサンプルの下位４ビツトと
合わせて１シンボルとしている。このように第３図で示
すシンボル分割にエリ、第２図の各トラックのシンボル
数が２４であることから、トラック当りのサンプル数は
、１６ビツト量子化で１２サンプル１２ビツト量子化で
１６サンプルのデータとなる。又、第２図によれば、１
フレーム中のＰＣＭデータは、量子化ビット数１６及び
１２ビツトにおいても同一ビット数、同一シンボル数で
ある。誤り検出コー）’　２０ａａ　ｍ　ハ同一）ラツ
／ｌ、のコントロールデータ１９α、とｐｃＭデータＷ
（１，）°）（）°＝１〜２４）から生成するものでＣ
ＲＣ符号１６ビツトを付加する。他のトラック’１　ｅ
　’！　＊　’４〜ｔｗｏにおいても同様に誤り検出コ
ードを生成付加する。

よって量子化ビット数が異なっても、誤り検出コードの
生成及び復号方法は変わらず、共通に使用することがで
きる。又、誤り訂正コード。

ｐｏ（ｊ）　、　ｐｒ（ｊ）　、　ｐｔ（ｊ）　、　ｐ
ｓ（ｊ）　Ｃノー１〜２４）は、下記に示す式（１）の
ようにトラック方向の各シンボルにより、リード・ソロ
モン符号を生成するものである。

（ここで、）＝＝１．２．・・・・・・、２４．１は恒
等元、Ｔ。

Ｔｌ、Ｔｍ　、−、Ｔｌ１ｆｆハｉ　ロワ・７　イーに
ド（２ｍ）の個別的非ゼロ元であり、示された乗算、加
算はガロワフィールドで定義された動作である。）よっ
て量子化ビット数が１６ビツト、１２ビツトと異なって
も、誤り訂正コードの生成復号方法は変わらず、共通に
使用することができる。

上記第２図のフレーム生成方法の生成回路の一例を第４
図の構成図に示す。第４図において１８はアナログ信号
入力端子、１９は１６ビツトＡＤ変換器で、上位８ビツ
トは１９ｕに下位８ビツトは、４ピツトごとに１９．ｆ
！１．１９１２に出力する。

２０ｕ　、　２０１は、８ビツトのデータラッチで、そ
れぞれりＯｙり入力２０Ｃ１Ｌ、２０ＣＩＩｃ　、Ｃｑ
てデータをラッチする。２１ｕ、２１１，２６．２７は
、スリーステートバッファでコントロール信号２１ｃｕ
、２１ｃｌ、２６ｃ。

２７ｃが１０“の時出力モード、＠１”の時はハイイン
ピーダンスモードとなる。２２は８ビツト入力２系統を
切換出力するマルチプレクサでコントロール信号２２Ｃ
が！０１の時２２Ａ　、　＠１″の時２２Ｂの信号を出
力する。２３はデータを記憶するＲＡＭ（ランダム・ア
クセス・メモリ）で８ビツトのデータバス２５Ａは、各
回路に接続し、又マルチプレクサ２２の入力２２Ｂには
、データ・バス２３，４の上位４ビツトを接続する。２
４はＲＡＭ２３のアドレス及び書き込み制御を行なうＲ
ＡＭアドレス制御回路で２４Ａにアドレス２４Ｆに書き
込み制御パルスを出力する。２５はリード・ソロモン符
号の符号生成回路で２５Ａに加わったデータ列を入力し
、それに対するＰ。ｐ、　、　ｐ、　、　ｐ、の４シン
ボルノハリテイーｆ　２５Ｂから出力する。２８はコン
トロールデータ８ビツトの入力端子、３ＤはＲＡＭ２Ｓ
のデータバス２３，４のデータを、２０個の各トラック
に対応したデータに分散する切換回路、３１Ａ。

３１Ｂ、・・・、３１Ｔは、８ビット並列信号をシリア
ル信号に変換するパラレル・シリアル変換器（以降恍変
換器と記す）で、３２Ａ、３２Ｂ、・・・、３２ＴはＣ
ＲＣ回路で、ル奢変換器の出力を入力とし、ＣＲＣ符号
を生成する。３Ｓはフレーム同期信号パターンを発生す
るパターン発生器、３４Ａ　、　３４Ｂ。

・・・・・・３４７’はスイッチで、データの出力であ
る弘変換器３１４３１Ｂ、・・・・・・３１７’出力、
　ＣＲＣ符号を出力するＣＲＣ回路３２　Ａ　＃　３２
　Ｂｙ・・・・・・５２Ｔ出力及びフレーム同期パター
ンを出力するパターン発生器３６出力を切換える。３５
Ａ　、　３５Ｂ　、・・・・・・、３５Ｔは各トラック
に対応した出力端子、２９は、上記各回路の制御クロッ
クを発生するクロック発生器である。

最初に、量子化ビット数１６ビツトの場合の第４図の動
作を説明する。マルチプレクサ２２のコントロール信号
２２Ｃは”０°レベルに固定し、入力２２Ａに接続した
ＡＤ変換器１９の下位８ビット信号１９１１，１９１２
をラッチ２０１に伝える。又、ＡＤ変換器１９の上位８
ビット信号１畑は、ラッチ２０μに加わる。よって量子
化ビット１６ビツトのデータは、クロック２０ｃμ、２
０ｃｌによって、ラッチ２０ｕ、２０１Ｋ格納される。

このラッチ２０８，２０Ｊの出力は、バッファ２１ｍ、
２１１に加わり、コントロール信号２１ｃｕ、２１ＣＪ
　ｔ−順次時分割でＩＯｌルベルとしＲＡＭ２３のデー
タバス２３Ａに８ビツトごとに、データを供給する。こ
のデータｔ−ＲＡＭ　２５は、　ＲＡＭアドレス制御回
路２４で生成されたアドレス２４Ａと書込み制御パルス
２４Ｆに工って格納する。この工うな処理は、クロック
発生器２９で生成したサンプル周波数ｆ＃ごとに繰り返
し行なう。

ＲＡＭ　２Ｂは３つのブロックに別れ、■ＡＤ変換器１
９のデータ及びコントロールデータ２８の書き込み処理
　■誤り訂正用のコード・リードソロモン符号Ｐｏ−Ｐ
、の生成処理■データ出力処理の３つの処理を順次行な
う。１つのブロックの容量は、第２図で示したフレーム
構成図のフレーム同期バｌ−ン１８α１．１８α２・・
・・・・、１８α２０及びＣＲＣ符号２０α１，２０α
２．・・・・・・２０α２０を除く、２０　Ｘ　２５バ
イトである。第１のブロックでは、バッファ２７を介し
てコントロールデータ２０バイトを入力し、第２図の１
９α１．１９α２．・・・・・・、１９α２０　に対応
するアドレスに書き込む。又、ＡＤ変換器１９のデータ
は、第１のサンプル上位８ビツトを第２図Ｗ（１，１）
に下位８ビツトをｗ　（１，２）に次のサンプルのデー
タは、ｗ　（２，１）　、　ｔｌｉ　（２゜２）の工う
に順次格納し、ｗ　（１６，１）　ｓ　Ｗ（１６＊２）
にサンプルデータを格納した後は、ｕ＋（１，５）。

ｕ＋（１，４）に折り返し、第１のブロックにＡＤ変換
器１９のデータ１６Ｘ２４バイトを格納する。この処理
を行なっている時、ＲＡＭ２５の第２のブロックでは、
符号生成回路２５に、第２図のＷ（１，１）、Ｗ（２，
１）、・・−・・、Ｗ（１６，１）に対応したデータを
送りＰｏ　（１１＊Ｐｔ　（ｆｌｅＰｔ　（１１，Ｐａ
　（１）の生成全行ない、ＲＡＭ２３に書き込む処理を
行ない順次、ＰＯ（ｊ）〜Ｐ、σ）を生成、ＲＡＭ２３
に書き込む。又、ＲＡＭ２３の第３のブロックでは、切
換回路３０に、データを送り、第２図の各トラックに対
応したデータを順次ケＳ変換器５１　Ａ　、　Ａｔ　Ｂ
・・・・・・、　３１　Ｔ　Ｋ出力する処理を行なう。

このような上記処理が完了したら、第１のブロックでは
、先に取り込んだＡＤ変換器１９のデータに対し、Ｐ０
〜Ｐ、の符号生成処理を行ない、第２のブロックでは、
符号生成が完了したデータをデータ出力処理し、第３の
ブロックでは新たなＡＤ変換器１９のデータ書き込み処
理を行なう。このように、３つのブロックは順次３つの
処理を行ない弘変換器３１Ａ、ｓＩＢ、・・・・・・’
５１Ｔから、２０トラック分の信号（コントロールデー
タ、ｐｃＭデー、１５り、パリテ４　Ｐｏ０）　〜Ｐｓ　（７°））１シリア
ル信号として出力する。この出力信号は、それぞれ、Ｃ
ＲＣ回路Ｆｓ２Ａ　、　５２Ｂ　、、・−・Ｓ２Ｔ　Ｋ
加わりＣＲＣ符号１６ビツトを生成する。スイッチＳ４
Ａ、５４Ｂ。

・・・・・・、３４Ｔでは、弘変換器３１　Ａ　、　３
１Ｂ　、・・・・・・３１Ｔから送り出される信号、Ｃ
ＲＣ回路５２Ａ、Ｓ２Ｂ・・・・・・Ｓ２ＴからのＣＲ
Ｃ符号、及び、フレーム同期信号パターンを発生するパ
ターン発生器３３の信号を順次切換、最終データフォー
マットとし、出力端子３５Ａ、ｓｓＢ、・・・・・・３
５７’に送り出す。以上の動作にエリ、１６ビツト量子
化のＰＣＩデータは第２図で示すフレーム生成を行なう
ことができる。

次に童子化ビット数１２ビツトの場合の第４図の動作を
説明する。ＡＤ変換器１９は１６ビツトの信号の内、上
位１２ビツト１９　ｕ　、　１９１１を伝送する。

マルチプレクサ２２のコントロール信号２２Ｃは、ＡＤ
変換器１９の出力がサンプル１〜１６の時１０”サンプ
ル１７〜３２の時ｌ′１′、サンプル３３〜４８の時“
０”のように、１６サンプルごとに反転する、１６信号を加える。よってサンプル１〜１６の時ラッチ２０
１はＡＤ変換器１９の出力１９１１．１９１２が加わり
、サンプル１７〜３２の時は、ＲＡＭ２５のデータバス
２５Ａの上位４ビツトと、ＡＤ変換器１９の１９１１が
加わる。このような処理を行なっている時、ＲＡＭ２Ｓ
では、サンプル１〜１６のデータは前記１６ビツト量子
化の場合と同様に、第２−のｗ（１，１）、１＃（１，
２）からｗ　（１６，１）　、　ｗ　（１６，２）に対
応したアドレスに書き込まれる。工つて、Ｗ（１，１）
からｗ　（１６，１）には、ＡＤ変換器１９の上位８ビ
ツトのデータが格納、ｗ（１，２）からｗ　（１６，２
）には下位８ビツトが格納される。次にサンプル１７の
データを取り込む時、ＲＡＭ２Ｓは１ｌｌ（１８２）　
ｔ−読み出す。これにエリ、ラッチ２０１に格納される
データは、マルチプレクサ２２が２２Ｂを選択している
ことから先回のサンプル１のＷ（１，１）に対応した下
位４ビツトと、今回のサンプル１７の下位４ビツトとな
る。又、サンプル１７の上位８ビツトはラッチ２０ｕ　
Ｋ格納される。この２０ｕに格納されたデータをＲＡＭ
　２５のｕ＋（ｉ　、３）に対応したアドレスに書き込
み、２０ｔに格納されたデータはＲＡＭ２’！ｒのＷ（
１ｊ２）に対応したアドレスへ再度書き込む。以上の動
作をサンプル１８から５２まで繰り返すことに工りＷ（
１，２）からＷ（１６，２）には、２つのサンプルの下
位４ピツ）？合わせたデータが格納され、Ｗ（１，３）
からＷ（”ｓｔ’）には、サンプル１７から３２の上位
８ビツトが格納される。以上の処理を他のサンプルに対
しても同様に行なうことに↓す、第３図（ｂ）で示す工
うなシンボル分割を行なうことができる。又、他の符号
生成、出力処理は、前記１６ビツト量子化の場合と同一
データ数であることから、同様な処理、動作を行なうこ
とにエリ第２図で示すフレーム生成を行なうことができ
る。

以上の説明により、１６ビツト、１２ビツト量子化の２
つの量子化ビット数が存在しても、回路規模の増加が少
なく冗長度を変えることなく同一フレーム構成とするこ
とができる。ここで１２ビツト量子化の例としてＡＤ変
換器１９の上位１２ビツトを伝送するものとしたが、１
６ビツト又は１４ビツト量子化データヲ１２ビツトに瞬
時圧伸したデータを伝送するものに対しても、上記と同
様な方法により同一フレーム構成で伝送できることは明
らかである。

上記第２図による方法で生成したディジタル信号を、記
録媒体上に同一の記録波長、記録フォーマットで記録す
る固定ヘッドマルチトラック記録再生方式のディジタル
信号記録再生装置について以下説明する。

第５図は本発明のＰＣＭディジタル記録再生装貴のブロ
ック図である。第５図において、第１図と同符号を付し
たものは同回路であり、１０２はディジタルダビング入
力端子、１（ＩＱは、サンプル周波数４４．１ｚＨｚ　
、量子化ビット数１６ビツト。

サンプル周波数４８ＫＨｚ、量子化ビット数１６ビツト
及びサンプル周波数３２ｆＨｚ　、量子化ビット数１２
ビツトの３種類のシステムを切換えるための切換制御回
路、１０１は記録時の切換制御回路１００への入力端子
、１０４は、再生時の切換制御１９　。

回路１００の入力端子で再生系信号処理回路１１のコン
トロールデータが加わる。１０６は記録媒体７の送り速
度制御回路、１５１，１５２は基準信号発生器、１５３
は基準信号選択回路、１０α１，１０α２．・・・・・
・１０ｔ１，１０ｔ２は、１０α〜１０ｔと周波数特性
の異なる波形等化回路、１０α３〜１０ｔ３は、再生信
号選択回路、１０５はディジタルダビング出力端子であ
る。以下第５図の動作を説明する。基準信号発生器１５
，１５１，１５２はサンプル周波数、量子化ビット数の
異なる３種類のシステムの基本クロックで伝送レート及
びサンプル周波数と整数倍の関係になるクロックである
。サンプル周波数ｆＩ４４，１ＫＨｚ量子化ビツト数１
６ビツトの時の伝送レートｆＢｔは第２図のフレーム構
成で伝送することから次式でめられる。

よって、ｆｎ＋ハ、（２）式ニサンプル周波数４４．１
　ＫＨｚ　。

１フレームのサンプル数１６Ｘ１２．ｉフレームのビッ
ト数２２４　Ｘ　２０を代入すると、ｆ、、＝　１０２
９ｘｂｐｓである。基本クロックを発生する基準信号０発生器１５の周波数はサンプル周波数と整数倍となるよ
うに、伝送レー）　ｆａｔの１２倍の周波数１２、’！
ｓ　４８　ＭＨｚとする。同様にサンプル周波数４８Ｋ
Ｈｚ、１６ビツト量子化の時の伝送レー）　ｆａｘはｔ
　１２　ｘｂｐｚで基準信号発生器１５１０周波数は１
５．４４Ｍ１ｌｚ　、サンプル周波数５２ＫＨｚ　、　
１２ビツト量子化の時の伝送レートｊハは０．５６Ｍｂ
ｐｓで基準信号発生器１５２の周波数は６．７２　ＭＨ
ｚである。この３つの基準信号発生器１６，１５１，１
５２の発振周波数は、基準信号選択回路１５６で選択し
クロック生成回路１６に入力することにより、サンプル
ホールド回路２　、１！ｉ　、／Ｄ変換器、Ｄイ４変換
器１２おＬび記録系、再生系の信号処理回路４．１１の
種々タイミングを切換える。基準信号選択回路１５３お
よび再生信号選択回路１０α３〜１０ｔ３の選択のため
の制御信号ならびに記録しているシステムかどのシステ
ムかを再生系に伝えるためのコントロールデータ入力端
子２Ｂの信号は、切換制御回路１００から発生する。切
換制御回路１００の制御は記録時には、サンプル周波数
、量子化ビット数に応じて、手動または、ディジタルダ
ビング入力端子１０２の入力信号から自動で検出制御入
力端子１旧に加え制御する。再生時は、再生系信号処理
回路１１で再生されたコントロールデータを端子１０４
に加えることに工って自動検出制御する。

記録媒体７の送り速度制御回路１０６は記録すべきＰＣ
Ｍディジタル信号の伝送レートに比例して記録媒体の送
り速度を変えるものである。一般に、記録媒体上にＰＣ
Ｍディジタル信号を記録する場合には、記録媒体や記録
ヘッドに工って決まる伝送特性にエリ、記録できる最高
周波数が決まる。この伝送特性は記録時の記録波長に依
存しているために、記録媒体の送り速度を伝送レートに
応じて変化してやれば、記録媒体をむだに使用すること
なく効率よく記録を行なうことができる。したがって、
送り速度制御回路１０３は、効率よく記録を行なうため
に、サンプル周波数４４．１　ＫＨｚ　、量子化ビット
数１６ビツト伝送レー）ｆａｔ＝１．０２９　Ｍｂｐｓ
の時の送り速度４．７５ｃｒｎ／　ｙを基準に、ａ８Ｋ
Ｈｚ　、　１６ビツトｓ　ｆａ２＝　１．’２ｘｂｐｓ
の時は５．１７ｍ／、、　３２Ｊｉ’Ｈｚ　、　１２ビ
ツト。

ｆｔ１２＝０．５６　Ｍｈｐｚの時は２．５８５ｃｍ／
、に送り速度を設定している。

上述したように、記録信号の伝送レートに比例して、記
録媒体７の送り速度を変えることに工り、記録媒体上の
最短波長は常に一定となりその結果、波形等化特性も同
じとなる。しかし記録信号周波数がそれぞれのシステム
で変化ｆることにエリ、等化特性は、周波数軸上でシフ
トする。よって第５図では波形醇化はサンプル周波数４
４．１　Ｋｌｈ量子化ビット数１６ビツト伝送レ−）　
ｆＢ＋　＝　１．０２９ｉｔｂｐｚ用の波形等化回路１
０α。

１０ｈ　、　・・−・−・１０．ｔ　、　１０ｔと４８
ＫＨ１１６ビツトｆｒｔｔ＝１１２Ｍ１６Ｆ、？の波形
等化回路１０ａ１．ｔｏｂｌ・−、１０７１，１０ｔ１
及び５２ＫＨｚ　１２ビツトｆｉｔｓ　＝　０１５６　
ｘｂｐｚ用の波形等化回路１０α２，１０ｂ”、ｌ”’
・・１０５２，１０ｔ＊からなり、再生信号選択回路１
０αｓ、１０ｈ”ｓ・曲・、　１０ＪＩＢ、ＩＱｔ３で
伝送レートに合った等価回路出力を選択し、信号処理回
路１１に加える。

３〔発明の効果〕本発明によれば、例えば量子化ビット数が１６ビツトと
１２ビツトのように異なるＰＣＭディジタル信号源があ
っても、冗長度を変えることなく同一のフレーム構成と
することが出来る。↓っで、量子化ビット数及びサンプ
ル周波数が異なるＰＣＭディジタル信号を記録する場合
、その値にかかわらず、伝送レートに応じ、記録媒体の
送り速度を変え記録波長を一定とするとともに記録フォ
ーマットも一定にでき、伝送レートが低くなった時の記
録密度の低下及び伝送レートが高くなった時の記録再生
が不可能になるという事態を回避することができ、低伝
送レート時は、記録時間を長く′することができるとい
う効果がある。

【図面の簡単な説明】

第１図は従来のＰＣＭディジタル信号記録再生装置を示
すブロック図、第２図及び第６図は本発明によるフレー
ム構成の実施例を示す図、第４図は第２図フレーム構成
を実現する信号処理、２４　・回路図、第５図は本発明によるＰＣＭディジタル信号記
録再生装置の一実施例を示すブロック図である。２．１３・・・・・・曲用・・・曲サンプル・ホールド
回路３．１９・・・・・・・・・・・・・・・・・・・
・・５変換回路１２・・・・・・・・・・・・・・・・
・・・・曲・・曲／Ａ変換回路４．１１・・・・・・・
・・・・・則・・・・・信号処理回路６α、６ｂ〜１ｉ
ｓｔ、６ｔ・・・・・・記録ヘッド８α、８ｂ〜８＃、
Ｆ３ｔ・・・・・・再生ヘッド７・・・・・・・・・・
曲・・・・・・・・・・・・−・・記録媒体１０α、１
０α１，１０α２〜１０ｇ、１０ｔｌ、１０ｔ２・・・
波形等化回路１０Ｓ・・・・・・・・・・・・・・・・曲・・・−・
・送り速度制御回路≧　３　田寸ンプＩＬ＋１１７シプル２プ〉プルｔ　Ｖ＞プル１鬼　４　口

Claims

【特許請求の範囲】ｔ　アナログ信号をディジタル信号に変換する５変換器
と、該Ａ７．変換器の出力に所定の信号処理を行なう第
１の信号処理回路と、該第１の信号処理回路の出力を記
録媒体上に複数個のトラックで記録再生する固定された
記録ヘッド及び再生ヘッドと、再生されたディジタル信
号に所定の処理を行なう第２の信号処理回路と、該第２
の信号処理回路の出力をアナログ信号に変換するヤＡ変
換器を備えた固定ヘッド方式のディジタル信号記録再生
装置において、前記第１の信号処理回路においては伝送
する１サンプル量子化ピツ）ｌｆ［がｎ、１　、　’＃
！と異なっても冗長度を変えることなく１フレームのＰ
ＣＭデータのビット数ｋｎａｌとｎ、、の公倍数とし、
同一の誤り検出訂正符号を付加し、量子化ビット数、サ
ンプル周波数が異なっても同一フレーム構成となし、記
録するディジタル信号の伝送レートに比例して上記回路
の動作クロックとなる基準信号を変化させるための手段
及び記録媒体の送り速度を伝送レートに比例して変化さ
せる手段を具備し、伝送レートにかかわらず記録媒体上
の記録波長を一定とするようになしたことを特徴とする
固定ヘッド方式のディジタル信号記録再生装置。２、特許請求の範囲第１項記載の固定ヘッド方式のディ
ジタル信号記録再生装置において、前記記録するディジ
タル信号の前記伝送レートに応じ周波数特性の変化する
波形等化回路を記録再生系にかかわらず、設けたことを
特徴とす固定ヘッド方式のディジタル信号記録再生装置
。