JPS6059738A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6059738A JPS6059738A JP16890083A JP16890083A JPS6059738A JP S6059738 A JPS6059738 A JP S6059738A JP 16890083 A JP16890083 A JP 16890083A JP 16890083 A JP16890083 A JP 16890083A JP S6059738 A JPS6059738 A JP S6059738A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist
- insulating film
- psg
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 19
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 229920001721 polyimide Polymers 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 claims 1
- 239000004642 Polyimide Substances 0.000 claims 1
- 238000009429 electrical wiring Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 19
- 239000011229 interlayer Substances 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 3
- 229910052782 aluminium Inorganic materials 0.000 abstract 3
- 230000001788 irregular Effects 0.000 abstract 1
- 239000005360 phosphosilicate glass Substances 0.000 description 21
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 108091008695 photoreceptors Proteins 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法、とりわけ同装置におけ
る被膜表面の平坦化方法に関するものである。
る被膜表面の平坦化方法に関するものである。
従来例の構成とその問題点
半導体装置では、絶縁被膜上に電極形成するため、被膜
面の平坦性が重視される。
面の平坦性が重視される。
従来、平坦化技術の例としてはリンケイ酸ガラス（以下
、ＰＳＧという）膜を加熱溶融させて表面の平坦化を図
るリフローの技術があるが、加熱温度が高いために、こ
の処理工程でソース・ドレイン拡散層中の不純物が再分
布して拡散層深さが深くなるだめ、素子のチャネル長が
２μｍ以下の超ＬＳＩ素子では短チヤネル効果が問題と
なってくる。また、半導体素子の高集積化において要求
される多層配線技術に関しても、配線にＡ１を用いた場
合、上層及び下層Ａｌ配線間の層間絶縁膜を成すＰＳＧ
の表面平坦化には高温を必要とするリフロー技術は適用
できない。比！ｊ佼内的低温素子を平坦化する技術はい
ろいろあるが、そのなかの−例を第１図を用いて説明す
る。
、ＰＳＧという）膜を加熱溶融させて表面の平坦化を図
るリフローの技術があるが、加熱温度が高いために、こ
の処理工程でソース・ドレイン拡散層中の不純物が再分
布して拡散層深さが深くなるだめ、素子のチャネル長が
２μｍ以下の超ＬＳＩ素子では短チヤネル効果が問題と
なってくる。また、半導体素子の高集積化において要求
される多層配線技術に関しても、配線にＡ１を用いた場
合、上層及び下層Ａｌ配線間の層間絶縁膜を成すＰＳＧ
の表面平坦化には高温を必要とするリフロー技術は適用
できない。比！ｊ佼内的低温素子を平坦化する技術はい
ろいろあるが、そのなかの−例を第１図を用いて説明す
る。
なお、第１図はＡｌ ２層配線技ｉｄ：ｆにおいて最も
平坦化の・枝木される工程、すなわち、上層Ａｌ配線を
形成するにあたシ要求される］橢゛力Ａｌ配線を被損し
た絶縁膜の平坦化工程を示す図であシ、簡明化のため、
図には下層Ａｌ配線によシ生じる段差部分を示し、あえ
てトランジスクー領域の断面は示していない。
平坦化の・枝木される工程、すなわち、上層Ａｌ配線を
形成するにあたシ要求される］橢゛力Ａｌ配線を被損し
た絶縁膜の平坦化工程を示す図であシ、簡明化のため、
図には下層Ａｌ配線によシ生じる段差部分を示し、あえ
てトランジスクー領域の断面は示していない。
図に示すように、まず、シリコン基板１上に層間絶縁膜
として例えばＰＳＧｌ１匁２を形成し、コンタクト窓を
開孔（図には示されていない）した後、膜厚が例えば８
０００人の下層Ａｌ配線３を形成する〔第１図（２Ｌ）
）。この後、膜１ｊＩが１６０００人のｐｓｃ膜４を
被着する〔第１図（ｂ）〕。さらに、とのＰＳＧ膜４上
に例えばホトレジｙ、１・５を回転塗布する〔第１図（
Ｃ）〕。次に、ｐｓｃ膜４およびホトレジスＩ・５のエ
ツチング速度がほぼ同一となるような条件下でホトレジ
スト５を完全にエツチング除去する。なおこの詩、下層
Ａ１配線上に被着したＰＳＧ膜４の一部も同時にエツチ
ングされる〔第１図（ａ） ：）。 これで平坦化工程
は終了し、この後、スルーホール 成して完成する。しかしなから、この場合、ホトレジス
ト５およびＰＳＧ膜４を同じ速度でエツチングする必要
がちシ、一般に、０２，ＣＦ４ 混合ガスを用いてプラ
ズマエツチングされるが、ホトレジスト５が局部的にエ
ツチングされてＰＳＧ膜４にピンホールおよび表面の細
かい凹凸か生じやすい。また、との種のエツチングガス
を用いた場合、ホ１゛レシヌト５を完全にエツチング除
去するには長時間を要する等の集積回路製造−１−の欠
点がある。
として例えばＰＳＧｌ１匁２を形成し、コンタクト窓を
開孔（図には示されていない）した後、膜厚が例えば８
０００人の下層Ａｌ配線３を形成する〔第１図（２Ｌ）
）。この後、膜１ｊＩが１６０００人のｐｓｃ膜４を
被着する〔第１図（ｂ）〕。さらに、とのＰＳＧ膜４上
に例えばホトレジｙ、１・５を回転塗布する〔第１図（
Ｃ）〕。次に、ｐｓｃ膜４およびホトレジスＩ・５のエ
ツチング速度がほぼ同一となるような条件下でホトレジ
スト５を完全にエツチング除去する。なおこの詩、下層
Ａ１配線上に被着したＰＳＧ膜４の一部も同時にエツチ
ングされる〔第１図（ａ） ：）。 これで平坦化工程
は終了し、この後、スルーホール 成して完成する。しかしなから、この場合、ホトレジス
ト５およびＰＳＧ膜４を同じ速度でエツチングする必要
がちシ、一般に、０２，ＣＦ４ 混合ガスを用いてプラ
ズマエツチングされるが、ホトレジスト５が局部的にエ
ツチングされてＰＳＧ膜４にピンホールおよび表面の細
かい凹凸か生じやすい。また、との種のエツチングガス
を用いた場合、ホ１゛レシヌト５を完全にエツチング除
去するには長時間を要する等の集積回路製造−１−の欠
点がある。
発明の目的
本発明はこの様な問題を解決するもので、下層Ａ１配線
を被層する絶縁膜にピンホールおよび表面の細かい凹凸
の発生がなく、かつ、短時間で絶縁膜の平坦化を可能と
する半導体装置の製造方法を提供せんとするものである
。
を被層する絶縁膜にピンホールおよび表面の細かい凹凸
の発生がなく、かつ、短時間で絶縁膜の平坦化を可能と
する半導体装置の製造方法を提供せんとするものである
。
発明の構成
本発明は半導体基板」−に波５：’ｒ した段差を有す
る絶縁膜上にイＪ機樹脂Ｋパ１を回転塗布した後、前記
絶縁膜表面の凹部だけに前記有機樹脂層が残る程度に同
有機樹脂層をエツチングする。この後、前記絶縁膜の凹
部に残った前記イ〕機樹脂層をマスクにして前記絶縁膜
をエツチングすることにより平坦化を図るものである。
る絶縁膜上にイＪ機樹脂Ｋパ１を回転塗布した後、前記
絶縁膜表面の凹部だけに前記有機樹脂層が残る程度に同
有機樹脂層をエツチングする。この後、前記絶縁膜の凹
部に残った前記イ〕機樹脂層をマスクにして前記絶縁膜
をエツチングすることにより平坦化を図るものである。
丈施例の説明
一例としてＡｌ ２ ｈ４ｊ配線技術において、本発明
にかかる絶縁膜の平坦化方法を採用したＭＯＳ型−゛１
′導体装置の製造方法の一′：Ｊ．施例を第２図を用い
て説明する。尚、簡明化のため、図にｌｊＡ１２）〜配
線部分のみを示し、あえてトランジスクー領域の断面は
示していない。
にかかる絶縁膜の平坦化方法を採用したＭＯＳ型−゛１
′導体装置の製造方法の一′：Ｊ．施例を第２図を用い
て説明する。尚、簡明化のため、図にｌｊＡ１２）〜配
線部分のみを示し、あえてトランジスクー領域の断面は
示していない。
図に示すように、捷ず、シリコン、！ｉ（板１」二に所
定のＬＯＧＯＳ酸化膜，ゲート酸化ｊ摸２ポリシリコン
ゲート ソース・ドレイン拡散に６形成処理をイ１つだ
のち、これらをおおう層間絶縁膜のＰＳＧ膜２を形成し
た後、コンタクト窓を開孔し、続いて、フォトエツチン
グ技術を用いて膜厚ｓｏｏ。
定のＬＯＧＯＳ酸化膜，ゲート酸化ｊ摸２ポリシリコン
ゲート ソース・ドレイン拡散に６形成処理をイ１つだ
のち、これらをおおう層間絶縁膜のＰＳＧ膜２を形成し
た後、コンタクト窓を開孔し、続いて、フォトエツチン
グ技術を用いて膜厚ｓｏｏ。
人の下層Ａｌ配線３を形成する〔第２図（ａ）〕。この
後、はぼ均一膜厚１ ６０００人のＰＳＧ膜４を被着す
る〔第２図（ｂ）〕。このとき、同図でも明らかなよう
に、ＰＳＧ膜４の表面には段差が生じる。
後、はぼ均一膜厚１ ６０００人のＰＳＧ膜４を被着す
る〔第２図（ｂ）〕。このとき、同図でも明らかなよう
に、ＰＳＧ膜４の表面には段差が生じる。
続いて、このＰＳＧ膜４上にホトレジスト転塗布する〔
第２図（Ｃ）〕。この哨ＰＳＧ膜４表向の凸部における
ホトレジストａ る膜厚に比べて極端に薄く々る。
第２図（Ｃ）〕。この哨ＰＳＧ膜４表向の凸部における
ホトレジストａ る膜厚に比べて極端に薄く々る。
次に、ＰＳＧ膜４膜面表面部におけるホトレジストが完
全にエツチングされ、ＰＳＧ膜４膜面表面部にホトレジ
スト５が残る程度に、０２プラズマを用いてエツチング
する〔第２図（ｄ）〕。この後、とのＰＳＧ膜４膜面表
面部に残ったホトレジスト５をマスクにして弗酸，弗化
アンモン系水溶液を用いてＰＳＧ膜４をエツチングし、
ＰＳＧ膜４膜面表面坦化を図る〔第２図（ｅ）〕。次に
、ホトレジスト６をエツチング除去する〔第２図（ｆ）
〕。これで平坦化工程は終了し、この後、スルーホール
を開孔し、上層Ａ１配線を形成して完成する。
全にエツチングされ、ＰＳＧ膜４膜面表面部にホトレジ
スト５が残る程度に、０２プラズマを用いてエツチング
する〔第２図（ｄ）〕。この後、とのＰＳＧ膜４膜面表
面部に残ったホトレジスト５をマスクにして弗酸，弗化
アンモン系水溶液を用いてＰＳＧ膜４をエツチングし、
ＰＳＧ膜４膜面表面坦化を図る〔第２図（ｅ）〕。次に
、ホトレジスト６をエツチング除去する〔第２図（ｆ）
〕。これで平坦化工程は終了し、この後、スルーホール
を開孔し、上層Ａ１配線を形成して完成する。
本丈施例ではＰＳＧ膜のエツチンクに弗酸、弗化アンモ
ン系水溶液を用いたが、０３Ｆ８的のガスを用いたドラ
イエッチンクで実施することも可能である。また、ホト
レジストの代わシにポリイミドイ：９のイ」機樹脂を用
いても同様な効果が期待できることは明らかであシ、更
に、ＰＳ（、膜以外の例えば酸化ケイ素膜および窒化ケ
イ素ｊ摸等の絶縁膜を同様の方法によシ平坦化すること
が可能である。
ン系水溶液を用いたが、０３Ｆ８的のガスを用いたドラ
イエッチンクで実施することも可能である。また、ホト
レジストの代わシにポリイミドイ：９のイ」機樹脂を用
いても同様な効果が期待できることは明らかであシ、更
に、ＰＳ（、膜以外の例えば酸化ケイ素膜および窒化ケ
イ素ｊ摸等の絶縁膜を同様の方法によシ平坦化すること
が可能である。
発明の効果
本発明によれば、ホトレンストとＰＳＧ膜を個々にエツ
チングするため、従来例の場合のようにホトレシヌトと
ＰＳＧ膜を同一速度になるような条件でエンチングする
必要がない。このだめ、エツチングが容易となシ、平坦
化後ｐｓｅ膜にピンホールあるいは表面の細かい凹凸が
生じることはない。また、本発明によれば、ｐｓｃ膜の
エツチングをエツチング速度の速い弗酸、弗化アンモン
系水溶液等を用いて行なえるため、短時間で平坦化が可
能である。
チングするため、従来例の場合のようにホトレシヌトと
ＰＳＧ膜を同一速度になるような条件でエンチングする
必要がない。このだめ、エツチングが容易となシ、平坦
化後ｐｓｅ膜にピンホールあるいは表面の細かい凹凸が
生じることはない。また、本発明によれば、ｐｓｃ膜の
エツチングをエツチング速度の速い弗酸、弗化アンモン
系水溶液等を用いて行なえるため、短時間で平坦化が可
能である。
第１図（２Ｌ）〜（ｄ）は従来技術を説明するための製
造工程を示す断面図、第２図（ａ）〜（ｆ）は本発明の
一実施例を説明するだめの製造工程を示す断面図である
。 １・・・・・シリコン基板、２，４・・・・・・絶縁膜
（Ｐ Ｓ Ｇ）、３・・・・・・下層Ａ１配線、５・・
・・・・有機樹脂（ホト レジスト）。
造工程を示す断面図、第２図（ａ）〜（ｆ）は本発明の
一実施例を説明するだめの製造工程を示す断面図である
。 １・・・・・シリコン基板、２，４・・・・・・絶縁膜
（Ｐ Ｓ Ｇ）、３・・・・・・下層Ａ１配線、５・・
・・・・有機樹脂（ホト レジスト）。
Claims (3)
- （１）半導体基板上の回路素子および電イ妬配線膜をお
おって、段差を有する絶縁ｊ摸を被着する工程と、前記
絶縁膜上に有機樹脂層を回転塗布することによって、同
有機樹脂層表面をほぼ平坦に形成する工程と、前記絶縁
膜表面の凹部だけに前記有機樹脂層を残す程度に同有機
樹脂層を一様にエツチングする工程と、前記絶縁膜表面
の四部に残った前記イ］４１Ｓ樹脂層をマスクにして１
）ＩＪ記絶絶縁膜表面がほぼ平坦になる程度に前記絶縁
膜をエツチングすることを１゛、１徴とする半導体装置
の製造方法。 - （２）有機樹脂層がホトレジメト とする特許請求の範囲第１項記載の半導体装置の製造方
法。 - （３）有機樹脂層がポリイミドであることを特徴とする
特許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16890083A JPS6059738A (ja) | 1983-09-13 | 1983-09-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16890083A JPS6059738A (ja) | 1983-09-13 | 1983-09-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6059738A true JPS6059738A (ja) | 1985-04-06 |
Family
ID=15876641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16890083A Pending JPS6059738A (ja) | 1983-09-13 | 1983-09-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059738A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4950498A (en) * | 1986-02-24 | 1990-08-21 | Seiko Instruments Inc. | Process for repairing pattern film |
-
1983
- 1983-09-13 JP JP16890083A patent/JPS6059738A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4950498A (en) * | 1986-02-24 | 1990-08-21 | Seiko Instruments Inc. | Process for repairing pattern film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07273063A (ja) | 半導体装置およびその製造方法 | |
| US5358902A (en) | Method of producing conductive pillars in semiconductor device | |
| EP0405660B1 (en) | A method of manufacturing a semiconductor device | |
| JPS6059738A (ja) | 半導体装置の製造方法 | |
| JPS60217644A (ja) | 半導体装置の製造方法 | |
| JPH02125449A (ja) | 半導体装置の製造方法 | |
| JPH1187511A (ja) | 半導体装置のコンタクトプラグ形成及び絶縁膜平坦化方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| JPH0562463B2 (ja) | ||
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH0478013B2 (ja) | ||
| JPS63157443A (ja) | 半導体装置の製造方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JPH05206303A (ja) | 半導体装置の製造方法 | |
| JPS60226128A (ja) | 半導体装置の製造方法 | |
| JP2877151B2 (ja) | 半導体装置の製造方法 | |
| JPH09213793A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH08213458A (ja) | 半導体装置およびその製造方法 | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH03198365A (ja) | 半導体装置の製造方法 | |
| KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
| JPH0555389A (ja) | 半導体装置の製造方法 | |
| JPS5986246A (ja) | 半導体装置の製造方法 | |
| JPS60161623A (ja) | 半導体装置の製造方法 | |
| JPS61113236A (ja) | 半導体装置の製造方法 |