JP2877151B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2877151B2 JP2877151B2 JP24011389A JP24011389A JP2877151B2 JP 2877151 B2 JP2877151 B2 JP 2877151B2 JP 24011389 A JP24011389 A JP 24011389A JP 24011389 A JP24011389 A JP 24011389A JP 2877151 B2 JP2877151 B2 JP 2877151B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- sog
- insulating film
- conductive layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概 要〕 半導体装置の製造方法に係り、特にスピニオングラス
（SOG）などの絶縁層の一部あるいは全部に使用した半
導体装置の製造方法に関し、 コンタクトホールでの上記断線７を生じやすいSOGに
よる平坦化法を改善することを目的とし、 基板上に形成した下部導電層上に流動性を有する絶縁
物を塗布した後、該絶縁物を硬化させて絶縁膜を形成す
る工程と、該導電層上の該絶縁膜を除去して上部導電層
とのコンタクトを得るためのコンタクトホールを形成す
る工程と、前絶縁膜に再度硬化処理を施こす工程と、該
コンタクトホール上に上部導電層を形成する工程を含む
ことを構成とする。
（SOG）などの絶縁層の一部あるいは全部に使用した半
導体装置の製造方法に関し、 コンタクトホールでの上記断線７を生じやすいSOGに
よる平坦化法を改善することを目的とし、 基板上に形成した下部導電層上に流動性を有する絶縁
物を塗布した後、該絶縁物を硬化させて絶縁膜を形成す
る工程と、該導電層上の該絶縁膜を除去して上部導電層
とのコンタクトを得るためのコンタクトホールを形成す
る工程と、前絶縁膜に再度硬化処理を施こす工程と、該
コンタクトホール上に上部導電層を形成する工程を含む
ことを構成とする。
本発明は半導体装置の製造方法に係り、特にスピニオ
ングラス（SOG）は絶縁層の一部あるいは全部に使用し
た半導体装置の製造方法に関する。
ングラス（SOG）は絶縁層の一部あるいは全部に使用し
た半導体装置の製造方法に関する。
近年の半導体装置の製造方法では多層配線の発達に伴
ない断線防止等のため配線段差を平坦にすることが要求
されている。そのために段差部をSOGのような樹脂で平
坦化させる必要がある。
ない断線防止等のため配線段差を平坦にすることが要求
されている。そのために段差部をSOGのような樹脂で平
坦化させる必要がある。
従来、多層配線の製造は第2A図ないし第2D図に示す工
程を経て実施されている。
程を経て実施されている。
第2A図に示すように基板１に第１層の配線２がCVD法
を用いて、例えば多結晶シリコンにより形成され、その
上にSOGをスピンコート法により塗布し、キュア（熱処
理）を行いSOG層３を形成し平坦化を行なっていた。
を用いて、例えば多結晶シリコンにより形成され、その
上にSOGをスピンコート法により塗布し、キュア（熱処
理）を行いSOG層３を形成し平坦化を行なっていた。
次に第2B図に示すようにSOG層３の所定位置にコンタ
クトホール４を形成し、コンタクトホール内でのコンタ
クトを確実にするため前処理として弗酸系の溶液で全面
洗浄を行っていた。しかしながら第2C図に示すように、
コンタクトホール４の側壁が上記洗浄によって一部溶失
して凹部５が形成された。
クトホール４を形成し、コンタクトホール内でのコンタ
クトを確実にするため前処理として弗酸系の溶液で全面
洗浄を行っていた。しかしながら第2C図に示すように、
コンタクトホール４の側壁が上記洗浄によって一部溶失
して凹部５が形成された。
そのため、第2D図に示すようにコンタクトをとるため
の第２の配線層（コンタクト配線）６を形成した際、コ
ンタクトホール側壁部で断線７が生じた。
の第２の配線層（コンタクト配線）６を形成した際、コ
ンタクトホール側壁部で断線７が生じた。
本発明はコンタクトホールでの上記断線７を生じやす
いSOGによる平坦化法を改善することを目的とする。
いSOGによる平坦化法を改善することを目的とする。
上記課題は本発明によれば基板上に形成した下部導電
層上にSOGを塗布した後、該SOGをキュアして絶縁膜を形
成する工程と、該導電層上の該絶縁膜を除去して上部導
電層とのコンタクトを得るためのコンタクトホールを形
成する工程と、前記絶縁膜を再度キュアして該コンタク
トホールに露出した該絶縁膜の側面に硬化処理を施す工
程と、該硬化処理を施したコンタクトホールの表面をHF
を含む溶液にさらす処理の後で、該コンタクトホール上
に上部導電層を形成する工程とを含むことを特徴とする
半導体装置の製造方法によって解決される。
層上にSOGを塗布した後、該SOGをキュアして絶縁膜を形
成する工程と、該導電層上の該絶縁膜を除去して上部導
電層とのコンタクトを得るためのコンタクトホールを形
成する工程と、前記絶縁膜を再度キュアして該コンタク
トホールに露出した該絶縁膜の側面に硬化処理を施す工
程と、該硬化処理を施したコンタクトホールの表面をHF
を含む溶液にさらす処理の後で、該コンタクトホール上
に上部導電層を形成する工程とを含むことを特徴とする
半導体装置の製造方法によって解決される。
本発明によればSOG層にコンタクトホール形成後のコ
ンタクト保障前処理による側壁にSOGの凹部あるいは消
失部が形成されなくなり後工程の配線形成が有利とな
る。
ンタクト保障前処理による側壁にSOGの凹部あるいは消
失部が形成されなくなり後工程の配線形成が有利とな
る。
本発明による熱処理はコンタクトホール形成後の800
〜900℃の再キュア処理が好ましい。
〜900℃の再キュア処理が好ましい。
以下本発明の実施例を図面に基づいて説明する。
第1A図ないし第１図Ｄ図は本発明の１実施例を示す工
程断面図である。
程断面図である。
まず従来例の第2A図と同様に基板１上に第１層の配線
２及びキュア（熱処理）されたSOG層３を形成する（第1
A図）。SOG塗布後の熱処理はまず250±30℃20分間ベー
クを行なった後、800〜900℃で約30分でキュア（アニー
ル）がなされた。
２及びキュア（熱処理）されたSOG層３を形成する（第1
A図）。SOG塗布後の熱処理はまず250±30℃20分間ベー
クを行なった後、800〜900℃で約30分でキュア（アニー
ル）がなされた。
次に第1B図に示すように通常のリソグラフィー技術に
よりSOG層３の所定位置に幅1.0〜1.2μｍのコンタクト
ホール４を形成し、その後特にコンタクトホール側壁の
未キュア部の確実にキュアするため約800℃の温度で約3
0分間、再キュアを行なう。
よりSOG層３の所定位置に幅1.0〜1.2μｍのコンタクト
ホール４を形成し、その後特にコンタクトホール側壁の
未キュア部の確実にキュアするため約800℃の温度で約3
0分間、再キュアを行なう。
この再キュア処理により第1C図に示すように未キュア
の側壁部Ａが完全に樹脂化され平坦化も充分に達成され
ている。
の側壁部Ａが完全に樹脂化され平坦化も充分に達成され
ている。
次に従来と同様に基板と配線のコンタクトを確実にす
るため全面、特にコンタクトホール露出面をHF系溶液で
洗浄した。この洗浄によりコンタクトホールの側壁部は
元の形状（第1C図、Ａ）を保持していた。こ洗浄後第1D
図に示すようにAl配線層６を蒸着により形成し、コンタ
クトホール内での基板とのコンタクトを確実にした。こ
の方法ではコンタクトホール内での断線は生じなかっ
た。
るため全面、特にコンタクトホール露出面をHF系溶液で
洗浄した。この洗浄によりコンタクトホールの側壁部は
元の形状（第1C図、Ａ）を保持していた。こ洗浄後第1D
図に示すようにAl配線層６を蒸着により形成し、コンタ
クトホール内での基板とのコンタクトを確実にした。こ
の方法ではコンタクトホール内での断線は生じなかっ
た。
また、本実施例ではSOGを層間絶縁膜として使用した
が、その他、ポリイミドなど、他の流動性絶縁膜を使用
しても同様の効果を得ることが出来ることは当然であ
る。また、配線間の層間絶縁膜の他、基板と配線層間の
層間絶縁膜を形成する場合に本発明を利用できることも
自明である。
が、その他、ポリイミドなど、他の流動性絶縁膜を使用
しても同様の効果を得ることが出来ることは当然であ
る。また、配線間の層間絶縁膜の他、基板と配線層間の
層間絶縁膜を形成する場合に本発明を利用できることも
自明である。
以上説明した様に本発明によれば、SOG（スピニオン
グラス）による層間絶縁膜が特にコンタクトホールにお
いて酸による洗浄後も元の形状が保持されるので断線等
の問題を生ぜず平坦化歩留が向上した。
グラス）による層間絶縁膜が特にコンタクトホールにお
いて酸による洗浄後も元の形状が保持されるので断線等
の問題を生ぜず平坦化歩留が向上した。
第1A図ないし第1D図は本発明の１実施例を示す工程断面
図であり、 第2A図ないし第2D図は従来技術を示す工程断面図であ
る。 １……基板、２……第１層配線、 ３……SOG層、４……コンタクトホール、 ５……凹部、 ６……第２の配線層（Al）、 ７……断線。
図であり、 第2A図ないし第2D図は従来技術を示す工程断面図であ
る。 １……基板、２……第１層配線、 ３……SOG層、４……コンタクトホール、 ５……凹部、 ６……第２の配線層（Al）、 ７……断線。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768 H01L 21/28 - 21/288
Claims (1)
- 【請求項１】基板上に形成した下部導電層上にSOGを塗
布した後、該SOGをキュアして絶縁膜を形成する工程
と、 該導電層上の該絶縁膜を除去して上部導電層とのコンタ
クトを得るためのコンタクトホールを形成する工程と、 前記絶縁膜を再度キュアして該コンタクトホールに露出
した該絶縁膜の側面に硬化処理を施す工程と、 該硬化処理を施したコンタクトホールの表面をHFを含む
溶液にさらす処理の後で、該コンタクトホール上に上部
導電層を形成する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24011389A JP2877151B2 (ja) | 1989-09-18 | 1989-09-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24011389A JP2877151B2 (ja) | 1989-09-18 | 1989-09-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03102853A JPH03102853A (ja) | 1991-04-30 |
| JP2877151B2 true JP2877151B2 (ja) | 1999-03-31 |
Family
ID=17054683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24011389A Expired - Fee Related JP2877151B2 (ja) | 1989-09-18 | 1989-09-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877151B2 (ja) |
-
1989
- 1989-09-18 JP JP24011389A patent/JP2877151B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03102853A (ja) | 1991-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JP2877151B2 (ja) | 半導体装置の製造方法 | |
| JP3052892B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS63302537A (ja) | 集積回路の製造方法 | |
| JPH06112204A (ja) | 半導体装置及びその製造方法 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| JPH0119255B2 (ja) | ||
| JP3565316B2 (ja) | タングステンプラグの形成方法 | |
| KR960002077B1 (ko) | 반도체 소자 제조방법 | |
| KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
| JPS6011458B2 (ja) | 半導体装置の製造方法 | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH0231448A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPH079939B2 (ja) | 多層配線の形成方法 | |
| JPS6315457A (ja) | 半導体装置の製造方法 | |
| JPS6059738A (ja) | 半導体装置の製造方法 | |
| JPH1092934A (ja) | 半導体素子の金属層間絶縁膜形成方法 | |
| JPH0555389A (ja) | 半導体装置の製造方法 | |
| JPH0878518A (ja) | 半導体装置の製造方法 | |
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| JPH03198365A (ja) | 半導体装置の製造方法 | |
| JPH04196152A (ja) | 半導体装置の製造方法 | |
| JPH0684901A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |