JPS6053924B2 - リミツタ回路 - Google Patents
リミツタ回路Info
- Publication number
- JPS6053924B2 JPS6053924B2 JP53039956A JP3995678A JPS6053924B2 JP S6053924 B2 JPS6053924 B2 JP S6053924B2 JP 53039956 A JP53039956 A JP 53039956A JP 3995678 A JP3995678 A JP 3995678A JP S6053924 B2 JPS6053924 B2 JP S6053924B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current
- voltage
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/002—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general without controlling loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は供給される電圧が所定値以上にならないと
出力電流が流れないりミッタ回路に関する。
出力電流が流れないりミッタ回路に関する。
第1図および第2図は夫々ダイオードを用いた従来の
りミッタ回路の1側を示すもので、第1図のりミッタ回
路はその1端に正の入力電圧+V1が印加される抵抗1
、その1端に負の基準電圧一eが印加される抵抗2、お
よび上記抵抗1、2夫々の他端がアノードに並列的に接
続されていると共にそのカソードが接地電位点に接続さ
れているダイオード3から構成されている。
りミッタ回路の1側を示すもので、第1図のりミッタ回
路はその1端に正の入力電圧+V1が印加される抵抗1
、その1端に負の基準電圧一eが印加される抵抗2、お
よび上記抵抗1、2夫々の他端がアノードに並列的に接
続されていると共にそのカソードが接地電位点に接続さ
れているダイオード3から構成されている。
1方第2図のりミッタ回路では抵抗1の1端には負の入
力電圧−Viが印加されていると共に、抵抗2の1端に
は正の基準電圧+eが印加されていて、さらにダイオー
ド3の接続方向は第1図とは逆方向になつている。
力電圧−Viが印加されていると共に、抵抗2の1端に
は正の基準電圧+eが印加されていて、さらにダイオー
ド3の接続方向は第1図とは逆方向になつている。
第3図および第4図は夫々横軸に入力電圧Viを、縦軸
にダイオード3に流れる電流iをとつたもので、第3図
および第4図に示すように入力電圧Viが夫々e−R、
/R、、−e−R、/R2(ただしR、、R2は夫々抵
抗1、2の抵抗値)の時点でダイオード3に電流が流れ
始め、この後人力電圧Viの絶対値を増加していくにつ
れ、ダイオード3に流れる電流は1/R、の傾きで増加
していく。すなわち前記第1図および第2図に夫々示す
回路は、遮断電圧がe−R、/R、、−e−R、/R2
のりミッタ回路として作用する。ところでダイオードを
用いた上記従来のりミッタ回路では、入力電圧に対して
逆極性の基準電圧が必要であるといつた欠点があると共
に、ダイオード3の終端すなわち電流出力端は接地電位
点に夫々接続されているので、出力電流を得る場合には
ダイオード3の終端を電流バッファ回路等で受けなけれ
ばならないといつた欠点もある。 この発明は上記のよ
うな事情を考慮してなされたもので、その目的とすると
ころは入力電圧に対して逆極性の基準電圧を必要としな
いと共に電流バッファ回路等を介さずに直接出力電流を
得ることができ、さらにりミッタ回路としての動作を行
なわせしめるか否の制御が可能なりミッタ回路を提供す
ることにある。
にダイオード3に流れる電流iをとつたもので、第3図
および第4図に示すように入力電圧Viが夫々e−R、
/R、、−e−R、/R2(ただしR、、R2は夫々抵
抗1、2の抵抗値)の時点でダイオード3に電流が流れ
始め、この後人力電圧Viの絶対値を増加していくにつ
れ、ダイオード3に流れる電流は1/R、の傾きで増加
していく。すなわち前記第1図および第2図に夫々示す
回路は、遮断電圧がe−R、/R、、−e−R、/R2
のりミッタ回路として作用する。ところでダイオードを
用いた上記従来のりミッタ回路では、入力電圧に対して
逆極性の基準電圧が必要であるといつた欠点があると共
に、ダイオード3の終端すなわち電流出力端は接地電位
点に夫々接続されているので、出力電流を得る場合には
ダイオード3の終端を電流バッファ回路等で受けなけれ
ばならないといつた欠点もある。 この発明は上記のよ
うな事情を考慮してなされたもので、その目的とすると
ころは入力電圧に対して逆極性の基準電圧を必要としな
いと共に電流バッファ回路等を介さずに直接出力電流を
得ることができ、さらにりミッタ回路としての動作を行
なわせしめるか否の制御が可能なりミッタ回路を提供す
ることにある。
以下図面を参照してこの発明の1実施例を説明する。
第5図はこの発明のりミッタ回路の1実施例による構成
図である。正極の入力電圧Vi印加点には2つのPNP
型のトランジスタ11、12夫々のエミッタが接続され
ている。上記2つのトランジスタ11、12のベースは
共通接続されていると共に、このベース共通接続点は1
方のトランジスタ11のコレクタに接続されている。す
なわち上記1対のトランジスタ11,12は電流ミラー
回路を構成している。さらにトランジスタ11のコレク
タには電流設定用の抵抗13が接続されていて、さらに
この抵抗13の他端にはNPN型のトランジスタ14の
コレクタが接続されている。このトランジスタ14のベ
ースと入力電圧Vi印加点との間にはベースバイアス用
の定電流源15が接続されていて、通常この定電流源1
5は高抵抗等が用いられる。上記トランジスタ14のエ
ミッタは、そのベースに入力電圧Viと同極すなわち正
極の基準電圧Vrefが印加されているPNP型のトラ
ンジスタ16のエミッタに接続されている。またさらに
このトランジスタ16のコレクタは接地電位点に接続さ
れている。前記電流ミラー回路を構成する他方のトラン
ジスタ12のコレクタと接地電位点との間には負荷回路
17が接続されている。次に上記のように接続された回
路の動作を第6図に示す特性図を併用して説明する。
図である。正極の入力電圧Vi印加点には2つのPNP
型のトランジスタ11、12夫々のエミッタが接続され
ている。上記2つのトランジスタ11、12のベースは
共通接続されていると共に、このベース共通接続点は1
方のトランジスタ11のコレクタに接続されている。す
なわち上記1対のトランジスタ11,12は電流ミラー
回路を構成している。さらにトランジスタ11のコレク
タには電流設定用の抵抗13が接続されていて、さらに
この抵抗13の他端にはNPN型のトランジスタ14の
コレクタが接続されている。このトランジスタ14のベ
ースと入力電圧Vi印加点との間にはベースバイアス用
の定電流源15が接続されていて、通常この定電流源1
5は高抵抗等が用いられる。上記トランジスタ14のエ
ミッタは、そのベースに入力電圧Viと同極すなわち正
極の基準電圧Vrefが印加されているPNP型のトラ
ンジスタ16のエミッタに接続されている。またさらに
このトランジスタ16のコレクタは接地電位点に接続さ
れている。前記電流ミラー回路を構成する他方のトラン
ジスタ12のコレクタと接地電位点との間には負荷回路
17が接続されている。次に上記のように接続された回
路の動作を第6図に示す特性図を併用して説明する。
先ずトランジスタ16のベースに正の基準電圧Vref
を印加する。このとき入力電圧Viの値は任意の値とす
る。またトランジスタ14のベースにはこのトランジス
タ14が十分に飽和する程度のベースバイアス電流が入
力されているものとする。いま入力電圧Viの値が小さ
ければトランジスタ16は作動しないので、抵抗13に
は電流は流れない。したがつてこのとき電流ミラー回路
を構成する1方のトランジスタ12にはコレクタ電流は
流れないので、負荷回路17に流れる出力電流10は第
6図に示すように0となる。次に入力電圧Viの値が上
昇して、抵抗13の1端b点の電圧が、基準電圧Vre
fとベースエミッタ間降下電圧の和を越えた後に、この
抵抗13には電流が流れ始める。このときトランジスタ
11のベース●エミッタ間電ノ圧を■EsE(11)と
すれば、a点の電圧レベル■aは次の第(1)式で与え
られる。さらにトランジスタ14のコレクタ・エミッタ
間飽和電圧をVcEsat(14)、トランジスタ16
におけるベース・エミッタ間電圧を■BE(16)とす
れば、b点の電圧レベルVbは次の第(2)式で与えら
れる。
を印加する。このとき入力電圧Viの値は任意の値とす
る。またトランジスタ14のベースにはこのトランジス
タ14が十分に飽和する程度のベースバイアス電流が入
力されているものとする。いま入力電圧Viの値が小さ
ければトランジスタ16は作動しないので、抵抗13に
は電流は流れない。したがつてこのとき電流ミラー回路
を構成する1方のトランジスタ12にはコレクタ電流は
流れないので、負荷回路17に流れる出力電流10は第
6図に示すように0となる。次に入力電圧Viの値が上
昇して、抵抗13の1端b点の電圧が、基準電圧Vre
fとベースエミッタ間降下電圧の和を越えた後に、この
抵抗13には電流が流れ始める。このときトランジスタ
11のベース●エミッタ間電ノ圧を■EsE(11)と
すれば、a点の電圧レベル■aは次の第(1)式で与え
られる。さらにトランジスタ14のコレクタ・エミッタ
間飽和電圧をVcEsat(14)、トランジスタ16
におけるベース・エミッタ間電圧を■BE(16)とす
れば、b点の電圧レベルVbは次の第(2)式で与えら
れる。
この結果抵抗13の両端の電圧レベルが等しくなつた後
に、負荷回路17に流れ込む出力電流10は次の第(3
)式で与えられる。
に、負荷回路17に流れ込む出力電流10は次の第(3
)式で与えられる。
(ただしRは抵抗13の抵抗値)
上記第(3)式に前記■A,Vbを代人してまとめると
次の第(4)式が得られる。
次の第(4)式が得られる。
上記第(4)式において■。
E9,(14)は十分に小さい値なので無視し、さらに
VBE(11)Σ■BE(16)=VBEとすれば上記
第(4)式は次の第(5)式に書き改めることができる
。ここで(Vref+2■BO)をVcとすれば上記第
(5)式はさらに次の第(6)式となる。
VBE(11)Σ■BE(16)=VBEとすれば上記
第(4)式は次の第(5)式に書き改めることができる
。ここで(Vref+2■BO)をVcとすれば上記第
(5)式はさらに次の第(6)式となる。
ここでVcはトランジスタ14のベース電位で4.あり
、入力電圧Viの値がこのVcまで上昇すると10は流
れ始め、この後人力電圧Viの上昇に伴つて、第6図に
示すように出力電流10の値は1/Rの傾きで増加する
。
、入力電圧Viの値がこのVcまで上昇すると10は流
れ始め、この後人力電圧Viの上昇に伴つて、第6図に
示すように出力電流10の値は1/Rの傾きで増加する
。
すなわち上記回路は遮断電圧が■cのりミッタ回路とし
て作用する。そして上記遮断電圧■。の値は基準電圧■
Refの値の設定によつて自由に変えることができる。
またこの基準電圧■Refの極性は入力電圧Viの極性
と同極性であるので、従来のように入力電圧と逆極性の
基準電圧は不必要である。さらに出力電流10は電流ミ
ラー回路の出力電流として得られるので、従来のように
電流バッファ回路等は必要としない。第7図はこの発明
のりミッタ回路の他の実施例による構成図で、前記第5
図に示す回路のトランジスタ14とトランジスタ16と
の間に、そのカーソドをトランジスタ16側に向けたn
個のダイオード181〜18nが直列介挿されている。
n個のダイオード181〜18nを直列介挿したことに
より、このときの遮断電圧VO″は次の第(7)式で与
えられる。したがつて第7図に示すりミッタ回路の出力
電流10″は次の第(8)式で与えられる。
て作用する。そして上記遮断電圧■。の値は基準電圧■
Refの値の設定によつて自由に変えることができる。
またこの基準電圧■Refの極性は入力電圧Viの極性
と同極性であるので、従来のように入力電圧と逆極性の
基準電圧は不必要である。さらに出力電流10は電流ミ
ラー回路の出力電流として得られるので、従来のように
電流バッファ回路等は必要としない。第7図はこの発明
のりミッタ回路の他の実施例による構成図で、前記第5
図に示す回路のトランジスタ14とトランジスタ16と
の間に、そのカーソドをトランジスタ16側に向けたn
個のダイオード181〜18nが直列介挿されている。
n個のダイオード181〜18nを直列介挿したことに
より、このときの遮断電圧VO″は次の第(7)式で与
えられる。したがつて第7図に示すりミッタ回路の出力
電流10″は次の第(8)式で与えられる。
第8図はこの発明のもう1つの他の実施例を示す構成図
で、第7図に示す回路のダイオード18,〜18nの代
りに、トランジスタ14とトランジスタ16との間に、
カソードをトランジスタ14側に向けてツェナーダイオ
ード19を挿入したものである。
で、第7図に示す回路のダイオード18,〜18nの代
りに、トランジスタ14とトランジスタ16との間に、
カソードをトランジスタ14側に向けてツェナーダイオ
ード19を挿入したものである。
このツェナーダイオードのツェナー電圧をV2とすれば
、このときの遮断電圧■。″は次の第(9)式に与えら
れる。したがつて第8図に示すりミッタ回路の出力電流
10″″は次の第(10)式で与えられる。
、このときの遮断電圧■。″は次の第(9)式に与えら
れる。したがつて第8図に示すりミッタ回路の出力電流
10″″は次の第(10)式で与えられる。
第9図はこの発明のさらに他の実施例を示す構成図で、
前記第5図に示す回路のトランジスタ14にNPN型の
トランジスタ20のコレクタを接続し、さらにこのトラ
ンジスタ20のエミッタは接地電位点に接続したもので
ある。そしてこのトランジスタ20のベースを開放状態
とすればこの回路は通常のりミッタ回路として作用し、
ベースに正レベルの信号を入力すればこのトランジスタ
20はオンし、さらにトランジスタ14がオフとなつて
この回路はりミッタ回路としての作用を停止する。すな
わち上記トランジスタ20を追加するのみでりミッタ回
路としての動作を行なわせしめるか否かの制御が可能と
なる。第10図はこの発明のりミッタ回路の応用例を示
す構成図で、遮断電圧の異なつたりミッタ回路を3個組
み合わせることにより折れ線近似回路を構成している。
前記第5図に示す回路のトランジスタ14にNPN型の
トランジスタ20のコレクタを接続し、さらにこのトラ
ンジスタ20のエミッタは接地電位点に接続したもので
ある。そしてこのトランジスタ20のベースを開放状態
とすればこの回路は通常のりミッタ回路として作用し、
ベースに正レベルの信号を入力すればこのトランジスタ
20はオンし、さらにトランジスタ14がオフとなつて
この回路はりミッタ回路としての作用を停止する。すな
わち上記トランジスタ20を追加するのみでりミッタ回
路としての動作を行なわせしめるか否かの制御が可能と
なる。第10図はこの発明のりミッタ回路の応用例を示
す構成図で、遮断電圧の異なつたりミッタ回路を3個組
み合わせることにより折れ線近似回路を構成している。
第10図においてI±は供給される入力電圧から3種類
の基準電圧■Refl,Vref2,■Ref3を夫々
得るための基準電圧発生回路である。11−I鼻は夫々
前記第1図あるいは前記第8図に示すりミッタ回路であ
り、第1図あるいは第8図中の符号の末尾に夫々1〜3
を付したものが夫々第1図あるいは第8図中のものと対
応している。
の基準電圧■Refl,Vref2,■Ref3を夫々
得るための基準電圧発生回路である。11−I鼻は夫々
前記第1図あるいは前記第8図に示すりミッタ回路であ
り、第1図あるいは第8図中の符号の末尾に夫々1〜3
を付したものが夫々第1図あるいは第8図中のものと対
応している。
そしてこれらのりミッタ回路22〜2(夫々の電流出力
端25〜27は並列的に接続され、さらにこの接続点と
接地電位点との間には負荷回路28が接続されている。
いま基準電圧発生回路1±において抵抗29〜32の抵
抗値を任意に選択することにより、3種類の基準電圧V
refl,vref2,vref3夫々の値を5.9(
■),5.3(V),2.3(■)と設定する。
端25〜27は並列的に接続され、さらにこの接続点と
接地電位点との間には負荷回路28が接続されている。
いま基準電圧発生回路1±において抵抗29〜32の抵
抗値を任意に選択することにより、3種類の基準電圧V
refl,vref2,vref3夫々の値を5.9(
■),5.3(V),2.3(■)と設定する。
さらにトランジスタ141,142,143,161,
162,163夫々のベース・エミッタ間電圧■BEを
0.6(V)、ツェナーダイオード19。,193夫々
のツェナー電圧■zを6.7(V)とし、抵抗131,
132,133夫々の値を6.89(kΩ)、25.4
(kΩ)、18.6(kΩ)と設定する。この時りミッ
タ回路2I−2(夫々の遮断電圧VOl,■C2,■0
3は夫々7.2(V),10(V),13(■)となり
、入力電圧■lと負荷回路28に流れ込む電流10との
間には次の第(11)式で示めされるような近似式が成
立する。すなわち第10図に示す回路は、入力電圧Vi
に対し出力電流10が2次曲線的に変化する折れ線近似
回路として作用する。
162,163夫々のベース・エミッタ間電圧■BEを
0.6(V)、ツェナーダイオード19。,193夫々
のツェナー電圧■zを6.7(V)とし、抵抗131,
132,133夫々の値を6.89(kΩ)、25.4
(kΩ)、18.6(kΩ)と設定する。この時りミッ
タ回路2I−2(夫々の遮断電圧VOl,■C2,■0
3は夫々7.2(V),10(V),13(■)となり
、入力電圧■lと負荷回路28に流れ込む電流10との
間には次の第(11)式で示めされるような近似式が成
立する。すなわち第10図に示す回路は、入力電圧Vi
に対し出力電流10が2次曲線的に変化する折れ線近似
回路として作用する。
第11図は上記折れ線近似回路の出力特性を示すもので
、横軸には入力電圧V1を縦軸には出力電流10を夫々
とつたもので、図示するように3つの直線によつて近似
された2次曲線が示めされている。この発明は上記の実
施例に限定されるものてはなく例えば前記第1図に示す
回路のトランジスタ14,16間にツェナダイオードを
複数個挿入しても良いし、さらにツェナーダイオードと
普通のダイオードとを直列接続したものを挿入しても良
いことはもちろんである。
、横軸には入力電圧V1を縦軸には出力電流10を夫々
とつたもので、図示するように3つの直線によつて近似
された2次曲線が示めされている。この発明は上記の実
施例に限定されるものてはなく例えば前記第1図に示す
回路のトランジスタ14,16間にツェナダイオードを
複数個挿入しても良いし、さらにツェナーダイオードと
普通のダイオードとを直列接続したものを挿入しても良
いことはもちろんである。
以上説明したようにこの発明によれば電源として入力電
圧が供給される電流ミラー回路と、この電流ミラー回路
の一方の電流出力端に接続されるインピーダンス素子と
、このインピーダンス素子の他端と接地電位点との間に
介挿されると共にそのベースに基準電圧が印加されるト
ランジスタと・を具備し、前記電流ミラー回路の他方の
電流出力端を出力端とするようにしたことにより、入力
電圧に対して逆極性の基準電圧を必要とせずしかも電流
バッファ回路等を介さずに直接出力電流を得ることがで
き、さらにりミッタ回路としての動作を行なわせしめる
か否の制御が可能なりミッタ回路を提供することができ
る。
圧が供給される電流ミラー回路と、この電流ミラー回路
の一方の電流出力端に接続されるインピーダンス素子と
、このインピーダンス素子の他端と接地電位点との間に
介挿されると共にそのベースに基準電圧が印加されるト
ランジスタと・を具備し、前記電流ミラー回路の他方の
電流出力端を出力端とするようにしたことにより、入力
電圧に対して逆極性の基準電圧を必要とせずしかも電流
バッファ回路等を介さずに直接出力電流を得ることがで
き、さらにりミッタ回路としての動作を行なわせしめる
か否の制御が可能なりミッタ回路を提供することができ
る。
第1図および第2図は夫々従来のりミッタ回路の構成図
、第3図および第4図は夫々の上記従来のりミッタ回路
の動作を説明するための特性図、第5図はこの発明の1
実施例を示す構成図、第6図は上記実施例を説明するた
めの特性図、第7図はこの発明の他の実施例を示す構成
図、第8図はこの発明のもう1つ他の実施例を示す構成
図、第9図はこの発明のさらに他の実施例を示す構成図
、第10図はこの発明の応用例を示す構成図、第11図
は上記応用例を説明するための特性図である。 11,12,16・・・・PNP型のトランジスタ、1
3,29〜32・・・・・・抵抗、14,20・NPN
型のトランジスタ、15・・・・・定電流源、17,2
8・・・・・負荷回路、18,〜18n・・・・・・ダ
イオード、19・・・・・・ツェナーダイオード、I±
・・基準電圧発生回路、久又〜又μ・・・・・・りミッ
タ回路、25〜27・・・・・・電流出力端子。
、第3図および第4図は夫々の上記従来のりミッタ回路
の動作を説明するための特性図、第5図はこの発明の1
実施例を示す構成図、第6図は上記実施例を説明するた
めの特性図、第7図はこの発明の他の実施例を示す構成
図、第8図はこの発明のもう1つ他の実施例を示す構成
図、第9図はこの発明のさらに他の実施例を示す構成図
、第10図はこの発明の応用例を示す構成図、第11図
は上記応用例を説明するための特性図である。 11,12,16・・・・PNP型のトランジスタ、1
3,29〜32・・・・・・抵抗、14,20・NPN
型のトランジスタ、15・・・・・定電流源、17,2
8・・・・・負荷回路、18,〜18n・・・・・・ダ
イオード、19・・・・・・ツェナーダイオード、I±
・・基準電圧発生回路、久又〜又μ・・・・・・りミッ
タ回路、25〜27・・・・・・電流出力端子。
Claims (1)
- 1 電源として入力電圧が供給される電流ミラー回路と
、この電流ミラー回路の1方の電流出力端に接続される
インピーダンス素子と、このインピーダンス素子の他端
と接地電位点との間に介挿されると共にそのベースに基
準電圧が印加されるトランジスタとを具備し、前記電流
ミラー回路の他方の電流出力端を出力端とすることを特
徴とするリミッタ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53039956A JPS6053924B2 (ja) | 1978-04-05 | 1978-04-05 | リミツタ回路 |
US06/024,973 US4268789A (en) | 1978-04-05 | 1979-03-29 | Limiter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53039956A JPS6053924B2 (ja) | 1978-04-05 | 1978-04-05 | リミツタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54131854A JPS54131854A (en) | 1979-10-13 |
JPS6053924B2 true JPS6053924B2 (ja) | 1985-11-28 |
Family
ID=12567398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53039956A Expired JPS6053924B2 (ja) | 1978-04-05 | 1978-04-05 | リミツタ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4268789A (ja) |
JP (1) | JPS6053924B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4485341A (en) * | 1982-07-28 | 1984-11-27 | Motorola, Inc. | Current limiter circuit |
US4636655A (en) * | 1983-11-11 | 1987-01-13 | Kabushiki Kaisha Toshiba | Circuit in which output circuit and operational amplifier equipped input circuit are electrically isolated |
DE3404317A1 (de) * | 1984-02-08 | 1985-08-08 | Robert Bosch Gmbh, 7000 Stuttgart | Schutzschaltung fuer durch elektrische signale gesteuerte geraete |
US4763027A (en) * | 1985-05-07 | 1988-08-09 | National Semiconductor Corporation | Deglitching network for digital logic circuits |
DE3642618A1 (de) * | 1986-12-13 | 1988-06-23 | Philips Patentverwaltung | Schaltungsanordnung zur bildung eines begrenzten stromes |
US4771228A (en) * | 1987-06-05 | 1988-09-13 | Vtc Incorporated | Output stage current limit circuit |
US4810962A (en) * | 1987-10-23 | 1989-03-07 | International Business Machines Corporation | Voltage regulator capable of sinking current |
US4885525A (en) * | 1989-04-26 | 1989-12-05 | Cherry Semiconductor Corporation | Voltage controllable current source |
US5262713A (en) * | 1991-01-31 | 1993-11-16 | Texas Instruments Incorporated | Current mirror for sensing current |
US5184036A (en) * | 1991-08-09 | 1993-02-02 | Delco Electronics Corporation | Method of limiting output current from an interface drive circuit |
US5184033A (en) * | 1991-09-20 | 1993-02-02 | Motorola, Inc. | Regulated BiCMOS output buffer |
DE4421806C1 (de) * | 1994-06-22 | 1995-08-10 | Siemens Ag | Schaltnetzteil mit sinusförmiger Stromaufnahme |
JPH08293744A (ja) * | 1995-04-21 | 1996-11-05 | Mitsubishi Electric Corp | 半導体回路 |
DE10158244B4 (de) * | 2001-11-28 | 2004-02-12 | Infineon Technologies Ag | Aktive Schutzvorrichtung für Niedrigspannungsschaltungen in Niedrigspannungseinrichtungen |
EP2154783B1 (en) * | 2008-08-14 | 2012-10-03 | STMicroelectronics (Grenoble) SAS | Amplifying circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3569740A (en) * | 1966-12-27 | 1971-03-09 | Rca Corp | Signal translating system providing amplification and limiting |
US3932768A (en) * | 1973-03-15 | 1976-01-13 | Victor Company Of Japan, Ltd. | Limiting amplifier |
JPS5635326B2 (ja) * | 1973-12-07 | 1981-08-17 | ||
US3974400A (en) * | 1975-09-05 | 1976-08-10 | Sony Corporation | Limiter circuit |
-
1978
- 1978-04-05 JP JP53039956A patent/JPS6053924B2/ja not_active Expired
-
1979
- 1979-03-29 US US06/024,973 patent/US4268789A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4268789A (en) | 1981-05-19 |
JPS54131854A (en) | 1979-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6053924B2 (ja) | リミツタ回路 | |
JPH0473806B2 (ja) | ||
JPH03788B2 (ja) | ||
US5838149A (en) | Voltage control means having a reduced sensitivity to temperature variations | |
GB1601595A (en) | Window discriminator or voltage range sensor | |
GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
US3588550A (en) | A composite transistor circuit having a controllable vbe | |
JPS59205815A (ja) | デジタル信号で調整可能な端子電圧発生用集積回路 | |
JPS5842886B2 (ja) | 定電圧装置 | |
JPH022545B2 (ja) | ||
JP2853485B2 (ja) | 電圧電流変換回路 | |
JPS6214712Y2 (ja) | ||
KR930004584Y1 (ko) | 슈미트 트리거회로 | |
JPS6143014A (ja) | ヒステリシス付コンパレ−タ | |
JP2900688B2 (ja) | リミッタ回路 | |
JP2865296B2 (ja) | 利得制御装置 | |
JPH065812B2 (ja) | 振幅制限回路 | |
JPH0230786Y2 (ja) | ||
JPH0132932B2 (ja) | ||
JPH0347775B2 (ja) | ||
JPH0476714A (ja) | 定電圧発生回路 | |
JP2002135966A (ja) | 出力過電圧保護回路 | |
JPS6337528B2 (ja) | ||
JPS5826852B2 (ja) | 定振幅ランプ電圧発生回路 | |
JPS6235708A (ja) | シユミツト回路 |