JPS6051947A - 仮想記憶計算機における命令先取方式 - Google Patents
仮想記憶計算機における命令先取方式Info
- Publication number
- JPS6051947A JPS6051947A JP58157778A JP15777883A JPS6051947A JP S6051947 A JPS6051947 A JP S6051947A JP 58157778 A JP58157778 A JP 58157778A JP 15777883 A JP15777883 A JP 15777883A JP S6051947 A JPS6051947 A JP S6051947A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- page
- virtual
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は計算機の命令処理における命令取り出し方式に
係り、特に仮想記憶計算機における命令先取方式に関す
る。
係り、特に仮想記憶計算機における命令先取方式に関す
る。
一般に、計算機における命令の処理は通常次のようなス
テップで行なわれる。(1)命令の取り出しく命令フェ
ッチ)、(2)命令の解読、(3)オペランドアドレス
の計算、(4)オペランドの取り出しくオペランドフェ
ッチ)、(5)実行である。この中で、(1)の命令フ
ェッチを効率的且つ高速に行なうため、従来から命令の
先取りという方式がよく用いられて−する。
テップで行なわれる。(1)命令の取り出しく命令フェ
ッチ)、(2)命令の解読、(3)オペランドアドレス
の計算、(4)オペランドの取り出しくオペランドフェ
ッチ)、(5)実行である。この中で、(1)の命令フ
ェッチを効率的且つ高速に行なうため、従来から命令の
先取りという方式がよく用いられて−する。
第1図は従来からの命令先取り方式の概念図を示したも
のである。図に示す如く主記憶装置(キャッシェメモリ
を含む)1から読み出される命令は直接命令処理部3に
送られるのではなく、一旦命令バッファ2に格納された
後、命令処理部3に送られる。命令バッファ2から命令
が取り出されて、命令バッファに空が生じると、命令バ
ッフ12は取出された命令の次あるいは数ステップ先の
命令を主記憶装置1から絖み出して格納する。これが命
令の先取りである。このような動作により、主記憶装置
1からの命令の読み出しが命令処理部8における命令処
理と並行して行なわれ、命令処理のスループットが向上
する。
のである。図に示す如く主記憶装置(キャッシェメモリ
を含む)1から読み出される命令は直接命令処理部3に
送られるのではなく、一旦命令バッファ2に格納された
後、命令処理部3に送られる。命令バッファ2から命令
が取り出されて、命令バッファに空が生じると、命令バ
ッフ12は取出された命令の次あるいは数ステップ先の
命令を主記憶装置1から絖み出して格納する。これが命
令の先取りである。このような動作により、主記憶装置
1からの命令の読み出しが命令処理部8における命令処
理と並行して行なわれ、命令処理のスループットが向上
する。
鮒意図は従来の命令先取方式を適用した仮想計算機シス
テムの一例を示したものである。Iケージ璽ンカウンタ
(以下LOCと称す)4には、次に先取りすべき命令の
仮想ページアドレスが格納されており、命令バッフ12
に保持されている命令が命令処理部8に送られた後、こ
の命令バッファ2に空きが生じると、LOC4からの仮
想ページアドレスがアドレス変換部5によって実ページ
アドレスに変換されて主記憶装置1に与えられ命令の先
取りが行なわれる。主記憶装置10実ページアドレスか
ら読み出された命令は命令バッフ12に格納され、この
格納が終るとLOC4はカウントアツプされて、主記憶
装置l内の次の命令が格納されているアドレス(仮想ア
ドレス)を指す。
テムの一例を示したものである。Iケージ璽ンカウンタ
(以下LOCと称す)4には、次に先取りすべき命令の
仮想ページアドレスが格納されており、命令バッフ12
に保持されている命令が命令処理部8に送られた後、こ
の命令バッファ2に空きが生じると、LOC4からの仮
想ページアドレスがアドレス変換部5によって実ページ
アドレスに変換されて主記憶装置1に与えられ命令の先
取りが行なわれる。主記憶装置10実ページアドレスか
ら読み出された命令は命令バッフ12に格納され、この
格納が終るとLOC4はカウントアツプされて、主記憶
装置l内の次の命令が格納されているアドレス(仮想ア
ドレス)を指す。
上記の命令の先取り動作は、次に処理すべき命令の記憶
装置1内の格納アドレスが、現在処理されている命令の
格納アドレスに絖(アドレスであるという前提に基づい
て行なわれている。従って、分岐、割込み等によ)てこ
の前提が成立しない場合、次に処理すべき命令(分岐先
、割込み先の命令)の格納アドレスが現在処理されてい
る命令の格納アドレスからは予測され得ないアドレスと
なる場合がある。このよ5な場合には、分岐先、割込み
先のアドレスを新たにLOC4にセット(装荷)してか
ら命令先取りを再開しなければならな〜ゝO 上記のよ5な従来の命令先取り方式では、命令を主配憶
装置1から取出すたびにアドレス変換部5によりLOC
4からの仮想ページアドレスを実ページアドレスに変換
しなければならず、このアドレス変換に要する時間だけ
命令処理のスループッFが悪化する欠点があった。
装置1内の格納アドレスが、現在処理されている命令の
格納アドレスに絖(アドレスであるという前提に基づい
て行なわれている。従って、分岐、割込み等によ)てこ
の前提が成立しない場合、次に処理すべき命令(分岐先
、割込み先の命令)の格納アドレスが現在処理されてい
る命令の格納アドレスからは予測され得ないアドレスと
なる場合がある。このよ5な場合には、分岐先、割込み
先のアドレスを新たにLOC4にセット(装荷)してか
ら命令先取りを再開しなければならな〜ゝO 上記のよ5な従来の命令先取り方式では、命令を主配憶
装置1から取出すたびにアドレス変換部5によりLOC
4からの仮想ページアドレスを実ページアドレスに変換
しなければならず、このアドレス変換に要する時間だけ
命令処理のスループッFが悪化する欠点があった。
第3図は上記欠点を解消するために提案された3−
命令先取方式である。この第3図の例と第2図に示した
例との異なる点は、第2図ではLOC4にはアドレス変
換される前のアドレス、即ち仮想アドレスが格納される
が、この第3図ではLOC4にはアドレス変換部5によ
ってアドレス変換された後のアドレス、即ち実ページア
ドレスが格納されている所にある。これにより、アドレ
ス変換部5によってアドレス変換を行なわなければなら
ない場合は、L OC4への初期値設定時のみに限られ
、第2図の例の如く主b11憶装置1にアクセスする毎
にアドレス変換を行なう必要がなくなり、命令先取りを
高速化することができる。
例との異なる点は、第2図ではLOC4にはアドレス変
換される前のアドレス、即ち仮想アドレスが格納される
が、この第3図ではLOC4にはアドレス変換部5によ
ってアドレス変換された後のアドレス、即ち実ページア
ドレスが格納されている所にある。これにより、アドレ
ス変換部5によってアドレス変換を行なわなければなら
ない場合は、L OC4への初期値設定時のみに限られ
、第2図の例の如く主b11憶装置1にアクセスする毎
にアドレス変換を行なう必要がなくなり、命令先取りを
高速化することができる。
しかしながら、第3図に示した提案例には第2図に示し
た従来例にはない問題点があり、以下それについて記す
。第4図及び第5図は仮想記憶方式の概念を示したもの
である。仮想記憶空間6と実記憶空間7はそれぞれペー
ジと呼ばれる容量単位に分割され、両者はページ単位で
対応づけられる。しかし、仮想記憶空間6上では連続し
たべ一4− ジnSn+1、n +2は、実記憶空間7上でも連続し
ているとは限らない。第5図は仮想アドレスと実アドレ
スとの関係を示した図であり、仮想アドレス8はセグメ
ント番号81、ページ番号82、ページ内アドレス83
から成り、これがアドレス変換機構9によって実アドレ
ス10に変換される。
た従来例にはない問題点があり、以下それについて記す
。第4図及び第5図は仮想記憶方式の概念を示したもの
である。仮想記憶空間6と実記憶空間7はそれぞれペー
ジと呼ばれる容量単位に分割され、両者はページ単位で
対応づけられる。しかし、仮想記憶空間6上では連続し
たべ一4− ジnSn+1、n +2は、実記憶空間7上でも連続し
ているとは限らない。第5図は仮想アドレスと実アドレ
スとの関係を示した図であり、仮想アドレス8はセグメ
ント番号81、ページ番号82、ページ内アドレス83
から成り、これがアドレス変換機構9によって実アドレ
ス10に変換される。
即ち仮想アドレス8のセグメント番号81とページ番号
82がアドレス変換機構9によってページアドレス10
1に変換され、実アドレス10はページアドレス101
とページ内アドレス102とから成っている。
82がアドレス変換機構9によってページアドレス10
1に変換され、実アドレス10はページアドレス101
とページ内アドレス102とから成っている。
ところで、プログラムは第S図で示したような仮想アド
レス8で記述されるため、仮想記憶空間6上では連続し
たページを占ることになるが、記憶空間γ上では連続し
たページを割り当てられるとは限らない。従って、仮想
記憶空間6上では連続した2つの命令が、記憶空間7上
ではアドレスの不連続な全く異なるページに置かれると
いう事態が発生する。成るいは、1つの命令の前半部分
と後半部分が実記憶空間γ上では異なるページに置かれ
ることもある。このように、次に先取りすべき命令が直
前に先取りされた命令とは異なるページに置かれている
串を以下ページ渡りと呼ぶ。
レス8で記述されるため、仮想記憶空間6上では連続し
たページを占ることになるが、記憶空間γ上では連続し
たページを割り当てられるとは限らない。従って、仮想
記憶空間6上では連続した2つの命令が、記憶空間7上
ではアドレスの不連続な全く異なるページに置かれると
いう事態が発生する。成るいは、1つの命令の前半部分
と後半部分が実記憶空間γ上では異なるページに置かれ
ることもある。このように、次に先取りすべき命令が直
前に先取りされた命令とは異なるページに置かれている
串を以下ページ渡りと呼ぶ。
第3図に示した提案例では、アドレス変換部5によって
変換されl、−実アドレスが格納されているため、この
実アドレスでページ渡りが発生した場合、これまでL
OC4に格納されていたページアドレスと−j異なるペ
ージアドレスをLOC4に再設定して命令先取りを行な
わなければならないという問題点があり、L OC4の
再設定に時間がとられ命令先取りを効率的に行なうこと
ができないという欠点があった。
変換されl、−実アドレスが格納されているため、この
実アドレスでページ渡りが発生した場合、これまでL
OC4に格納されていたページアドレスと−j異なるペ
ージアドレスをLOC4に再設定して命令先取りを行な
わなければならないという問題点があり、L OC4の
再設定に時間がとられ命令先取りを効率的に行なうこと
ができないという欠点があった。
本発明の目的は、上記の欠点に鑑み、命令屍取りを高速
且つ効率的に行なって命令処理のスループットを向上さ
せた仮想記憶計X機における命令先取り方式を提供する
ことにある。
且つ効率的に行なって命令処理のスループットを向上さ
せた仮想記憶計X機における命令先取り方式を提供する
ことにある。
本発明は、仮想記憶計X@における命令先取り方式にお
いて、命令処理部から転送される仮想ページアドレスを
実ページアドレスに変換するアドレス変換部と、主記憶
装置内の先取りすべき命令が置かれている実ページアド
レスを格納するレジスタ兼カウンタ機能を有するロケ−
シロンカウンタと、このロケ−シロンカウンタの内容に
よりページ渡りを検出する手段と、ページ渡りを検出す
ると命令バッファへの命令先取りを禁止する手段と、ペ
ージ渡りが検出されると新しい実ページアドレスをロケ
−シロンカウンタにセットする手段とを具備し、ロケ−
シロンカウンタにてページ渡りが検出されると命令先取
り動作を禁止すると共に、新しい実ページアドレスをロ
ケ−シロンカウンタに格納した後、命令先取り動作を再
開し、ページ渡り時のみアドレス変換を行な5方式を採
用することにより、上記目的を達成するものである。
いて、命令処理部から転送される仮想ページアドレスを
実ページアドレスに変換するアドレス変換部と、主記憶
装置内の先取りすべき命令が置かれている実ページアド
レスを格納するレジスタ兼カウンタ機能を有するロケ−
シロンカウンタと、このロケ−シロンカウンタの内容に
よりページ渡りを検出する手段と、ページ渡りを検出す
ると命令バッファへの命令先取りを禁止する手段と、ペ
ージ渡りが検出されると新しい実ページアドレスをロケ
−シロンカウンタにセットする手段とを具備し、ロケ−
シロンカウンタにてページ渡りが検出されると命令先取
り動作を禁止すると共に、新しい実ページアドレスをロ
ケ−シロンカウンタに格納した後、命令先取り動作を再
開し、ページ渡り時のみアドレス変換を行な5方式を採
用することにより、上記目的を達成するものである。
以下本発明の仮想記憶計算機における命令先取り方式の
一実施例を図面に従って説明する。第6図は本発明の仮
想記憶計算機における命令先取り方式を適用した仮想計
算機システムの一実施例を7− 示す構成図である。主記憶装置内 101に読出される命令は一一ロ命令バッファ62に保
持された後、命令処理部63に転送される。レジスタ兼
カウンタの機能な有するロケ−シロンカウンタ64には
ベージアト177部641とページ内アドレス部642
が設けられ、実ページアドレスが格納されている。命令
バッファ62に空きが生じると、LOe64からライン
1−02を介して実ページアドレスが主記憶装置61に
与えられる。主記憶装M、61からは、上記実ページア
ドレスに対応する命令が命令バッフ162へ転送されて
命令の先取りが行なわれる。主記憶装置61の命令が命
令/(ッファ62へ保持されるとLOC64はカウント
アツプされて、次の命令の格納されている実ページアド
レスを指す。
一実施例を図面に従って説明する。第6図は本発明の仮
想記憶計算機における命令先取り方式を適用した仮想計
算機システムの一実施例を7− 示す構成図である。主記憶装置内 101に読出される命令は一一ロ命令バッファ62に保
持された後、命令処理部63に転送される。レジスタ兼
カウンタの機能な有するロケ−シロンカウンタ64には
ベージアト177部641とページ内アドレス部642
が設けられ、実ページアドレスが格納されている。命令
バッファ62に空きが生じると、LOe64からライン
1−02を介して実ページアドレスが主記憶装置61に
与えられる。主記憶装M、61からは、上記実ページア
ドレスに対応する命令が命令バッフ162へ転送されて
命令の先取りが行なわれる。主記憶装置61の命令が命
令/(ッファ62へ保持されるとLOC64はカウント
アツプされて、次の命令の格納されている実ページアド
レスを指す。
今、LOC64のページ内アトl/ス都642からライ
ン103にキャリーアウト信号が出力されるとページ波
りが検出され、このキャリーアウト信号がフリップフロ
ップ650セツト端子Sに入力され、このフリップフロ
ップ65をセットする。こ8− のフリップフロップ65がセットされると信号ライン1
04を介してページ渡り信号が・命令処理部63に出力
されて、ページ渡りが発生したことをこの命令処理部6
3に知らせる。これと同時にページ渡り信号は命令バッ
フ1制御部66と主記憶装置アクセス禁止ゲート67に
入力される。このため、命令バック1制御部66から主
記憶装置61へ信号ライン10!Iを介して転送される
アクセス許可信号がゲート67により阻止されると共に
、命令バッフ1制御部66が命令バッファ62への新た
な命令の保持を禁止する信号を出力して、命令先取り機
構の動作を停止させる。
ン103にキャリーアウト信号が出力されるとページ波
りが検出され、このキャリーアウト信号がフリップフロ
ップ650セツト端子Sに入力され、このフリップフロ
ップ65をセットする。こ8− のフリップフロップ65がセットされると信号ライン1
04を介してページ渡り信号が・命令処理部63に出力
されて、ページ渡りが発生したことをこの命令処理部6
3に知らせる。これと同時にページ渡り信号は命令バッ
フ1制御部66と主記憶装置アクセス禁止ゲート67に
入力される。このため、命令バック1制御部66から主
記憶装置61へ信号ライン10!Iを介して転送される
アクセス許可信号がゲート67により阻止されると共に
、命令バッフ1制御部66が命令バッファ62への新た
な命令の保持を禁止する信号を出力して、命令先取り機
構の動作を停止させる。
一方、ページ渡りが発生したことを知った命令処理部6
3は、現在処理中の命令が格納されているページの次の
ページの仮想アドレスのベージ番号とセグメント番号を
アドレス変換部68に送り、ここで、実ページアドレス
変換してライン10&を介してLOCカウンタ64に転
送する。同時に、命令処理部63は、信号ライン106
新ページアドレス転送信号を出力し、これによりライン
105の新しい実ページアドレスがLOC64内のペー
ジアドレス部641にセットされる。なお、仮想ページ
アドレスのページ内アドレスは命令処理部63からライ
ン107を介し直接LOC64のページ内アドレス部6
42に転送されて格納される。又、命令処理部@3から
ライン106に出力される新ページアドレス転送信号は
フリップフロップ65のリセット端子Hに入力され、こ
の7リツプフロツプ6sがリセットされる。すると、7
リツプフロツプ65の信号ライン1040ページ渡り信
号がo −レベルとなり、前述の命令先取り機構の動作
停止を解除する。
3は、現在処理中の命令が格納されているページの次の
ページの仮想アドレスのベージ番号とセグメント番号を
アドレス変換部68に送り、ここで、実ページアドレス
変換してライン10&を介してLOCカウンタ64に転
送する。同時に、命令処理部63は、信号ライン106
新ページアドレス転送信号を出力し、これによりライン
105の新しい実ページアドレスがLOC64内のペー
ジアドレス部641にセットされる。なお、仮想ページ
アドレスのページ内アドレスは命令処理部63からライ
ン107を介し直接LOC64のページ内アドレス部6
42に転送されて格納される。又、命令処理部@3から
ライン106に出力される新ページアドレス転送信号は
フリップフロップ65のリセット端子Hに入力され、こ
の7リツプフロツプ6sがリセットされる。すると、7
リツプフロツプ65の信号ライン1040ページ渡り信
号がo −レベルとなり、前述の命令先取り機構の動作
停止を解除する。
本実施例によれば、LOC64にてページ渡りが検出さ
れると、これを知った命令処理部63が次のページの仮
想ページアドレスをアドレス変換部68にてアドレス変
換して新しい実ページアドレスなLOCa4に格納する
と共に、前記ページ渡りの検出によって、命令バッフ1
制御部66が主記憶装置61及び命令処理部63にて構
成される命令先取り機構の動作を停止させる。その後、
LOC@4に実ページアドレスが格納されると、前記命
令先取り機構の動作停止を解除することにより、ページ
渡りが生じると自動的に新しい実ページアドレスをLO
C64にセットし、又とのページ渡りが発生した時のみ
アドレス変換部68にてアドレス変換を行なえばよいた
め、命令先取り動作を高速且つ効率的に行なうことがで
き、命令処理のスルーブツトを向上させることができる
。
れると、これを知った命令処理部63が次のページの仮
想ページアドレスをアドレス変換部68にてアドレス変
換して新しい実ページアドレスなLOCa4に格納する
と共に、前記ページ渡りの検出によって、命令バッフ1
制御部66が主記憶装置61及び命令処理部63にて構
成される命令先取り機構の動作を停止させる。その後、
LOC@4に実ページアドレスが格納されると、前記命
令先取り機構の動作停止を解除することにより、ページ
渡りが生じると自動的に新しい実ページアドレスをLO
C64にセットし、又とのページ渡りが発生した時のみ
アドレス変換部68にてアドレス変換を行なえばよいた
め、命令先取り動作を高速且つ効率的に行なうことがで
き、命令処理のスルーブツトを向上させることができる
。
以上記述した如く本発明の仮想記憶計算機における命令
先取り方式によれば、命令先取りを高速且つ効率的に行
なって命令処理のスループットを向上させる効果がある
。
先取り方式によれば、命令先取りを高速且つ効率的に行
なって命令処理のスループットを向上させる効果がある
。
第1図は一般的な命令先取り方式の概念を示した図、第
2図は従来の命令先取り方式を適用したシステムの一例
を示す構成図、第3図は新たに提案された命令先取り方
式を適用したシステムの一例を示す構成図、第4図は仮
想記憶空間と実記憶空間の関係を示した図、第5図は仮
想アドレスと11− 実アドレスの一例を示した図、第6図は本発明の仮想記
憶計算機における命令先取り方式の一実施同な示した構
成図。 61・・・主記憶装置、62・・−命令バラ71.63
・・・命令処理部、64・・・ロケーションカウンタ、
65−=7リツプフロツプ、 66・・・命令バッフ1制御部、 67・・・主記憶装置アクセス禁止ゲート代理人 弁理
士 本 1) 崇 12−
2図は従来の命令先取り方式を適用したシステムの一例
を示す構成図、第3図は新たに提案された命令先取り方
式を適用したシステムの一例を示す構成図、第4図は仮
想記憶空間と実記憶空間の関係を示した図、第5図は仮
想アドレスと11− 実アドレスの一例を示した図、第6図は本発明の仮想記
憶計算機における命令先取り方式の一実施同な示した構
成図。 61・・・主記憶装置、62・・−命令バラ71.63
・・・命令処理部、64・・・ロケーションカウンタ、
65−=7リツプフロツプ、 66・・・命令バッフ1制御部、 67・・・主記憶装置アクセス禁止ゲート代理人 弁理
士 本 1) 崇 12−
Claims (1)
- 仮想記憶計算機における命令先取方式において、命令処
理部から転送される仮想アドレスを実ページアドレスに
変換するアドレス変換部と、前記主記憶装置内の先取す
べき命令が置かれている実アドレスを格納するロケ−シ
ーンカウンタと、ロケーシνンカウンタの内容によりペ
ージ渡りを検出する手段と、このページ渡りが検出され
ると命令処理部からの新しい仮想ページアドレスを前記
アドレス変換部にて実ページアドレスに変換しこの新し
い実ページアドレスを前記ロケ−シロンカウンタにセッ
トする手段と、ページ渡りが検出されてから前記新しい
実ページアドレスがロケーシーンカウンタにセットされ
るまで前記主記憶装置及び命令バッファから成る命令先
取機構の動作を一時停止させる手段とを具備したことを
特徴とする仮想記憶計算機における命令先取方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58157778A JPS6051947A (ja) | 1983-08-31 | 1983-08-31 | 仮想記憶計算機における命令先取方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58157778A JPS6051947A (ja) | 1983-08-31 | 1983-08-31 | 仮想記憶計算機における命令先取方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6051947A true JPS6051947A (ja) | 1985-03-23 |
Family
ID=15657085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58157778A Pending JPS6051947A (ja) | 1983-08-31 | 1983-08-31 | 仮想記憶計算機における命令先取方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6051947A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6376015A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | 命令フェッチ制御装置 |
JPS6376016A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | 命令フエツチ方式 |
JPS63149734A (ja) * | 1986-12-15 | 1988-06-22 | Fujitsu Ltd | 命令フェッチ制御装置 |
JPS63149733A (ja) * | 1986-12-15 | 1988-06-22 | Fujitsu Ltd | 命令フェッチ制御装置 |
JPS63149735A (ja) * | 1986-12-15 | 1988-06-22 | Fujitsu Ltd | 命令フェッチ制御方法 |
-
1983
- 1983-08-31 JP JP58157778A patent/JPS6051947A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6376015A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | 命令フェッチ制御装置 |
JPS6376016A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | 命令フエツチ方式 |
JPH0464093B2 (ja) * | 1986-09-19 | 1992-10-13 | Fujitsu Ltd | |
JPS63149734A (ja) * | 1986-12-15 | 1988-06-22 | Fujitsu Ltd | 命令フェッチ制御装置 |
JPS63149733A (ja) * | 1986-12-15 | 1988-06-22 | Fujitsu Ltd | 命令フェッチ制御装置 |
JPS63149735A (ja) * | 1986-12-15 | 1988-06-22 | Fujitsu Ltd | 命令フェッチ制御方法 |
JPH0464094B2 (ja) * | 1986-12-15 | 1992-10-13 | Fujitsu Ltd | |
JPH0528409B2 (ja) * | 1986-12-15 | 1993-04-26 | Fujitsu Ltd |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2565648B2 (ja) | 変換索引バッファのコヒーレンス維持方法及びシステム | |
US5386563A (en) | Register substitution during exception processing | |
US4881170A (en) | Instruction prefetch control apparatus | |
KR100242484B1 (ko) | 캐쉬 메모리 시스템의 성능 최적화 방법 및 장치 | |
US4701844A (en) | Dual cache for independent prefetch and execution units | |
US4777588A (en) | General-purpose register file optimized for intraprocedural register allocation, procedure calls, and multitasking performance | |
JPH0242569A (ja) | ベクター処理システムに用いる文脈スイッチング方法及び装置 | |
JP2677202B2 (ja) | マイクロプロセッサ | |
JPS62221036A (ja) | 計算装置 | |
CN110291507B (zh) | 用于提供对存储器***的加速访问的方法和装置 | |
JPS6051947A (ja) | 仮想記憶計算機における命令先取方式 | |
JPS62102344A (ja) | バツフア・メモリ制御方式 | |
US20080282071A1 (en) | Microprocessor and register saving method | |
EP0156307A2 (en) | Pipelined processor having dual cache memories | |
JPS5991551A (ja) | 分岐先アドレス予測を行なう命令先取り装置 | |
KR950000088B1 (ko) | 데이터처리시스템 | |
EP0101718B1 (en) | Computer with automatic mapping of memory contents into machine registers | |
US5815729A (en) | Method and apparatus for on the fly descriptor validation | |
US7080205B2 (en) | Arrangement and method for reducing the processing time of a data processing device | |
KR930002324B1 (ko) | 기억버퍼를 갖는 마이크로 프로세서 | |
JPS5991554A (ja) | 分岐方向予測を行なう命令先取り装置 | |
JPH0219495B2 (ja) | ||
JPS6235694B2 (ja) | ||
JPS60118932A (ja) | 命令再先取り制御方式 | |
JPS6310451B2 (ja) |