JPS6051947A - 仮想記憶計算機における命令先取方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は計算機の命令処理における命令取り出し方式に
係り、特に仮想記憶計算機における命令先取方式に関す
る。

〔発明の技術的背景〕

一般に、計算機における命令の処理は通常次のようなス
テップで行なわれる。（１）命令の取り出しく命令フェ
ッチ）、（２）命令の解読、（３）オペランドアドレス
の計算、（４）オペランドの取り出しくオペランドフェ
ッチ）、（５）実行である。この中で、（１）の命令フ
ェッチを効率的且つ高速に行なうため、従来から命令の
先取りという方式がよく用いられて−する。

第１図は従来からの命令先取り方式の概念図を示したも
のである。図に示す如く主記憶装置（キャッシェメモリ
を含む）１から読み出される命令は直接命令処理部３に
送られるのではなく、一旦命令バッファ２に格納された
後、命令処理部３に送られる。命令バッファ２から命令
が取り出されて、命令バッファに空が生じると、命令バ
ッフ１２は取出された命令の次あるいは数ステップ先の
命令を主記憶装置１から絖み出して格納する。これが命
令の先取りである。このような動作により、主記憶装置
１からの命令の読み出しが命令処理部８における命令処
理と並行して行なわれ、命令処理のスループットが向上
する。

鮒意図は従来の命令先取方式を適用した仮想計算機シス
テムの一例を示したものである。Ｉケージ璽ンカウンタ
（以下ＬＯＣと称す）４には、次に先取りすべき命令の
仮想ページアドレスが格納されており、命令バッフ１２
に保持されている命令が命令処理部８に送られた後、こ
の命令バッファ２に空きが生じると、ＬＯＣ４からの仮
想ページアドレスがアドレス変換部５によって実ページ
アドレスに変換されて主記憶装置１に与えられ命令の先
取りが行なわれる。主記憶装置１０実ページアドレスか
ら読み出された命令は命令バッフ１２に格納され、この
格納が終るとＬＯＣ４はカウントアツプされて、主記憶
装置ｌ内の次の命令が格納されているアドレス（仮想ア
ドレス）を指す。

上記の命令の先取り動作は、次に処理すべき命令の記憶
装置１内の格納アドレスが、現在処理されている命令の
格納アドレスに絖（アドレスであるという前提に基づい
て行なわれている。従って、分岐、割込み等によ）てこ
の前提が成立しない場合、次に処理すべき命令（分岐先
、割込み先の命令）の格納アドレスが現在処理されてい
る命令の格納アドレスからは予測され得ないアドレスと
なる場合がある。このよ５な場合には、分岐先、割込み
先のアドレスを新たにＬＯＣ４にセット（装荷）してか
ら命令先取りを再開しなければならな〜ゝＯ 上記のよ５な従来の命令先取り方式では、命令を主配憶
装置１から取出すたびにアドレス変換部５によりＬＯＣ
４からの仮想ページアドレスを実ページアドレスに変換
しなければならず、このアドレス変換に要する時間だけ
命令処理のスループッＦが悪化する欠点があった。

第３図は上記欠点を解消するために提案された３− 命令先取方式である。この第３図の例と第２図に示した
例との異なる点は、第２図ではＬＯＣ４にはアドレス変
換される前のアドレス、即ち仮想アドレスが格納される
が、この第３図ではＬＯＣ４にはアドレス変換部５によ
ってアドレス変換された後のアドレス、即ち実ページア
ドレスが格納されている所にある。これにより、アドレ
ス変換部５によってアドレス変換を行なわなければなら
ない場合は、Ｌ　ＯＣ４への初期値設定時のみに限られ
、第２図の例の如く主ｂ１１憶装置１にアクセスする毎
にアドレス変換を行なう必要がなくなり、命令先取りを
高速化することができる。

〔背拳技術の問題点〕

しかしながら、第３図に示した提案例には第２図に示し
た従来例にはない問題点があり、以下それについて記す
。第４図及び第５図は仮想記憶方式の概念を示したもの
である。仮想記憶空間６と実記憶空間７はそれぞれペー
ジと呼ばれる容量単位に分割され、両者はページ単位で
対応づけられる。しかし、仮想記憶空間６上では連続し
たべ一４− ジｎＳｎ＋１、ｎ　＋２は、実記憶空間７上でも連続し
ているとは限らない。第５図は仮想アドレスと実アドレ
スとの関係を示した図であり、仮想アドレス８はセグメ
ント番号８１、ページ番号８２、ページ内アドレス８３
から成り、これがアドレス変換機構９によって実アドレ
ス１０に変換される。

即ち仮想アドレス８のセグメント番号８１とページ番号
８２がアドレス変換機構９によってページアドレス１０
１に変換され、実アドレス１０はページアドレス１０１
とページ内アドレス１０２とから成っている。

ところで、プログラムは第Ｓ図で示したような仮想アド
レス８で記述されるため、仮想記憶空間６上では連続し
たページを占ることになるが、記憶空間γ上では連続し
たページを割り当てられるとは限らない。従って、仮想
記憶空間６上では連続した２つの命令が、記憶空間７上
ではアドレスの不連続な全く異なるページに置かれると
いう事態が発生する。成るいは、１つの命令の前半部分
と後半部分が実記憶空間γ上では異なるページに置かれ
ることもある。このように、次に先取りすべき命令が直
前に先取りされた命令とは異なるページに置かれている
串を以下ページ渡りと呼ぶ。

第３図に示した提案例では、アドレス変換部５によって
変換されｌ、−実アドレスが格納されているため、この
実アドレスでページ渡りが発生した場合、これまでＬ　
ＯＣ４に格納されていたページアドレスと−ｊ異なるペ
ージアドレスをＬＯＣ４に再設定して命令先取りを行な
わなければならないという問題点があり、Ｌ　ＯＣ４の
再設定に時間がとられ命令先取りを効率的に行なうこと
ができないという欠点があった。

〔発明の目的〕

本発明の目的は、上記の欠点に鑑み、命令屍取りを高速
且つ効率的に行なって命令処理のスループットを向上さ
せた仮想記憶計Ｘ機における命令先取り方式を提供する
ことにある。

〔発明の概要〕

本発明は、仮想記憶計Ｘ＠における命令先取り方式にお
いて、命令処理部から転送される仮想ページアドレスを
実ページアドレスに変換するアドレス変換部と、主記憶
装置内の先取りすべき命令が置かれている実ページアド
レスを格納するレジスタ兼カウンタ機能を有するロケ−
シロンカウンタと、このロケ−シロンカウンタの内容に
よりページ渡りを検出する手段と、ページ渡りを検出す
ると命令バッファへの命令先取りを禁止する手段と、ペ
ージ渡りが検出されると新しい実ページアドレスをロケ
−シロンカウンタにセットする手段とを具備し、ロケ−
シロンカウンタにてページ渡りが検出されると命令先取
り動作を禁止すると共に、新しい実ページアドレスをロ
ケ−シロンカウンタに格納した後、命令先取り動作を再
開し、ページ渡り時のみアドレス変換を行な５方式を採
用することにより、上記目的を達成するものである。

〔発明の実施例〕

以下本発明の仮想記憶計算機における命令先取り方式の
一実施例を図面に従って説明する。第６図は本発明の仮
想記憶計算機における命令先取り方式を適用した仮想計
算機システムの一実施例を７− 示す構成図である。主記憶装置内 １０１に読出される命令は一一ロ命令バッファ６２に保
持された後、命令処理部６３に転送される。レジスタ兼
カウンタの機能な有するロケ−シロンカウンタ６４には
ベージアト１７７部６４１とページ内アドレス部６４２
が設けられ、実ページアドレスが格納されている。命令
バッファ６２に空きが生じると、ＬＯｅ６４からライン
１−０２を介して実ページアドレスが主記憶装置６１に
与えられる。主記憶装Ｍ、６１からは、上記実ページア
ドレスに対応する命令が命令バッフ１６２へ転送されて
命令の先取りが行なわれる。主記憶装置６１の命令が命
令／（ッファ６２へ保持されるとＬＯＣ６４はカウント
アツプされて、次の命令の格納されている実ページアド
レスを指す。

今、ＬＯＣ６４のページ内アトｌ／ス都６４２からライ
ン１０３にキャリーアウト信号が出力されるとページ波
りが検出され、このキャリーアウト信号がフリップフロ
ップ６５０セツト端子Ｓに入力され、このフリップフロ
ップ６５をセットする。こ８− のフリップフロップ６５がセットされると信号ライン１
０４を介してページ渡り信号が・命令処理部６３に出力
されて、ページ渡りが発生したことをこの命令処理部６
３に知らせる。これと同時にページ渡り信号は命令バッ
フ１制御部６６と主記憶装置アクセス禁止ゲート６７に
入力される。このため、命令バック１制御部６６から主
記憶装置６１へ信号ライン１０！Ｉを介して転送される
アクセス許可信号がゲート６７により阻止されると共に
、命令バッフ１制御部６６が命令バッファ６２への新た
な命令の保持を禁止する信号を出力して、命令先取り機
構の動作を停止させる。

一方、ページ渡りが発生したことを知った命令処理部６
３は、現在処理中の命令が格納されているページの次の
ページの仮想アドレスのベージ番号とセグメント番号を
アドレス変換部６８に送り、ここで、実ページアドレス
変換してライン１０＆を介してＬＯＣカウンタ６４に転
送する。同時に、命令処理部６３は、信号ライン１０６
新ページアドレス転送信号を出力し、これによりライン
１０５の新しい実ページアドレスがＬＯＣ６４内のペー
ジアドレス部６４１にセットされる。なお、仮想ページ
アドレスのページ内アドレスは命令処理部６３からライ
ン１０７を介し直接ＬＯＣ６４のページ内アドレス部６
４２に転送されて格納される。又、命令処理部＠３から
ライン１０６に出力される新ページアドレス転送信号は
フリップフロップ６５のリセット端子Ｈに入力され、こ
の７リツプフロツプ６ｓがリセットされる。すると、７
リツプフロツプ６５の信号ライン１０４０ページ渡り信
号がｏ　−レベルとなり、前述の命令先取り機構の動作
停止を解除する。

本実施例によれば、ＬＯＣ６４にてページ渡りが検出さ
れると、これを知った命令処理部６３が次のページの仮
想ページアドレスをアドレス変換部６８にてアドレス変
換して新しい実ページアドレスなＬＯＣａ４に格納する
と共に、前記ページ渡りの検出によって、命令バッフ１
制御部６６が主記憶装置６１及び命令処理部６３にて構
成される命令先取り機構の動作を停止させる。その後、
ＬＯＣ＠４に実ページアドレスが格納されると、前記命
令先取り機構の動作停止を解除することにより、ページ
渡りが生じると自動的に新しい実ページアドレスをＬＯ
Ｃ６４にセットし、又とのページ渡りが発生した時のみ
アドレス変換部６８にてアドレス変換を行なえばよいた
め、命令先取り動作を高速且つ効率的に行なうことがで
き、命令処理のスルーブツトを向上させることができる
。

〔発明の効果〕

以上記述した如く本発明の仮想記憶計算機における命令
先取り方式によれば、命令先取りを高速且つ効率的に行
なって命令処理のスループットを向上させる効果がある
。

【図面の簡単な説明】

第１図は一般的な命令先取り方式の概念を示した図、第
２図は従来の命令先取り方式を適用したシステムの一例
を示す構成図、第３図は新たに提案された命令先取り方
式を適用したシステムの一例を示す構成図、第４図は仮
想記憶空間と実記憶空間の関係を示した図、第５図は仮
想アドレスと１１− 実アドレスの一例を示した図、第６図は本発明の仮想記
憶計算機における命令先取り方式の一実施同な示した構
成図。 ６１・・・主記憶装置、６２・・−命令バラ７１．６３
・・・命令処理部、６４・・・ロケーションカウンタ、
６５−＝７リツプフロツプ、 ６６・・・命令バッフ１制御部、 ６７・・・主記憶装置アクセス禁止ゲート代理人　弁理
士　本　１）　崇 １２−

Claims (1)

【特許請求の範囲】
1. 仮想記憶計算機における命令先取方式において、命令処
   理部から転送される仮想アドレスを実ページアドレスに
   変換するアドレス変換部と、前記主記憶装置内の先取す
   べき命令が置かれている実アドレスを格納するロケ−シ
   ーンカウンタと、ロケーシνンカウンタの内容によりペ
   ージ渡りを検出する手段と、このページ渡りが検出され
   ると命令処理部からの新しい仮想ページアドレスを前記
   アドレス変換部にて実ページアドレスに変換しこの新し
   い実ページアドレスを前記ロケ−シロンカウンタにセッ
   トする手段と、ページ渡りが検出されてから前記新しい
   実ページアドレスがロケーシーンカウンタにセットされ
   るまで前記主記憶装置及び命令バッファから成る命令先
   取機構の動作を一時停止させる手段とを具備したことを
   特徴とする仮想記憶計算機における命令先取方式。