JPS6051076A - Picture processing method - Google Patents

Abstract

PURPOSE:To decode coded data to serial data by restoration processing and lower occupancy rate of a multi-bus by making restored data of picture data different according to the kind of picture data. CONSTITUTION:A printer 2 and a reader 1 are connected to a multi-data bus 1-11 of a picture processing system through an RF adapter 3. Further, a main CPU4, a memory 5, a disk controller 6 and a circuit controlling circuit 9 are connected to the bus 1-11. When reproducing picture data from a communication circuit of this system, picture data stored in the memory 5 is read out to the adapter 3 through the bus 1-11, and different restoration processing of picture data is made according to the kind of picture data. Coded data are decoded to serial data by restoration processing, and printed by a printer 2. Picture data read by the reader 1 are coded by the adapter 3 to lower occupancy rate of the bus 1-11.

Description

【発明の詳細な説明】 本発明は、ラインシリアルなディジタル画像信号の圧縮
、伸長処理等を施して伝送する画像処理方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image processing method that performs compression, expansion, etc. on a line-serial digital image signal and then transmits the signal.

近年、ＣＣＤに代表される固体撮像素子等の充電変換素
子によって画像を読取り、ディジタル信号に変換して、
画像処理を施しディジタル伝送路により伝送し、さらに
レーザビームプリンタ等により再度画像を再現するディ
ジタルコピア、ファクシミリが考えられている。In recent years, images have been read by charging conversion elements such as solid-state image sensors such as CCDs, and converted into digital signals.
Digital copiers and facsimile machines are being considered that perform image processing, transmit the image via a digital transmission path, and then reproduce the image again using a laser beam printer or the like.

これらのデジタル画像処理装置線、画メ信号の伝送、　
著積のために、デジタル信号に圧縮、伸長処理を施し、
データ量を減少させる処理をすることができる。These digital image processing device lines, image signal transmission,
In order to increase the density, the digital signal is compressed and expanded,
It is possible to perform processing to reduce the amount of data.

ところが、デジタル配弁装置は、高速、高画質の要求と
扱うデータ量の増加とあいまって。However, digital valve control devices require higher speeds, higher image quality, and an increase in the amount of data handled.

高速なデジタル画像信号処理が要求されておシ、読取ら
れるデジタル画像信号シリアルタイムで、圧縮、伸長、
伝送する仁とは技術的に困難であった。High-speed digital image signal processing is required, and digital image signals to be read can be compressed, decompressed, and compressed in real time.
Transmission was technically difficult.

又高速に読取られたデジタル信号を一旦ページメモリに
記憶した後、圧縮、伸長の処理速度に合わせて読み出し
１画像処理する処理速度変換手段を用いるとこの場合ペ
ージメモリは、読取られた画情報をそのまま記録しなけ
ればならないため、大容量で高価になるとともに、制御
も複雑になるという欠点が生ずる。In addition, after storing the digital signal read at high speed in the page memory, a processing speed conversion means is used to read out and process one image according to the processing speed of compression and decompression. In this case, the page memory stores the read image information. Since it has to be recorded as is, it has the drawbacks of a large capacity, high cost, and complicated control.

又１画像のパターン配列によっては圧縮処理によって、
画像の情報量が増大してしまう場合も考えられる１例を
取るならば、ＭＯｌｉｆｌｅｄＨｕｆｆｍａｎの１次元
ランレングス符号化方式で社ａ１ビット、白１ビットの
２ビツトの情報が。Also, depending on the pattern arrangement of one image, compression processing may
To take one example of a case where the amount of information in an image may increase, the one-dimensional run-length encoding method of MOrifled Huffman uses 2 bits of information, 1 bit for white and 1 bit for white.

符号化により９ビツトに増加してぃまり、このように情
報量の増加により、伝送路の転送能力を超えてしまった
り、伝送路の占有時間が長くなるという欠点がある。The number of bits is increased to 9 bits by encoding, and this increase in the amount of information has drawbacks such as exceeding the transfer capacity of the transmission line and lengthening the time the transmission line is occupied.

また１両偉読取り装置と、記録装置とで画素密度や画像
処理速度が異る場合など、相互に接続し、デジタル画情
報の受け渡しが色ゎめて困難であったり、あるいは全く
不可能であったりして、画素密度や、速度の乗合のため
に、ページメモリ等のバッファ手段が必要となシ、装置
が高価になっていた。In addition, if the pixel density or image processing speed of the single-capacity reading device and the recording device are different, it may be extremely difficult or completely impossible to connect them to each other and exchange digital image information. In order to increase pixel density and speed, a buffer means such as a page memory is required, and the device becomes expensive.

又各糊情報処理、伝送の為に使われているマルチパスを
介して画像データを電子ファイル装置や、通信変■部へ
伝送する場合、ある時間継続してバスを専有してしまい
、バスの使用効率が悪くなることがある。In addition, when transmitting image data to an electronic file device or a communication converter via the multi-path used for each glue information processing and transmission, the bus may be monopolized for a certain period of time, causing the bus to become unavailable. Usage efficiency may deteriorate.

本発明状上記の問題点を解決するもので、ページメモリ
等の大量容、高価なメモリなしに、高画素密度のデジタ
ル画像信号の圧縮、又り復元伸最処理を実現することを
目的とする。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems, and to realize compression, decompression, and decompression of high pixel density digital image signals without the need for large-capacity, expensive memory such as page memory. .

また１本発明は中間調を再現すべくディザ処理されたデ
ジタル信号のような圧縮効果の悪い画信号でも効果的な
画情報の減少が実現できる装置を提供する。Another aspect of the present invention provides an apparatus that can effectively reduce image information even in image signals with poor compression effects, such as digital signals that have been dithered to reproduce halftones.

また本発明は読取シ装置と記録装置の画素密度、情報量
、画像信号速度が異る装置間で画情報の伝送を行う際に
、読取り装置書き込み装置に特別な機能の追加、変更を
することなく、簡単で、汎用性のある画像データ変換装
置を提供する。The present invention also provides for adding or changing special functions to the reading device and writing device when transmitting image information between the reading device and the recording device, which have different pixel densities, information amounts, and image signal speeds. To provide a simple, versatile image data conversion device.

また本発明はマルチパスラインを介して画像情報を伝送
、格納する場合、マルチパスラインの専有度を低くする
ことを、目的とする。Another object of the present invention is to reduce the degree of exclusive use of multipath lines when transmitting and storing image information via multipath lines.

又本発明状ファクシミリ、衛星通信等によシ画像を遠方
送信、受信する場合１通信部側に圧縮部、復号部を設け
るのではなく、原稿読取部。In addition, when transmitting and receiving images over long distances by facsimile, satellite communication, etc., the present invention does not require a compression section and a decoding section on one communication section side, but a document reading section.

プリンタ部に設けることによシ、マルチパスラインの専
有度を低くすることを目的とする。By providing it in the printer section, the purpose is to reduce the degree of exclusive use of the multipath line.

又本発明１ｄ−ｒルチバスラインの伝送、処理速度よシ
遅い読取部、プリンタ部をマルチパスラインに接続する
ことのできるインタフェースを目的とするう 以下、実施例により本発明の説明を行なう。Further, the present invention is directed to an interface capable of connecting a reading section and a printer section, which are slower than the transmission and processing speed of the present invention 1d-r multi-path line, to the multi-path line.

第１図は１本発明を適用可能なシステムブロック図であ
る。FIG. 1 is a system block diagram to which the present invention can be applied.

リーダ１は、原稿を例えばＯＯＤイメージセンサを使用
して読み取シアナ鴛グ・デジタル変換を行なった後にシ
ェーディング補正、２値化処理等を行ないデジタル画像
信号として外部回路に出力する。The reader 1 reads a document using, for example, an OOD image sensor, performs Cyan-to-digital conversion, performs shading correction, binarization processing, etc., and outputs the signal to an external circuit as a digital image signal.

プリンタ２は、例えばレーザー・ビーム・プリンタ（Ｌ
ＢＰ）の様にデジタル画像信号をプリント用紙上に像形
成するための装置である。リーダ１とプリンタ２と杜直
接接続することによシ複写装置として動作することが可
能である。本爽施例においては、リーダ１、プリンタ２
間を接続インターフェースを利用しリーダ１．プリンタ
２に大きな変更を加えることなくファクシミリ装置の機
能を追加するように構成されている。The printer 2 is, for example, a laser beam printer (L
This is a device for forming an image of a digital image signal on printing paper, such as BP). By directly connecting the reader 1 and printer 2, it is possible to operate as a copying device. In this example, reader 1, printer 2
Use an interface to connect between reader 1. The printer 2 is configured to add the function of a facsimile machine without making any major changes to the printer 2.

ＲＰアダプタ３はリーダ１．プリンタ２間のデジタル画
像信号をコンピュータ・バス１１で取り扱い可能なよう
に変換するための変換回路である。コンピュータ・バス
１１は例えばインテル社のマルチ・バスのようなもので
あす、最大数Ｍワード／ＧθＣの伝送速度のもので、バ
スの主要な制御を行なうメインＣＰＵ　４、メモリ５、
ディスク・コント四−２６、回線制御回路９等がＲＰア
ダプタ３とともに基板の形で互いに接続され情報の転送
を行なう。RP adapter 3 is reader 1. This is a conversion circuit for converting a digital image signal between the printers 2 into one that can be handled by the computer bus 11. The computer bus 11 is, for example, Intel's Multi-Bus, which has a transmission speed of up to M words/GθC, and includes a main CPU 4 that performs the main control of the bus, a memory 5,
The disk controller 4-26, line control circuit 9, etc. are connected to each other in the form of a board together with the RP adapter 3 to transfer information.

リーダ１で読み取られた原稿像データはＲＰアダプタ５
で変換され一旦メモリ５に記憶され必要に応じてさらに
ディスク・コントリーラ６を介して磁気ディスク７やフ
ロッピ・ディスクＢに記憶される。記憶されたデータ社
回線制御回路９（モデム他）、カプラ１０を介して通信
回線に送られる。The original image data read by the reader 1 is sent to the RP adapter 5.
The data is converted and temporarily stored in the memory 5, and further stored on the magnetic disk 7 or floppy disk B via the disk controller 6 as necessary. The stored data is sent to the communication line via the line control circuit 9 (modem, etc.) and the coupler 10.

逆に通信回線より送られた原稿像データはカプラ１０、
回線制御９を介してメモリ５に記憶され、必要に応じ同
様にディスク・：Ｉ／ドロー２６によシ磁気ディス°り
７、フロッピ・ディスク８に記憶される。記憶されたデ
ータ＄−１，ＲＰアダプタ５を介してプリンタ２に送ら
れ、プリント紙上に像形成される。Conversely, the original image data sent from the communication line is sent to the coupler 10,
The data is stored in the memory 5 via the line control 9, and is similarly stored in the magnetic disk 7 and floppy disk 8 by the disk drive 26 as required. The stored data $-1 is sent to the printer 2 via the RP adapter 5, and an image is formed on print paper.

これら一連のファクシミリ動作はメインｃｐｕ４が管理
を集中して行なう。These series of facsimile operations are centrally managed by the main CPU 4.

もに、シリアルなデジタル画像信号を送出する原稿読取
シ装置で多シ、１２イン分の長さのＣ０ＤＫよシ主走査
をし、　ＣＯＤ又は結像系を所定の速度で移動させて副
走査をする。主走査、副走査方向ともにａ　ｏ　ｏ　ｂ
ｐｔ　（ビット／インチ）の分解能で読取るものである
。In general, a document reading device that sends out serial digital image signals performs main scanning across a 12-inch long CODK, and sub-scanning is performed by moving the COD or imaging system at a predetermined speed. do. Both main scanning and sub-scanning directions are a o o b
It is read with a resolution of pt (bits per inch).

１−２は原稿読取り部からのビット形式の画像デー／　
ｖｉ４ｅｏを符号化などの手法により圧縮する回路であ
り、本集施例においては、周知の２ン長符号化方式の回
路を用いている。１−ｓ杜。1-2 is the bit format image data from the original reading section.
This is a circuit that compresses vi4eo using a method such as encoding, and in the examples of this collection, a circuit of a well-known two-length encoding method is used. 1-s Mori.

ビット・シリアルな画像データｖｉｄｅｏをノ（ラレル
形式に変換するシリアルノくラレル変換部（以下日→Ｐ
変換部と称する）である、　１−４　、１−５そして１
−６　、１−７は各々ペアで働くダブルノ（ソファメモ
リで、１−２　、　ｉ−５で得られる１２イン分の画像
データを書き込み読出しがでちる容量を持ち、１−４（
１−６）に画像データを書き込んでいる時に、１−５（
１−７）よシ画像データを読み出すといった動作をする
＋　１−８　、１−９１１咎々のダブルバッファメモリ
にデータ１１込みアドレスを与えるためのライトアドレ
スカウンタである。Serial conversion unit that converts bit-serial image data video to the serial format (hereinafter referred to as →P
1-4, 1-5 and 1
-6 and 1-7 are double memory (sofa memories) that work in pairs, and have the capacity to write and read 12 inches of image data obtained from 1-2 and i-5, and 1-4 (
When writing image data to 1-6), 1-5(
1-7) This is a write address counter for giving an address including data 11 to the double buffer memory of +1-8 and 1-911 for operations such as reading image data.

１−１０は１−２の画像圧縮部と、１−３の８→Ｐ変換
部よυ得られた変換データの大小を判定する比較器でう
）、その出力でセレクタ１−２６を制御してデータ量の
少ない方の変換ロジックからの変換画像データをマルチ
パス（コンピュータバス）システム１−１１に提供する
。変換画像デ圧縮画儂データの復号部の栴成は以下の様
になる１−５０、１−４１社圧縮データ供給元であるマ
ルチパスシステム１−１１からのデータ転送と復元四シ
ックの圧縮データ読取りの同期をとるだめのダブルバッ
ファであり、１−４１のリードアドレスカクンタに同期
してマルチパスシステム１−１１にデータ要求を発信す
る。１−３２はダブルバッファよシ読出した圧縮データ
の属性を判定し、使用する復元ロジックを選択するセレ
クタ四シックである。１−３３は１−２の圧縮部に対応
した復号部であり、１−３４杜１−４のＳ→Ｐ変換器に
対応したバツレル→シリアル変換部（以下φ変換部と称
す。）である。1-10 is a comparator that determines the magnitude of the converted data obtained from the image compression section 1-2 and the 8→P conversion section 1-3), and its output controls the selector 1-26. Then, the converted image data from the conversion logic with the smaller amount of data is provided to the multipath (computer bus) system 1-11. The structure of the decoding unit of the converted image decompressed image data is as follows: 1-50, 1-41 Data transfer and restoration from Multipath System 1-11, the compressed data supplier It is a double buffer for synchronizing reading, and sends a data request to the multipath system 1-11 in synchronization with the read address kakunta of 1-41. 1-32 is a selector 4 which determines the attribute of the compressed data read from the double buffer and selects the restoration logic to be used. 1-33 is a decoding unit corresponding to the compression unit 1-2, and 1-34 is a serial conversion unit (hereinafter referred to as φ conversion unit) corresponding to the S→P converter of 1-4. .

以上の復元手段によってビットシリアルの形式で得られ
た画像信号を来復続出しし、副走査方向の画素密度の変
換を行うためのＲＡＭが１−５５である。このＲＡＭの
出力を１−４５のプリンタで再現する。The RAM 1-55 is used to continuously output the image signal obtained in bit serial format by the above restoration means and to convert the pixel density in the sub-scanning direction. The output of this RAM is reproduced by printer 1-45.

本実施形では１画像の圧縮は原稿読取シ部１−１からの
１ライン読取り終了に対応する同期信号ＨＢＹＮＯに同
期して行なわれ１画像の復元性プリンタ１−４５よシの
同期信号Ｄ−１１８ＹＮＯ（ＬＢプリンタの場合１ライ
／ビームスキャン終了に対応）に同期して行われる。と
ζろで圧縮あるいは復元回路に与えるこれらの同調信号
をゲートして、圧縮あるいは復元回路に与えることによ
り画素密度の変換１画像の拡大、縮小を行りことがでへ
る。このための同期信号ゲート手段が、１−１２のＨ８
ＹＮＯ，Ｖｌｅｏ　Ｅｎａｂｌｅゲート目シックであり
、１−３６のＤ−Ｈｅ！ＮＯゲートロジックでめる。In this embodiment, the compression of one image is performed in synchronization with the synchronization signal HBYNO corresponding to the end of reading one line from the document reading section 1-1, and the synchronization signal D- of the printer 1-45 is restored. This is performed in synchronization with 118YNO (corresponding to the end of one light/beam scan in the case of an LB printer). By gating these tuning signals given to the compression or decompression circuit and giving them to the compression or decompression circuit, it is possible to convert the pixel density and to enlarge or reduce one image. The synchronization signal gate means for this purpose is H8 of 1-12.
YNO, Vleo Enable gate eye chic, 1-36 D-He! It is determined by NO gate logic.

以下１本実施例での回路の動作を説明する。The operation of the circuit in this embodiment will be explained below.

（圧縮回路） 第１図の２点ｆＩｆｉ綜左側が圧縮回路であり、原稿読
取９部１−１よシのデジタル画像信号を処理して１−１
１のマルチパスシステムに転送する。(Compression circuit) The compression circuit is on the left side of the two points fIfi in Figure 1, and processes the digital image signals of the original reading section 1-1 and 1-1.
1 multipath system.

原稿読取９部よシの出力信号とその信号形式をｗＪ２図
に示す。Figure wJ2 shows the output signals of the nine original reading units and their signal formats.

Ｎ稿読取り部よりの信号は、１ライン各の区間信号であ
るＨＢＹＮＯと画像情報転送りロックであるＶｉｄｅｏ
　０１ｏＣｋとシリアル画像信号の”ｉ’１ｄｅ。The signals from the N document reading unit are HBYNO, which is a section signal for each line, and Video, which is an image information transfer lock.
01oCk and "i'1de" of the serial image signal.

とＨＥＩＹＮＯと次のＨＢＹＮＯまでの１ライン区間中
で実際に画像信号が有効であることを示すＶｉｄｅ。VIDE indicates that the image signal is actually valid within one line section from HEIYNO to the next HBYNO.

Ｅｎａｂ：Ｌｅからなりている。Consists of Enab:Le.

ＨＢＹＮＯはＶｉｄｅｏ　０１０ａｋに同期して１クロ
ツク分出力されるわ′ｔた、本爽施例に用いた読取）部
は最大主走査長が８％インチで４００　ｂｐｆｌの分解
能でｒＣ取るため、１ラインとして、？１４１１１０ピ
ットの画像データが送出される。そのためＶｘｄｅｏ　
ＥｎａｂｌｅのＨ１ｇｈレベルの区間（画像有効区間）
は、’Ｖｉｄｅｏ　０１０ｃｋ　５、．４００クロツク
分でおる。HBYNO is output for one clock in synchronization with Video 010ak.The reading section used in this example has a maximum main scanning length of 8% inch and rC is taken at a resolution of 400 bpfl, so one line is output. As,? Image data of 141,110 pits is sent. Therefore Vxdeo
Enable H1gh level section (image valid section)
'Video 010ck 5,. It takes about 400 clocks.

これらの信号性１画像データ圧縮部１−２と１−３のｓ
／ｐ変換部に同時に与えられ訃のおの独立にパラレルデ
ータを生成し、１−２のコード化データは１−Ａ　、　
１−５のダブルバッファに、１−３からノハラレルテ／
ｉ；１１−６．１−７のダブルバッファに書かれる。ダ
ブルバッファへの書き込み動作をコントロールするのが
、１−８　、１−９のＷｒｉｔｅアドレスカウンタであ
る。各カウンタＢ　ｖｌａｅ。s of these signal quality 1 image data compression units 1-2 and 1-3.
/p converter at the same time to generate parallel data independently for each deceased, coded data of 1-2 is 1-A,
1-5 double buffer, Nohara Rerte from 1-3/
i; written to the double buffer of 11-6.1-7. Write address counters 1-8 and 1-9 control the write operation to the double buffer. Each counter B vlae.

Ｅｎａｂｌｅによシ初期化される。１−８のカウンタは
１−２の圧縮部からの画像コード化に同期したりロック
によりカウント動作し、１−９のカウンタは、１−３の
Ｓ→Ｐ変換部の変換動作に同期したクロックでカウント
動作する。また、タープルバッファの切ヤ換え動作はＨ
８ＹＮＯ信号の人力によｊｐｌ−１３のトグルクリップ
フロップが１ライン毎に状態が変化することによ゛シ１
−１８　、１−１９　。It is initialized by Enable. The counters 1-8 count in synchronization with the image encoding from the compression unit 1-2 or by locking, and the counters 1-9 operate with a clock synchronized with the conversion operation of the S→P conversion unit 1-3. The count works. In addition, the switching operation of the triple buffer is
The state of the toggle clip flop of jpl-13 changes every line by the manual input of the 8YNO signal.
-18, 1-19.

１−２０　、１−２１　、１−２２　、１−２４　の各
々アドレスセレクタ、データセレクタの働きによシなさ
れる。1-20, 1-21, 1-22, and 1-24 are operated by the address selector and data selector, respectively.

伺Ｒｅａｄアドレスデータ欧マルチパスからアドレスバ
ッファ１−２９を介して入力されるもので、マルチパス
同期で各バッファがリードされデータが送られる。Read Address Data This is input from the European multipath via the address buffers 1-29, and each buffer is read and data is sent in synchronization with the multipath.

以上の圧縮部の回路の動作を一図のタイミングチャート
に表わす。８→ア変換部１−３は画像信号を１４ビツト
パラレルに変換するので、Ｖｉｄｅｏ　０１ｏａｋの１
４個でＷｒｉｔｅアドレスカウンタに１クロツクのクロ
ック人力を発生する。この場合１２イン３４００クロツ
クのＶｉｄｅｏ　０１ｏｃｋＫよ）アドレスカウンタ出
力は、Ｏから４２までカウントすることになる。これは
メモリ容量２５６ワードに対応する９また。解倖度を％
におとし工、２００　ｂｐｉでシリパラ変換した場合−
Ｋは、２８クロツクのＶｉｄｅｏ　Ｃ１ｏｃｋでアドレ
スカウンタが１だけ出力状態が変化し、３４００クロツ
ク（７）　Ｖｉｄｅｏ　０１ｏａｋ　Ｋ　ｊ　ｊｌ）　
１２２まで計数される。このように８→Ｐ変換部用のア
ドレスカウンタ１−９は、１主走査区間で定常的なカウ
ント動作をするが、ラン長圧縮データ用のＷｒｉｔｅア
ドレスカウンタ１−８の動作性様子が異なる。The operation of the circuit of the compression section described above is shown in the timing chart of FIG. 8→A converter 1-3 converts the image signal to 14-bit parallel, so 1 of Video 01oak
Four clocks generate one clock power for the write address counter. In this case, the address counter output (Video 01ockK of 12 in 3400 clocks) will count from 0 to 42. This corresponds to a memory capacity of 256 words. Dissolution degree %
Niotoshi, when serially converted at 200 bpi -
For K, the output state of the address counter changes by 1 at Video C1ock of 28 clocks, and the output state of K changes by 1 at 3400 clocks (7) Video 01oak K j jl)
It is counted up to 122. As described above, the address counter 1-9 for the 8→P converter performs a steady counting operation in one main scanning section, but the write address counter 1-8 for run length compressed data has a different operational behavior.

１−２の画像データ圧縮部はＶｉｄｅｏ信号の１つの状
態が何りロック分連続したかをコード化し、出力するも
のであるから、１−８のＷｒｉｔｅアドレスカウンタへ
のクロック入力は１ｃＬｅｏ信号の状態が変化するたび
に発生する。そのため１ラインの５４００ビツトの画信
号により、アドレスカウンタには１ククツクから３４０
０クロツクまでのクロックが入力されることになる。す
な、ワら、１−９のアドレスカウンタの出力が１ライン
毎に一定でおるのに対して１−８のカウンタ出力は１〜
３４００までの値をとる。ここで１−２と１−３の各画
像変換部でどちらの変換データが少ないかは、このアド
レスカウンタの値を比較することによυ判定される。変
換データ量は、’Ｖ１ｄ＠ｏ　Ｅｎａｂｌｅの後端で決
定されるので、その時の値を１−１４　、１−１５　の
ツリツブフロップにラッチし、各ツリツブフロップの値
を１−１０の比較器で比較し、その出力をライン同期信
号Ｈ８ＹＮＯによって１−２５のフリップ７０ツブに２
ツチする。この７リツプフロツプの出力状態によって１
−１１のマルチパスシステムに読み取らすデータのセレ
クトを１−２６のセレクタで行う。また、１−８のラン
長データ用のアドレスカウンタに入力されるクロック数
がメモリの許容量（２５６ワー　ド）を超えた場合に本
、１−２４のＯＲゲートのもう一方の入力より１−２６
のセレクタをシリパラ変換からのデータを選択するよう
に設定する。Since the image data compression unit 1-2 encodes and outputs the number of locks in which one state of the Video signal continues, the clock input to the Write address counter 1-8 is the state of the 1cLeo signal. Occurs every time there is a change. Therefore, with one line of 5,400-bit image signal, the address counter has 340 bits from 1 kkuts.
Clocks up to 0 clock will be input. Well, the output of the address counter 1-9 is constant for each line, but the output of the counter 1-8 is constant from 1 to 1.
Takes values up to 3400. Here, which of the image converters 1-2 and 1-3 has less converted data is determined by comparing the values of the address counters. The amount of conversion data is determined at the rear end of 'V1d@o Enable, so the value at that time is latched to the tree tube flops 1-14 and 1-15, and the values of each tree tube flop are compared with the comparator 1-10. , its output is sent to the flip 70 tube of 1-25 by the line synchronization signal H8YNO.
Tsuchi. 1 depending on the output state of this 7 lip-flop.
Selector 1-26 selects data to be read by the multipath system 11. Also, if the number of clocks input to the address counter for run length data of 1-8 exceeds the memory capacity (256 words), the other input of the OR gate of 1-24 26
Set the selector to select the data from the serial-to-parallel conversion.

ここで、１−４〜１−７のバッファＲＡＭに書かれるデ
ータについて第５図によシ説明する。１−２゜１−５の
画像変換部からの１ライン分のデータはＲＡＭの１番地
から１６ビツトパラレルな形で２番地、３番地とアドレ
スを増しながら順次書き込まれる。そのデータの形式は
以下のようになる。Here, the data written to the buffer RAMs 1-4 to 1-7 will be explained with reference to FIG. One line of data from the image conversion section 1-2 and 1-5 is sequentially written from the first address of the RAM in 16-bit parallel fashion to addresses 2 and 3 while increasing the addresses. The format of the data is as follows.

圧縮部１−２のラン長符号データの場合は、（ａ）の如
くなシ、Ｓ→Ｐ部１−３からのデータはＲＡＭ１−６．
１−７に（ｂ）の形で書かれる。この場合、１４．１５
ビツト目の１１０は０〜１３ビツト目が画像データであ
ることを示すものである。In the case of the run length code data of the compression section 1-2, the data from the S→P section 1-3 is stored in the RAM 1-6.
1-7 is written in the form (b). In this case, 14.15
The bit 110 indicates that the 0th to 13th bits are image data.

セして１ライン分の書き込みが終了した時点で、１−１
４　、１−’ｊ５にラッチされたアドレスカウンタの値
に、１ラインの開始の識別コードを付加して、ＲＡＭの
０番地に書き込む。その形式％式％ −５００番地に書き込まれるデータの１３ビツト目に社
１が、ＲＡＭ　１−６　、１−７の１３ビツト目には０
が書かれる。また、１５ビツト目、１４ビツト目は識別
コードであシ５ライン毎の区切りのデータか実際の画像
データか否かを区別するためのものである。When the writing for one line is completed, 1-1
4. Add the identification code of the start of one line to the value of the address counter latched at 1-'j5 and write it to address 0 of the RAM. The format % expression % The 13th bit of the data written to address -500 is 1, and the 13th bit of RAM 1-6, 1-7 is 0.
is written. Furthermore, the 15th and 14th bits are identification codes and are used to distinguish whether the data is divided into five lines or actual image data.

このように、ライン旬の同期信号によって、１−２．１
−！５０２つの画像変換器は、おのおの独立にＲＡＭに
変換データを臀込むが、実際に読出されるのはどちらか
一方のみであシ、前述のようＫそれはｌＦき込み動作中
のアドレスカウンタ１−８　、１−９の値によって決定
されるや１−１１のマルチパスシステムはＨＥＩＹＮＣ
（Ｆｌ　号による割り込そ、信号を１−２７より受けて
、ＲＡＭに書かれた１ライン分の変換データ（１２イン
前の）の読取りを開始する。この貌取り速度はＨ８ＹＮ
Ｃの一区間中にＲ７１Ｃｉｉかれている有効データを読
み出しうるに十分なスピードでなけれはならない。まず
１−１１のマルチパスシステムは１−２７からのデータ
読取シ猥求償号をメインＣＰＵ　４又はディスクコント
１−２６に送シそこでそれを中１定しリードアドレスデ
ータを出力してＲＡＭの０番地からデータの胱出しを開
始する。In this way, depending on the synchronization signal of the line, 1-2.1
-! Each of the 50 two image converters stores conversion data in the RAM independently, but only one of them is actually read out. , determined by the values 1-9 and 1-11 multipath systems are HEIYNC
(When the signal is interrupted by Fl, the signal is received from 1-27, and reading of one line of conversion data (12 inputs earlier) written in the RAM is started.
The speed must be sufficient to read the valid data stored in one section of R71Cii. First, the multipath system 1-11 sends the data read request code from 1-27 to the main CPU 4 or disk controller 1-26, sets it to 1, outputs the read address data, and 0 of the RAM. Start collecting data from the address.

０番地には、１番地以後のアドレスに入っている１ライ
ン分のデータのタイプが書かれているので、そのデータ
長井だけデータを取シ込みマルチパスに接続されている
他のディスク等のメモリ装［５〜８や１通信制ｖ９部９
にこのデータを送る。この場合データ長をＣＰＵ又はコ
ント四−２６によシ判断してリードアドレスデータの出
力制御をすることでＲＡＭの不要なデータを読出す必要
がなく、マルチパスの占有時間が最少限ですむという利
点がある。At address 0, the type of data for one line contained in addresses after address 1 is written, so only that data is transferred to the memory of other disks, etc. connected to the multipath. [5-8 and 1 communication system v9 part 9
Send this data to. In this case, by determining the data length by the CPU or controller 4-26 and controlling the output of read address data, there is no need to read unnecessary data from RAM, and the time occupied by multipath can be minimized. There are advantages.

よって読取ったデータを圧縮して送る際の１ライン優に
空時間を作る也とができ、マルチパスをその間ｆｆＦ放
することができる。つまシディスク６のデータを回線制
卸によシ通信する等にパスを漸動利用できる。Therefore, it is possible to create idle time of just one line when compressing and transmitting the read data, and the multipath can be freed from FFF during that time. The path can be gradually used to communicate data on the disk 6 to the line controller.

次に、圧縮データの画素密度の変換につき手法について
説明する。これによシ画像データの縮少を行なうことが
でき、又記録画素密度の小さい記録装置にＪ■稿読取シ
銭装を・適応させることができる。Next, a method for converting the pixel density of compressed data will be explained. This makes it possible to reduce the image data, and also makes it possible to adapt the J2 document reading system to a recording device with a small recording pixel density.

即ち読取り画像が文字画像の場合など４００ｂｐｉの高
解像度が必要とされない場合がある。That is, there are cases where a high resolution of 400 bpi is not required, such as when the read image is a character image.

その場合には解像度をおとして転送した方が。In that case, it is better to lower the resolution and transfer.

転送時間が短縮され、マルチパスの専有時間を少なくし
、ディスクメモリ等の中間バッファメモリの使用効率も
上がシ経済的である。また、画像記録装置側で画像縮少
機能がない場合には、縮少を必要とするとき送信１！Ｉ
＋で圧縮しなければならない。記録装置側に拡大機能を
もたしめることで送信側での情報量増加を防ぐことがで
なる。Transfer time is shortened, multipath exclusive time is reduced, and intermediate buffer memory such as disk memory is used more efficiently, which is economical. Also, if the image recording device does not have an image reduction function, send 1! when reduction is required. I
Must be compressed with +. By providing an enlargement function on the recording device side, it is possible to prevent an increase in the amount of information on the transmitting side.

さて、主走査方向の解像度をお表す手法は従来から用い
られている画像サンプルクロックの周波数を変えるもの
でそれは１−２．１−５の変換部における変換前のシリ
アルデータのＶ４ｄｅｏに対応したＶｉｄｅｏ　Ｃ１ｏ
ａｋの周波数を制御する。その際のクロックレートけＥ
Ｍ、として設定する。Now, the method of expressing the resolution in the main scanning direction is to change the frequency of the image sample clock that has been used conventionally. C1o
Control the frequency of ak. At that time, the clock rate is E
Set as M.

副走査方向の縮少（解像度をおとす）のために、１−１
２の同期信号ゲート手段を用いる。今まで述べた画像デ
ータ圧縮回路は、全てＨＥＩＹＮＣ。1-1 for reduction in sub-scanning direction (reducing resolution)
2 synchronization signal gate means are used. The image data compression circuits mentioned so far are all HEIYNC.

１ｅｅｓ　Ｆｎａｂｌｅの同期信号によりなされている
。This is done using the 1ees Fnable synchronization signal.

そのためレートに応じた所定のラインのデータに対する
上記同期信号をゲートして出力しないようにしてしまえ
ば、そのラインのデータは、処理されない仁とＫなるの
でラインのまびきが行われる。、ｔた、マルチパスト１
１にも、上記ラインに対応したデータ読取シ要求Ｆθｑ
が発せられないのでゲートしたラインのデータが読取ら
れてバスに伝送される心配もない。Therefore, if the synchronization signal for data on a predetermined line according to the rate is gated so as not to be output, the data on that line will be unprocessed and the line will be routed. ,t,multipast 1
1, there is also a data read request Fθq corresponding to the above line.
Since no signal is generated, there is no need to worry about data on the gated line being read and transmitted to the bus.

このように、所望の解１象度のデータを得るために、１
−１２の同期信号ゲート回路は、以下のように構成され
る。すなわち、７４９７　ＴＴＣのようなりロックまび
き手段で１７１成しそのクロックに１２インの同期信号
であるＥ８ＹＮＣを入力してゲート信号を生成し、それ
によってＨ日ＹＮＣ。In this way, in order to obtain data for one desired solution, one
The synchronization signal gate circuit of -12 is configured as follows. That is, 171 is generated using a locking means such as the 7497 TTC, and the 12-in synchronization signal E8YNC is input to the clock to generate a gate signal, thereby generating the H-day YNC.

Ｖｉｄ＠ｏ　Ｉｒｎａｂｌθの同期信号をまびくのであ
る・解１象度（縮率）を決定するまびき率鉱、図示しな
いスイッチ等の設定手段によｐｍ４．として設定される
。Ｆ！Ｍ、、Ｉ！ＩＭ、を各々独立に設定する仁とによ
りタテ、ヨコの画素・密度、縮率を決定できる。The synchronization signal of Vid@o Irnablθ is spread. pm4. is set as F! M,,I! By setting IM independently, the vertical and horizontal pixels, density, and reduction ratio can be determined.

次に、圧縮したデータを復元する方法について述べる。Next, a method for restoring compressed data will be described.

復元部は１−１１のマルチパスシステＪｂ１−Ｎから提
供されるデータを復元する。このデータは前述の圧縮手
法によって生成されたデータであるが、復元部と同一の
マルチパスに接続された圧縮部からのものである必要は
ない。The restoration unit restores the data provided from the multipath system Jb1-N of 1-11. Although this data is data generated by the compression method described above, it does not need to be from the compression section connected to the same multipath as the decompression section.

まずマルチパスシステム１−１１　ｉｊ：１１−３０　
。First, multipath system 1-11 ij:11-30
.

１−５１のいずれかのＲＡＭに、所定のデータ量のデー
タを臀き込む。本実施例では２５６　ｗｏｒａとしてい
る。１（０、１−５１のＲＡＭは、ダブルバッファとし
て構成されてお）、一方にデータを臀き込む時は、他方
よｐデータを読み出すという動作をする。１−３２のデ
コーダセレクト部は、ＲＡＭのデータ中からライン毎の
区間信号をみっつけると、そこには次に続くデータの形
式（第５図）が誓かれているので、それに対応した復元
部を選択すべく、セレクタ１−４４に１６号を発する。A predetermined amount of data is stored in one of the RAMs 1-51. In this embodiment, there are 256 wora. 1 (RAMs 0, 1-51 are configured as a double buffer), and when data is stored in one, p data is read out from the other. When the decoder select section 1-32 finds a section signal for each line in the RAM data, the format of the next data (see Figure 5) is determined, so the decoder select section 1-32 selects the corresponding restoration section. No. 16 is issued to selector 1-44 in order to select .

尚復元１０作を切換えるべく構成することもできるプリ
ンタ１−４５から同期信号Ｇ−１（ＢＹ）ＩＣ（後述）
に同期して、復元動作を開始する。ここで圧縮データの
復元回路は、圧縮回路１−２゜１−５に対応して、１−
３５の圧縮データ復元回路、１−５４のパラレルデータ
をシリアルデータに変換すルパラレル→１４ピットシリ
アル変換部（以下Ｐ−＋８変換部と称す）が６カ、この
２つの回路は、同期信号（）−１１８ＹＮＣによりて常
時動作している。各々の閘元１回路は、復元動作に同期
して次のデータを要求する信号（Ｄａｔａ　Ｒｅｑ　）
を発生するが、デコーダセレクト部１−５２は、ライン
区切シ信号によりて指定された復元回路からの要求信号
のみをリードアドレスカウンタ１−４１のクロックとし
て送出する。このようにしてプリンタ１−４５にライン
シリアルなビデオ信号が送出されるが、その様子を第４
′図に示す。In addition, a synchronization signal G-1 (BY) IC (described later) is sent from the printer 1-45, which can be configured to switch between the 10 restored works.
, and start the restoration operation. Here, the compressed data restoration circuit corresponds to the compression circuit 1-2゜1-5.
There are 35 compressed data restoration circuits, 6 parallel to 14-bit serial converters (hereinafter referred to as P-+8 converters) that convert 1-54 parallel data to serial data, and these two circuits are connected to synchronizing signals (). -118YNC is used all the time. Each lock source 1 circuit sends a signal (Data Req) requesting the next data in synchronization with the restoring operation.
However, the decoder select section 1-52 sends out only the request signal from the restoration circuit specified by the line delimiter signal as a clock for the read address counter 1-41. In this way, a line serial video signal is sent to the printer 1-45.
' Shown in Figure.

すなわち、プリンタ１−４５よりの同期１６号Ｄ−Ｈｅ
！ＮＧに応じて内部にもっているりμツク発生手段１−
４２のり四ツクを画像クロックであるＤ−Ｖｉａｅｏ　
Ｃ１ｏｃｋにより、シリアル画像信号、Ｄ−Ｖｉｄｅｏ
　、！：　Ｄ−Ｖｉｄｅｏ　Ｅｎａｂｌｅを送出する。That is, synchronous No. 16 D-He from printer 1-45
! 1-
D-Viaeo which is an image clock with 42 glues
By C1ock, serial image signal, D-Video
,! : Send D-Video Enable.

デコーダセレクト部１−５２は、復元部からのＤａ　ｔ
ａリクエスト信号をリードアドレスヵウンタ１−４１に
送って次のデータを堆り込むが、もしそれがライン区切
り信号であったら、そのデータは復元部にはわたさずに
、次のライン同期信号Ｄ−Ｈｆ？ＹＮＣを待ち、それに
よシデータセレクタ１−４１を所定の状１！ＩＫＬ、次
のデータを復元部に送る。The decoder select section 1-52 selects Da t from the restoration section.
The a request signal is sent to the read address counter 1-41 to store the next data, but if it is a line separation signal, the data is not passed to the restoring section and is stored in the next line synchronization signal D. -Hf? Wait for YNC and then set the data selector 1-41 to the predetermined state 1! IKL sends the next data to the restoration unit.

なお１−４１のカウンタは、ダブルバッファの一方から
の銃出しを終了した時（空の時）Ｋカウントｕｐ信号を
１−３７のトグルフリップ７目ツブに出力し、２つのＲ
ＡＭの書き込み、読出し動作を切り換えるとともに、ｉ
ルナパスシステム１−１１に、次の２５６　Ｗｏｒｄの
データの要求をすべく、１−２７の割込み要求ロジック
にも、２５６番地分のカウントｕｐ１号を出力する。In addition, when the counter 1-41 finishes ejecting the gun from one side of the double buffer (when empty), it outputs a K count up signal to the 7th knob of the toggle flip 1-37, and the two R
In addition to switching AM write and read operations, i
In order to request the next 256 words of data from the Luna Pass System 1-11, the count up1 for address 256 is also output to the interrupt request logic 1-27.

圧縮部で、１ラインのデータ丑が最大で約２５６Ｗｏｒ
ｄ　であ石ので、２５６　Ｗｏｒｄのタプルバッフ７１
−５０．１−４１　Ｋよシ、マルチパスシステム１−１
１に入力される割込み信号の周期は１−４５のプリンタ
から１ラインの同期信号Ｄ−Ｈ日ＹＮＣインターバルよ
りも確実に長くなるので、マルチパスシステムのスピー
ドは、最低でも１ラインの区間中に２５６　ｖｒｏｒａ
のデータを転送できるものであればよい。従りてバス速
度が速いはど２イン毎の空時間が増加し、パスを他の情
報処理や伝送に利用できる。In the compression section, one line of data is approximately 256W at maximum.
d Stone, so 256 Word tuple buff 71
-50.1-41 K Yoshi, Multipath System 1-1
Since the cycle of the interrupt signal input to 1 is definitely longer than the synchronization signal D-H day YNC interval of 1 line from the 1-45 printer, the speed of the multipath system is at least within the interval of 1 line. 256 vrora
Any device that can transfer data is sufficient. Therefore, when the bus speed is high, the idle time for every two inputs increases, and the path can be used for other information processing or transmission.

復元部における画素密度変換手段紘、以下のようになる
。The pixel density conversion means in the restoration section is as follows.

主走査方向の画素密度の変換は、従来よく用いられる−
１−４２からの基本クロックをまびいて画像データをサ
ンプルする手法を用いる。仁の場合１−３４ｉ　、　１
−３４による出力とリアルデータについてサンプル処理
をする。密度変換データはプリセットスイッチ等によυ
ＤＭ１として設定される。副走査方向の画素密隨の変換
には以下の手段を用いる。転送されてくるデータよりも
＾い解Ｐ１．度をもったプリンタに画像を等倍で出力す
る場合や、同じ解像度のプリンタに拡大して出力する場
合には、同一の復元ラインデータを複数回出力する。そ
のために復元データセレクタ１−４４　の後に、ライン
メモリ１：ｓｓを用いている。このＲＡＭはプリンタか
らの同期信号Ｄ−ＨＥＩＹＮＣ（ビーム検知信号ＢＤ、
　）に同期して動作するアドレスカウンタ１−４３の出
力によりて動作する。そして、１−４４のセレクタの出
力を一旦スドアし九後に１読出すことが可能となる。同
一ラインのデータを複数回出力する時に轍、１−４４の
セレクタのデータ入力信号がＲＡＭ１−５５の出力信号
となるように、同期信号ゲート部１−５６によシセレク
タ１−４４へのセレクト（Ｆ１号１１８を継続出力させ
る。これは又同一データを出力する時唸復元部１−３３
からのデータは捨てられてしまうので、卯元動作をしな
いように復元部に行く同期信号Ｇ−ＨＥ！ＹＮＧをとめ
る／＼、 ＼＼、 〜＼〜 ＼＼ ＼＼ よう同期信号ゲート部１−３６をゲートする。前述セレ
クタの１−４４へのセレクト信号ＤＳもこのゲート動作
に同期して出力される。このゲート期間は拡大変換デー
タＤＭ２に比例し、０Ｍ２はプリセットされる。０Ｍ２
はＤＭ、と独立にプリセットすることができ、タテヨコ
の拡大率を変えることができる。所定の解像度（拡大率
）を得るための同期信号ゲート部１−３６の構成は前述
の１−１２と同様のものである。このゲート期間セレク
トロジック１−３２にＧ−）１ｓＹＮｃが入力されない
ので、リードアドレスカウンタ１−４１へのクロックを
停止している。従ってバッファＲＡＭの読出しをせず、
データ格納のまま待機する。よってこの間マルチパスｌ
−１１は解放され、第１回の他の装置に利用される。ゲ
ート期間、−過ぎるとその後のＧ−Ｈ３ＹＮＣによりセ
レクトロジック１−３２は次のラインのデータのＲＡＭ
からの読出しとデコードを開始する。デコーダはｌワー
ド毎の復号終了毎にＤＡＴＥ　ＲＥＱを出力しクロック
をリードアドレスカウンタに出ヵしてＲＡＭ読出しを行
なう。ＲＡＭからのデータが１ラインデータの終了であ
ることをセレクトロジック１−３２で判定するとデコー
ダ１−３３又はコンバータ１−３４への次のラインンデ
ータの送りを阻止し、Ｇ−Ｈ３ＹＮＣが発生する迄待機
する。Ｇ−Ｈ３ＹＮＣによりＲＡＭｌ−，３０を受けて
読出す。ＲＡ　Ｍ　１−３０が空になる迄読出すとＲＡ
Ｍｌ−３１の読出しに切換え、ＲＡＭ１−３０へのバス
からの格納を開始する６それはバスからのライトアドレ
スデータによる。Conversion of pixel density in the main scanning direction is commonly used in the past.
A method of sampling image data using the basic clock from 1-42 is used. For Jin, 1-34i, 1
-34 output and real data are sample processed. Density conversion data can be changed by preset switch etc.
It is set as DM1. The following means are used to convert the pixel density in the sub-scanning direction. Solution P1 that is smaller than the data being transferred. When outputting an image at the same size to a printer with high resolution, or when enlarging an image to a printer with the same resolution, the same restored line data is output multiple times. For this purpose, a line memory 1:ss is used after the restored data selector 1-44. This RAM receives the synchronization signal D-HEIYNC (beam detection signal BD,
) The address counter 1-43 operates in synchronization with the address counter 1-43. Then, once the output of the selector 1-44 is closed, 1 can be read out after 9 seconds. When data on the same line is output multiple times, the synchronizing signal gate unit 1-56 selects the selector 1-44 ( Continuously output F1 No. 118. This means that when outputting the same data again, the noise restoration unit 1-33
Since the data from G-HE! is discarded, the synchronization signal G-HE! is sent to the restoration unit so as not to perform the original operation. Stop YNG /\, \\, ~\~ \\ \\ Gate the synchronization signal gate section 1-36. The select signal DS to the selector 1-44 is also output in synchronization with this gate operation. This gate period is proportional to the expanded conversion data DM2, and 0M2 is preset. 0M2
can be preset independently of DM, and the vertical and horizontal magnification ratios can be changed. The structure of the synchronizing signal gate section 1-36 for obtaining a predetermined resolution (enlargement ratio) is similar to that of the above-mentioned section 1-12. Since G-)1sYNc is not input to the gate period select logic 1-32, the clock to the read address counter 1-41 is stopped. Therefore, without reading the buffer RAM,
Wait while storing data. Therefore, during this time, multipath l
-11 is released and used for other devices in the first round. After the gate period -, the subsequent G-H3YNC causes the select logic 1-32 to select the RAM for the data of the next line.
Start reading and decoding from. The decoder outputs DATE REQ every time the decoding of every l word is completed, outputs a clock to the read address counter, and reads the RAM. When the select logic 1-32 determines that the data from the RAM is the end of one line of data, it prevents the next line of data from being sent to the decoder 1-33 or converter 1-34, and generates G-H3YNC. Wait until. RAM1-, 30 is received and read by G-H3YNC. When RAM 1-30 is read until it is empty, RA
Switches to reading M1-31 and starts storing data from the bus to RAM1-30.6 This is based on the write address data from the bus.

また、マルチパスシステム１−’　１＝　１かう転送さ
れてくるデータの解像度よりも低い解像度のプリンタに
、等倍で出力したりとか、同じ解像度のプリンタでも縮
小して出力する場合には、ラインのまびきが必要とされ
る。これはデコーダセレクト部１−３２においてなされ
る。すなわち、デコーダセレクト部にデータＤＭ２とし
て設定された解像度になるように、ライン区切り信号を
読み飛ばすことになる。例えば、解像度が半分のプリン
タに出力する場合には、ｌラインのデコードを終了した
ところで、（これｉ次のライン区間信号がデコードセレ
クトロジック１−３２に入力されたことでわかる）次の
ラインを読み飛ばして、その次のライン区切り信号がく
るまで、リードアドレスカウンタ１−４１にクロックを
発生することにより、ｌライン間隔のデータを復元部１
−３３に供給できる。In addition, when outputting data at the same size to a printer with a lower resolution than the resolution of the transferred data, or reducing the output to a printer with the same resolution, the multi-pass system 1-' 1 = 1 A gentle spirit is required. This is done in the decoder select section 1-32. That is, the line separation signal is skipped so that the resolution set as data DM2 in the decoder select section is achieved. For example, when outputting to a printer with half the resolution, when the decoding of l lines is finished, the next line (which can be seen from the input of the i-th line section signal to the decode select logic 1-32) is By skipping reading and generating a clock to the read address counter 1-41 until the next line separation signal arrives, the restoring unit 1 restores data at l-line intervals.
-33 can be supplied.

本例において、画情報に応じた１−２，１−３の変換部
の切換えを行なったが、画情輔量に応じて圧縮方式の異
なる第１、第２、圧縮変換の切換（例えばＭＨ変換とＭ
Ｒ変換の切換）とすることもできる。In this example, the conversion units 1-2 and 1-3 were switched according to the image information, but the first, second and compression conversion units with different compression methods (for example, MH Conversion and M
(R conversion switching).

又本例は圧縮時ｌライン処理の伝送後マルチパスを解放
するが、複数ライン毎に解放することも可能で、それに
よりメインＣＰＵ等によるバスを介した制御信号の煩雑
なやりとりを少なくできる。本例では解放状態のマルチ
パスにインクラブド要求信号を出して他機器間の低優先
のバス利用処理を中断させデータ転送を実行するので、
オリジナル像の読取りと略同時に連続的にマルチパスに
送出し、ファイル装置等に格納することができる。尚本
例の一部は読取償金てを一部メモリに格納する場合にも
適用できる。Further, in this example, the multipath is released after transmission of 1 line processing during compression, but it is also possible to release it for each plurality of lines, thereby reducing the complicated exchange of control signals by the main CPU or the like via the bus. In this example, an included request signal is issued to the released multipath to interrupt low-priority bus usage processing between other devices and execute data transfer.
It is possible to continuously transmit the image to a multi-pass almost simultaneously with reading the original image and store it in a file device or the like. Note that a part of this example can also be applied to a case where a part of the reading fee is stored in the memory.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明におけるシステムブロック図、第２図は
本発明における画像処理回路図、第３．４．６図は第２
図の処理タイムチャート図、第５図は伝送データ説明図
であり、１−１１はマルチパス、ｌはリーグ、２はプリ
ンタである。 出願人　キャノン株式会社Fig. 1 is a system block diagram in the present invention, Fig. 2 is an image processing circuit diagram in the present invention, and Fig. 3.4.6 is a system block diagram in the present invention.
The processing time chart in the figure and FIG. 5 are explanatory diagrams of transmission data, where 1-11 is a multipath, l is a league, and 2 is a printer. Applicant Canon Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] （１）画像データを再現する際、画像データの種類に応
じ画像データの復元処理を異ならしめることを、特徴と
する画像処理方法。(1) An image processing method characterized in that when reproducing image data, restoration processing of the image data is varied depending on the type of image data. （２）第１項において、上記復元処理とは符号化データ
を復号してシリアルデータですることを含むことを特徴
とする画像処理方法。(2) The image processing method according to item 1, wherein the restoration process includes decoding encoded data and converting it into serial data.