JPS6051074A - Picture processing method - Google Patents

Abstract

PURPOSE:To lower the rate of occupancy of multibus by making coding processing of a picture data before sending the picture data to a multi-bus line and thereby storing coded data in a memory. CONSTITUTION:A picture data read by a reader 1 of a picture processing system is inputted to an RP adapter 3 before sending out to a multi-bus 1-11 and converted by the adapter 3 to data suitable for the bus 1-11, and at the same time, the picture data is coded. The coded picture data is stored in a memory 5, and if necessary, stored in magnetic and floppy disks 7, 8. Stored data is sent out to a communication circuit through a circuit controlling circuit 9 and a coupler 10. Conversely, picture data from the communication circuit is stored in the memory 5 through the bus 1-11, converted to data suitable for a printer 2 by the adapter 3, added to the printer 2 and printed. Thus, the rate of occupancy of the bus 1-11 is lowered.

Description

【発明の詳細な説明】 本発明は、ラインシリアルなディジタル画像信号の圧縮
、伸長処理等を飽して伝送する画像処理方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image processing method for transmitting line-serial digital image signals by performing compression, expansion, etc. processing.

近年、ＣＯＤに代表される固体撮像素子等の充電変換素
子によって画像を読取シ、ディジタル信号に変換して、
画像処理を施しディジタル伝送路によシ伝送し、さらに
レーザビームプリンタ等により再度画像を再現するディ
ジタルコピア、ファクシミリが考えられている。In recent years, images have been read and converted into digital signals using charging conversion devices such as solid-state image sensors such as COD.
Digital copiers and facsimile machines are being considered that perform image processing, transmit the image through a digital transmission path, and then reproduce the image again using a laser beam printer or the like.

これらのデジタル画像処理装置は、画メ信号の伝送、　
著積のために、デジタル信号に圧縮、伸長処理を施し、
データ量を減少させる処理をすることかで＾る。These digital image processing devices are capable of transmitting image signals,
In order to increase the density, the digital signal is compressed and expanded,
It depends on processing to reduce the amount of data.

ととるが、デジタル記丹装置は、高速、＾画質の要求と
扱うデータ量の増加とあいまって、高速なデジタル画像
信号処理が要求されておシ、読取られるデジモル画像ｆ
ｔ画像リアルタイムで、圧縮、伸長、伝送すること社技
術的に困難であった。However, digital recording devices are required to perform high-speed digital image signal processing due to the demand for high speed and image quality and the increase in the amount of data handled.
It is technically difficult to compress, decompress, and transmit images in real time.

又高速に読取られたデジタル信号を一旦ページメモリに
記憶した後、圧縮、伸長の処理速度に合わせて読み出し
、画像処理する処理速度変換手段を用いるとこの場合ペ
ージメモリは、読取られた画情報をそのまま記録しなけ
ればならないため、大容量で高価になるとともに、制御
も複雑になるという欠点が生ずる。In addition, if a processing speed conversion means is used to temporarily store the digital signal read at high speed in the page memory and then read it out and process the image according to the processing speed of compression and decompression, in this case, the page memory will convert the read image information to the page memory. Since it has to be recorded as is, it has the drawbacks of a large capacity, high cost, and complicated control.

又１画像のパターン配列によっては圧縮処理によって、
１ｉＩＩＩ像の情報量が増大してしまう場合も考えられ
るつ例を取るならｆｆ　、　ＭｏｄｉｆｉｅｄＨｕｆｆ
ｍａｎの１次元ランレングス符号化方式では［１ピツト
、白１ビットの２ビツトの情報が、符号化によシワピッ
トに増加していまう。このように情報量の増加によシ、
伝送路の転送能力を超えてしまったヤ、伝送路の占有時
間が長くなるという欠点がある。Also, depending on the pattern arrangement of one image, compression processing may
It is possible that the amount of information in the 1iIII image increases.For example, ff, ModifiedHuff
In man's one-dimensional run-length encoding method, 2-bit information of 1 pit and 1 white bit increases to wrinkle pits by encoding. In this way, due to the increase in the amount of information,
If the transfer capacity of the transmission line is exceeded, the time the transmission line is occupied becomes longer.

また１画像読取り装置と、記録装置とで画素密度や画像
処理速度が異る場合など、相互に接続し、デジタル画情
報の受け渡しが舞わめて困難であったり、あるい社全く
不可能であった９して１画素密度や、速度の整合のため
に、ページメモリ等のバッファ手段が必要となり、装置
が高価になっていた。In addition, if the pixel density or image processing speed of an image reading device and a recording device are different, it may be extremely difficult or completely impossible to interconnect them and exchange digital image information. Furthermore, in order to match the pixel density and speed, a buffer means such as a page memory is required, making the device expensive.

又各種情報処理、伝送の為に使われているｉルチパスを
介して画像デりを電子ファイル装置や、通信変詞部へ伝
送する場合、ある時間継続してバスを専有してしまい、
バスの使用効率が悪くなることがある。Also, when transmitting images to an electronic file device or a communication unit via an i-multipath used for various information processing and transmission, the bus may be monopolized for a certain period of time.
Bus usage efficiency may deteriorate.

本発明は上記の問題点を解決するもので、ページメモリ
等の大量容、高価なメモリなしに。The present invention solves the above problems without requiring large-capacity, expensive memory such as page memory.

高画素密度のデジタル画像信号の圧縮、又は復元伸最処
理を実現することを目的とする。The purpose is to realize compression or decompression processing of high pixel density digital image signals.

また１本発明社中間■を再現すべくディザ処理されたデ
ジタル信号のような圧縮効果の悪い画信号でも効果的な
画情報の減少が実現できる装置を提供する。Another object of the present invention is to provide an apparatus that can effectively reduce image information even in image signals with poor compression effects, such as digital signals that have been dithered, in order to reproduce the problem.

また本発明は読取シ装置と記録装置の画素密度、情報量
、画像信号速度が異る装置間で画情報の伝送を行う際に
、読取り装置書き込み装置に特別な機能の追加、変更を
することなく、簡単で、汎用性のある画像データ変換装
置を提供する。The present invention also provides for adding or changing special functions to the reading device and writing device when transmitting image information between the reading device and the recording device, which have different pixel densities, information amounts, and image signal speeds. To provide a simple, versatile image data conversion device.

また本発明はマルチパスラインを介しで画像情報を伝送
、格納する場合、マルチパスラインの専有度を低くする
ことを目的とするつ又本発Ｉｊ１ｔｔファクシミリ、衛
星通信等によ多画像を遠方送信、受信する場合、通信部
側に圧縮部、復号部を設けるのではなく、原稿読取部。Furthermore, when transmitting and storing image information via a multipath line, the present invention aims to reduce the degree of exclusive use of the multipath line. , when receiving data, instead of providing a compression section and a decoding section on the communication section side, the document reading section is used.

プリンタ部に設けることによシ、マルチパスラインの専
有度を低くすることを目的とする。By providing it in the printer section, the purpose is to reduce the degree of exclusive use of the multipath line.

又木発明線マルチパスラインの伝送、処理速度よシ遅い
読取部、プリンタ部をマルチパスラインに接続すること
のできるインタフェースを目的とする。Another object of the present invention is to provide an interface that can connect a reading section and a printer section, which have a slower transmission and processing speed than the multipath line, to the multipath line.

以下、実施例により本発明の説明を行なう。The present invention will be explained below with reference to Examples.

第１図は、本発明を適用可能なシステムブロック図であ
る。FIG. 1 is a system block diagram to which the present invention can be applied.

リーダ１は、原稿を例えＦｉＣＯＤイメージセンナを使
用して読み取シアナ四グ・デジタル変換を行なった後に
シェーディング補正、２値化処理等を行ないデジタル画
像信号としで外部回路に出力する。The reader 1 reads a document using a FiCOD image sensor, performs Cyan/4G/digital conversion, performs shading correction, binarization processing, etc., and outputs the signal as a digital image signal to an external circuit.

プリンタ２は、例えにレーザー・ビーム・プリンタ（Ｉ
＋ＢＰ）の様にデジタル画像信号をプリント用紙上に像
形成するための装置である。ｙ−ダ１とプリンタ２と社
直接接続することにょシ複写装置として動作することが
可能である。本夾施例においては、リーダ１、プリンタ
２間を接続インターフェースを利用しリーダ１、プリン
タ２に大きな変更を加えることなくファクシミｌＪ装置
の機能を追加するように構成されて４いる。Printer 2 is, for example, a laser beam printer (I
+BP) is a device for forming an image of a digital image signal on print paper. By directly connecting the printer 2 to the printer 1, it is possible to operate the printer as a copying machine. In this embodiment, a connection interface is used between the reader 1 and the printer 2, and the function of the facsimile machine is added to the reader 1 and the printer 2 without making any major changes.

ＲＰアダプタ３はリーダ１．プリンタ２間のデジタル画
ｆセ信号をコンピュータ・バス１１で取シ扱い可能なよ
うに変換するための変換回路である。コンピュータ・バ
ス１１社例えばインテル社のマルチ・バスのようなもの
であシ、最大１９　Ｍ　７−ト／　ｓｅａの伝送速度の
もので、バスの主要な制御を行なうメインＣＰＵ　４、
メモリ５、ディスク・コントロー２６、回線制御回路９
等がＲＰアダプタ３とともに基板の形で互いに接続され
情報の転送を行なう。RP adapter 3 is reader 1. This is a conversion circuit for converting the digital image signal between the printers 2 into one that can be handled by the computer bus 11. 11 computer buses, such as Intel's Multibus, with transmission speeds of up to 19 M7-t/sea; main CPU 4, which performs the main control of the bus;
Memory 5, disk controller 26, line control circuit 9
etc. are connected to each other in the form of a board together with the RP adapter 3 to transfer information.

リーダ１で読み取られた原稿像データはＲＰアダプタ６
で変換され一旦メモリ５に記憶され必要に応じてさらに
ディスク・コントローラ６を介して磁気ディスク７やフ
ロッピ・ディスク８に記憶される。記憶されたデータ社
回紳制御回路９（モデム他）、カプラ１０を介して通信
回線に送られる。The original image data read by the reader 1 is sent to the RP adapter 6.
The data is converted and temporarily stored in the memory 5, and further stored on the magnetic disk 7 or floppy disk 8 via the disk controller 6 as required. The stored data is sent to a communication line via a communication control circuit 9 (modem, etc.) and a coupler 10.

逆に通信回線よシ送られた原稿像データはカプラ１０、
回線制御１１？を介してメモリ５に記憶され、必要に応
じ同様にディスク・コントローラ６により磁気ディスク
７、フロッピ・ディスク８に記憶される。記憶されたデ
ータは、ＲＰアダプタＳを介してプリンタ２に送られ、
プリント紙上に像形成される。Conversely, the document image data sent via the communication line is sent to the coupler 10,
Line control 11? The data is stored in the memory 5 via the ROM 5, and similarly stored in the magnetic disk 7 and floppy disk 8 by the disk controller 6 as necessary. The stored data is sent to the printer 2 via the RP adapter S,
An image is formed on the print paper.

これら一連のファクシミリ動作はメインＣＰＵ４が管理
を集中して行なう。These series of facsimile operations are centrally managed by the main CPU 4.

もに、シリアルなデジタル画像信号を送出する原稿読取
シ装置でらシ、１２イン分の長さのＣｏ１１によシ主走
査をし、ＣＯＤ又は結像系を所定の速度で移動させて副
走査をする。主走査、副走査方向ともにａ　ｏ　ｏ　ｂ
ｐｉ　（ビット／インチ）の分解能で読取るものである
。In both cases, a document reading device that sends out serial digital image signals performs main scanning through a CO11 with a length of 12 inches, and sub-scanning by moving the COD or imaging system at a predetermined speed. do. Both main scanning and sub-scanning directions are a o o b
It is read with a resolution of pi (bits per inch).

１−２は原稿読取シ部からのビット形式の画像データｖ
ｉｄｅｏを符号化などの手法により圧縮する回路であり
、本実施例においては、周知の２ン長符号化方式の回路
を用いている。１−３は、ビット・シリアルな画像デー
タｖｉｄｅｏ　ヲパｙｖル形式に変換するシリアルパラ
レル変換部（以下８→Ｐ変換部と称する）である、　１
−４　、１−５−’ｔ−して１−６　、１−７は各々ベ
アで働くダブルバッファメモリで、１−２　、１−５で
得られる１２イン分の画像データを書き込み読出しかで
話る容量を持ち、１−４（１−６）に画像データを書き
込んでいる時に、１−５（１−７）よシ画像データを読
み出すといった動作をする。、１−８　、１−９は各々
のダブルバッファメモリにデータ書き込みアドレスを与
えるためのライトアドレスカウンタである。1-2 is bit format image data v from the original reading section
This is a circuit that compresses ideo using a method such as encoding, and in this embodiment, a circuit using a well-known two-length encoding method is used. 1-3 is a serial-parallel conversion unit (hereinafter referred to as 8→P conversion unit) that converts bit-serial image data into a video format.
-4, 1-5-'t-, 1-6 and 1-7 are double buffer memories that work bare, and can read and write 12 inches worth of image data obtained from 1-2 and 1-5. It has the capacity to read image data from 1-5 (1-7) while writing image data to 1-4 (1-6). , 1-8, and 1-9 are write address counters for providing data write addresses to each double buffer memory.

１−１０は１−２の画像圧縮部と、１−５の日→Ｐ変換
部よシ得られた変換データの大小を判定する比較器でち
ゃ、その出力でセレクタ１−２６を制御してデータ量の
少ない方の変換ロジックからの変換画像データをマルチ
パス（コンピユー−バス）システム１−１１に提供する
。変換画像データはマルチパスを介して第１図のメモリ
等に所定のマルチパスシテム速度で付与される。1-10 is a comparator that determines the magnitude of the converted data obtained from the image compression unit 1-2 and the day→P conversion unit 1-5, and its output controls the selector 1-26. The converted image data from the conversion logic with the smaller amount of data is provided to the multipath (computer bus) system 1-11. The converted image data is applied via multi-pass to the memory shown in FIG. 1, etc. at a predetermined multi-pass system speed.

圧縮画像データの復号部の構成は以下の様になる１−１
、１−４１は圧縮データ供給元であるマルチパスシステ
ム１−１１からのデータ転送と復元ロジックの圧縮デー
タ読取りの同期をとるためのダブルバッファで＠）Ｊ＋
、１−４１のリードアドレスカウンタＫｆＦＩＩ期して
マルチパスシステム１−１１にデータ要求を発信する。The configuration of the compressed image data decoding unit is as follows 1-1
, 1-41 is a double buffer for synchronizing data transfer from the multipath system 1-11, which is the compressed data supply source, and compressed data reading by the restoration logic @) J+
, 1-41, and sends a data request to the multipath system 1-11.

１−５２はダブルバッファより読出した圧縮データの属
性を判定し、使用する復元ロジックを選択するセレクタ
四シックである。１−３３は１−２の圧縮部に対応した
復号部であシ、１−５４　ｉｊ　１−３の８−＋　Ｐ変
換器に対応したパ２レル→シリアル変換部（以下Ｐ／８
変換部と称す。）である。1-52 is a selector 4sic which determines the attribute of the compressed data read from the double buffer and selects the restoration logic to be used. 1-33 is a decoding unit corresponding to the compression unit of 1-2, and 1-54 is a parallel to serial conversion unit (hereinafter referred to as P/8
It is called a conversion section. ).

以上の復元手段によってビットシリアルの形式で得られ
た画像信号を重複読出しし、副走査方向の画素密度の変
換を行うためのＲＡＭが１−５５である。このＲＡＭの
出力を１−４５のプリンタで再現する。The RAM 1-55 is used to repeatedly read out the image signals obtained in the bit serial format by the above restoration means and to convert the pixel density in the sub-scanning direction. The output of this RAM is reproduced by printer 1-45.

本爽施形では、画像の圧縮は原稿読ホシ部１−１からの
１ライン読取り終了に対応する同期信号１（Ｅｌ！Ｎｏ
に回期して行なわれ、画像の復元はプリンタ１−４５よ
シの同期信号Ｄ−Ｈ８ＹｉｌＯ（ＬＢプリンタの場合１
ラインビームスキヤン終了に対応）に同期して行われる
。ところで圧縮あるいは復元回路に与えるこれらの同Ｍ
）［号をゲートして、圧＃ｌあるいは復元回路に与える
ことにょシ画素密度の変換、画像の拡大、＃Ｉ小を行う
ことがで弯るつこのための同期信号ゲート手段が、１−
１２のＨ８ＹＮＯ，Ｖｉｄｅｏ　ｌ１ｉｎａｂｌｅゲー
トロジツクであυ、１−３６のＤ−Ｈ日ＹＮＯゲート四
シックであるつ以下、本実施例での回路の動作を説明す
る。In this printing, the image is compressed by the synchronization signal 1 (El!No.
The restoration of the image is carried out periodically by the printer 1-45 synchronization signal D-H8YilO (1-45 in the case of LB printer).
(corresponding to the end of line beam scan). By the way, these same M applied to the compression or decompression circuit
) [The synchronizing signal gating means for this purpose is capable of converting pixel density, enlarging the image, and reducing #I by gating the pressure #l or applying it to the restoration circuit.
The operation of the circuit in this embodiment will be described below.

（圧縮回路） 第１図の２点鎖線左側が圧縮回路であシ、原稿読取シ部
１−１よシのデジタル画像信号を処理して１−１１のマ
ルチパスシステムに転送する。(Compression Circuit) The compression circuit shown on the left side of the two-dot chain line in FIG. 1 processes the digital image signal from the document reading section 1-1 and transfers it to the multipath system 1-11.

原稿読取り部よシの出力信号とその信号形式を第２図に
示す。FIG. 2 shows the output signals from the original reading section and their signal formats.

原稿読取り部よりの信号は、１ライン各の区間信号であ
るＨＥ？ＹＮＯと画像情報転送りロックであるＶｉｄｅ
ｏ　０１ｏｃｋとシリアＡ／画Ｓ信号（Ｄ　Ｖｉｉｅ。The signal from the document reading section is HE? which is a section signal for each line. Video, which is a lock for transferring image information with YNO
o 01ock and Syria A/Picture S signal (D Viie.

と１（８ＹＮＧと次のＨＢＸＮＯまでの１ライン区間中
で実際に画像信号が有効である仁とを示すＶｉｄｅ。and 1 (Vide, which indicates that the image signal is actually valid within one line section from 8YNG to the next HBXNO.

Ｆ：ｎａｂｌｅからなっている。F: Consists of nable.

ＨＢＸＮＯはＶｉｄｅｏ　ＣＬｏｃｋ　ＩｆＣ同期して
１り四ツク分出力される。また、本実施例に用いた読取
シ部は最大主走査長が８ｙ６インチで４００　ｂｐｓの
分解能で読取るため、１ラインとして、３　ｊ０４１−
ビットの画像データが送出される、そのためＶｉｄｅｏ
　ＥｎａｂｌｅのＨ１ｇｈレベルの区間（画像有効区ｆ
ｉｌｌ　）’ｉｊ　１％’１４ｅｏ　０１ｏａｋ　５４
００クロツク分である。HBXNO is output for one or four clocks in synchronization with Video CLock IfC. In addition, the reading section used in this example has a maximum main scanning length of 8 x 6 inches and reads at a resolution of 400 bps, so one line is 3 j041-
Bit image data is sent out, so Video
Enable H1gh level section (image effective section f
ill )'ij 1%'14eo 01oak 54
00 clocks.

これらの信号は、ｊｌｉｉ像データ圧縮部１−２と１−
３のｓ／ｐ変換部に同時に与えられおのおの独立にパラ
レルデータを生成し、１−２のコード化データは１−４
　、１−５のダブルバッファに、１−５からのパラレル
データは１−Ｓ　、　１−７のダブルバッファに書かれ
る。ダブルバッファへの書き込み動作をコントロールす
るのが、１−８　、１−９のＷｒｉｔｅアドレスカウン
タである。各カウンタｔｆ　Ｖｉａｅ。These signals are sent to the JLII image data compression units 1-2 and 1-
The coded data of 1-2 is given to 3 s/p converters at the same time and generates parallel data independently.
, 1-5, and the parallel data from 1-5 is written to the double buffers 1-S, 1-7. Write address counters 1-8 and 1-9 control the write operation to the double buffer. Each counter tf Viae.

Ｅｎａｂｌｅによシ初期化される。１−８のカウンタは
１−２の圧縮部からの画像コード化に同期したクロック
によりカウント動作し、１−９のカウンタ社、１−６の
８→Ｐ変換部の変換動作に同期したり四ツクでカウント
動作する。また、ダブルバッファの切シ換え動作線ＨＢ
ＸＮＯ信号の人力によＪｌｌ−１３のトグルフリップフ
ロップが１ライン毎に状態が変化することによｐ　１−
１８　、１−１９　。It is initialized by Enable. The counter 1-8 operates by a clock synchronized with the image encoding from the compression section 1-2, and the counter 1-9 and the counter 1-6 count in synchronization with the conversion operation of the 8→P conversion section 1-6. Counting works with tsuku. In addition, the double buffer switching operation line HB
The state of the toggle flip-flop of Jll-13 changes every line due to the manual input of the XNO signal, causing p1-
18, 1-19.

１−２０　、１−２１　、１−２２　、１−２３　の各
々アドレスセレクタ、データセレクタの動きによりなさ
れる。1-20, 1-21, 1-22, and 1-23 by the movements of the address selector and data selector, respectively.

ｆｉｌＲｅａｄアドレスデータ社マルチパスがらアドレ
スバッファ１−２９を介して入力されるもので、マルチ
パス同期で各バッファがリードされデーングチャートに
表わす。８→Ｐ変換部１−３は画像信号を１４ピツドパ
２レルに置換するので。filRead Address data is input via the address buffers 1-29 from the multipath, and each buffer is read in synchronization with the multipath and displayed on the data chart. The 8→P converter 1-3 replaces the image signal with 14 pits and 2 parallels.

Ｖｌｄｓａ　０１ｏｃｋの１４個でＷｒｉｔｅアドレス
カウンクに１ツクツクのり四ツク入力を発生する。この
場合１２イン３４００クロツクのＶｉｄｅｏ　０Ｌｏｃ
ｋによシアドレスカウンタ出力は、口から４２１でカウ
ントすることになろうこれはメモリ容量２５６ワードに
対応する。また、Ｍ像度をハにおとして、２０口ｂｐｉ
でシリパラ変換した場合には、２８クロツクのｖｌｄＪ
Ｑ　Ｃ１ｏＣｋでアドレスカウンタが１だけ出力状態が
変化し、３４００り四ツクのＶｉａｅ００１ｏａｋによ
り１２２まで計数される。このように日→Ｐ変換部用の
アドレスカウンタ１−９は、１主走査区間で定常的なカ
ウント動作をするが、ラン長圧縮データ用のＷｒｉｔｅ
アドレスカウンタ１−８の動作ｔｉ様子が異なる。14 Vldsa 01ocks generate 1x and 4x inputs to the Write address counter. In this case, 12 in 3400 clock Video 0Loc
The output of the rear address counter for k will count from 421 to 421, which corresponds to a memory capacity of 256 words. Also, by setting the M resolution to C, 20 bpi
If serial/parallel conversion is performed with
The output state of the address counter changes by 1 at QC1oCk, and is counted up to 122 by 3400 to 4 Viae001oak. In this way, the address counters 1-9 for the date → P conversion section perform a steady counting operation in one main scanning section, but
The operation of the address counters 1-8 is different.

１−２の画像データ圧縮部社Ｖｌ＠ｏ信号の１つの状態
が何り四ツク分連続したかをコード化し、出力するもの
であるから、１−８のＷｒ１ｔθアドレスカウンタへの
クロック入力はｖ１ａｅｏ信号の状態が変化するたびに
発生ずる。そのため１ラインの３４００ビツトの両信号
によシ、アドレスカウンタには１クロツクから３４００
クロツクまでの夕日ツクが入力され為ことになる。すな
わち、１−９のアドレスカウンタの出力が１ライン毎に
一定であるのに対してｉ−８のカウンタ出力状１〜５４
００′までの値をとる。ζζで１−２と１−６の各画像
変換部でどちらの変換データが少ないかは、仁のアドレ
スカウンタの値を比較することによシ判定される。変換
データ量は、ｖｔａＱｏ　Ｎ！ｎａｂｌｅ７）後端で決
定されるので、その時の値を１−１４　、１−１５　の
７リツプフロツグにラッチし、各フリップフロップの値
を１−１０の比較器で比較し、その出力をライン同期信
号Ｈ８ＹＮＯによって１−２５のフリップフロップに２
ツチする。この７リツプフ四ツブの出力状態によって１
−１１のマルチパスシステムに読み取らすデータのセレ
クトを１−２６のセレクタで行う、、また、１−８のラ
ン長データ用のアドレスカウンタに入力されるクロック
数がメモリの許容量（２５６ワード）を超えた場合にも
、１−２４のＯＲゲートのもう一方の入力より１−２６
のセレクタをシリパラ変換からのデータを選択するよう
に設定する。The image data compression unit 1-2 encodes and outputs how many times one state of the Vl@o signal continues for four times, so the clock input to the Wr1tθ address counter 1-8 is v1aeo. Occurs every time the signal status changes. Therefore, by using both signals of 3400 bits on one line, the address counter has 3400 bits from 1 clock.
The sunset clock up to the clock will be inputted. That is, while the output of the address counters 1-9 is constant for each line, the outputs of the counters 1-54 of i-8 are constant.
Takes values up to 00'. In ζζ, which of the image conversion units 1-2 and 1-6 has less converted data is determined by comparing the values of the address counters. The amount of converted data is vtaQo N! nable7) Since it is determined at the rear end, the value at that time is latched into 7 flip-flops 1-14 and 1-15, the values of each flip-flop are compared with a comparator 1-10, and the output is sent to the line synchronization signal. 2 to 1-25 flip-flops by H8YNO
Tsuchi. 1 depending on the output state of these 7-ripple pumps.
- Selector 1-26 selects the data to be read by the multipath system 11, and the number of clocks input to the address counter for run length data 1-8 is the memory capacity (256 words). 1-26 from the other input of the OR gate 1-24.
Set the selector to select the data from the serial-to-parallel conversion.

ここで、１−４〜１−７のバッファＲＡＭに書かれるデ
ータについてｔｓ５図により説明する。、１−２゜１−
５の画像変換部からの１ライン分のデータはＲＡＭの１
番地がら１６ビツトパラレルな形で２番地、３番地とア
ドレスを増しながら順次書き込まれる、そのデータの形
式は以下のようになる。Here, the data written to the buffer RAMs 1-4 to 1-7 will be explained with reference to the ts5 diagram. , 1-2゜1-
One line of data from the image conversion section 5 is stored in RAM 1.
The format of the data is as follows, which is written sequentially in 16-bit parallel fashion, increasing the addresses from 2nd address to 3rd address.

圧縮部１−２のジン長符号データの場合は、（ａ）の如
くなり、Ｓ→Ｐ部１−５からのデータはＲＡＭ１−６　
、１−７に（ｂ）の形で書かれる。この場合、１４．１
５ビツト目のｌ１Ｏ１０〜１５ビツト目が画像データで
あることを示すものである。In the case of the Gin length code data of the compression section 1-2, it is as shown in (a), and the data from the S→P section 1-5 is stored in the RAM 1-6.
, 1-7 is written in the form (b). In this case, 14.1
This indicates that the 5th bit l1O10th to 15th bits are image data.

セして１ライン分の書弯込みが終了した時点で、１−１
４　、１−１５にラッチされたアドレスカウンタの値に
、１ラインの開始の識別コードを付加して、ＲＡＭ００
番地に書き込む。その形式％式％ −５００番地に書き込まれるデータの１３ビツト目には
１が、ＲＡＭ　１−６　、１−７の１５ビツト目には０
が書かれる。また、１５ビット目、１４ビツト目状識別
コードであり５ライン毎の区切ヤのデータか実際の画像
データか否かを区別するためのものである。When one line of writing is completed, 1-1
4, add the identification code of the start of one line to the value of the address counter latched in 1-15, and store it in RAM00.
Write in the address. The format % expression % The 13th bit of the data written to address -500 is 1, and the 15th bit of RAM 1-6 and 1-7 is 0.
is written. Furthermore, the 15th and 14th bits are identification codes for distinguishing whether the data is a delimiter for every 5 lines or actual image data.

ξのように、ライン毎の同Ｊｕｌ信号により工、１−２
．１−３の２つの画像変換器岐、おのおの独立にＲＡＭ
に変換データｔ−書込むが、案際に読出されるのはどち
らか一方のみでｌ）、前述のようＫそれは瞥き込み動作
中のアドレスカウンタ１−８　、１−９の値によって決
定される。Like ξ, the same Jul signal for each line is used, 1-2
．． Two image converter branches 1-3, each with independent RAM
Conversion data t is written to t, but at any given time, only one of them is read out. Ru.

１−１１のマルチパスシステムｉｔ、Ｈ８ＹＮＣ信号に
よる割り込み信号を１−２７より受けて、ＲＡＭに書か
れた１ライン分の変換データ（１２イン前の）の読取シ
を開始する。この読取り速度は８日Ｙ）ｉｃ（７）一区
間中ｆＣＦ、ＡＭ　４Ｃ書かれている有効データを読み
出しうるに十分なスピードでなければならない、、まず
１−１１のマルチパスシステムは１−２７からのデータ
読取り請求倍信号メインＣＰＵ　４又はディスクコント
ーー２６に送シそとでそれを判定しリードアドレスデー
タを出力してＲＡＭ００番地からデータの読出しを開始
する。The multipath system it of 1-11 receives an interrupt signal from the H8YNC signal from 1-27 and starts reading one line of conversion data (12 inputs ago) written in the RAM. This reading speed must be fast enough to read the valid data written in fCF, AM 4C in one section of 8th Y)ic (7). First, the multipath system of 1-11 is 1-27 It determines whether the data read request signal is sent to the main CPU 4 or the disk controller 26, outputs read address data, and starts reading data from address 00 in the RAM.

０番地には、１番地以後のアドレスに入っている１ライ
ン分のデータのタイプが書かれているので、そのデータ
長井だけデータを取り込みマルチパスに接続されている
他のディスク等のメモリ装置５〜８や、通信制御部９に
このデータを送る。この場合データ長をｃｐｕ又はコン
トローラ６によシ判断してリードアドレスデータの出力
制御をすることでＲＡＭの不要なデータを読出す必要が
なく、１ルチバスの占有時間が最少限ですむという利点
がある。At address 0, the type of data for one line contained in addresses after address 1 is written, so only that data is imported and transferred to other memory devices such as disks connected to the multipath. ~8 and sends this data to the communication control section 9. In this case, by determining the data length by the CPU or controller 6 and controlling the output of read address data, there is no need to read unnecessary data from the RAM, and there is an advantage that the time occupied by one multi-bus can be minimized. be.

よって読取ったデータを圧縮して送る際の１２イン毎に
空時間を作ることができ、マルチパスをその間解放する
ことができる。りｉシディスク６のデータを回線制卸に
より通信する等にパスを有効利用できる。Therefore, idle time can be created every 12 ins when read data is compressed and sent, and multipath can be released during that time. The path can be effectively used to communicate data on the i-disk 6 through line control.

次に、圧縮データの画素密度の変換につき手法１ついて
説明する。これＫよシ画圓データの縮少を行なうことが
でき、又記録１ｉｔＩＩ素密度の小さい配録代置に原稿
読取り装置を適応させることができる。Next, method 1 for converting the pixel density of compressed data will be described. This allows the image circle data to be reduced by K, and also allows the document reading device to be adapted to an arrangement with a small recording density.

即ち読取り画像が文字画像の場合など４００ｂｐｉの高
解像度が必要とされない場合がある。That is, there are cases where a high resolution of 400 bpi is not required, such as when the read image is a character image.

その場合にＬ解像度をおとして転送した方が、転送時間
が短縮され、マルチパスの専有時間を少なくし、ディス
クメモリ等の中間バッファメモリの使用効率も上がり経
済的である。また、画像記録装置側で画像縮少機能がな
い場合には、縮少を必要とするとき送信側で圧縮しなけ
ればならない。記録装Ｒ＠に拡大機能をもたしめること
で送信側での債報麓増加を防ぐことができる。In this case, it is more economical to reduce the L resolution and transfer the data, because the transfer time is reduced, the exclusive time for multipaths is reduced, and the efficiency of use of intermediate buffer memories such as disk memories is increased. Furthermore, if the image recording device does not have an image reduction function, the transmitting side must perform compression when reduction is required. By providing the recording device R@ with an enlargement function, it is possible to prevent an increase in debts on the transmitting side.

さて、主走査方向の解像度をおとす手法は従来から用い
られている画像サンプルク四ツクの、周波数を変えるも
のでそれは１−２．１−５の変換部における変換前のシ
リアルデータのＶｉｄｅｏに対応し九Ｖｉｄｅｏ　Ｃ１
ｏａｋの周波数を制御する。その際のクロックレートは
鮪、として設定する。Now, the method of reducing the resolution in the main scanning direction is to change the frequency of the conventionally used image sampling circuit, which corresponds to the video of the serial data before conversion in the conversion section 1-2.1-5. Shiku Video C1
Controls oak frequency. The clock rate at that time is set as ``Tuna''.

副走査方向の縮少（解像度をおとす）のために、１−１
２の同期信号ゲート手段を用いる。今まて述べ九両１象
データ圧縮回路は、全てＨ８ＹＮＧ　。1-1 for reduction in sub-scanning direction (reducing resolution)
2 synchronization signal gate means are used. All of the data compression circuits in the nine cars I just mentioned are H8YNG.

Ｗｉｓｅ　Ｅｎａｂｌｅの同期信号によシなされている
。This is done by the Wise Enable synchronization signal.

そのためレートに応じた所定のラインの≠−タに対する
上記同期信号をゲートして出力しないようにしてしまえ
ば、そのラインのデータは、処理されないことになるの
でラインのまびきが行われる。ｔた、マルチパスト１１
にも、上記ラインに対応したデータ読取り要求Ｒｅｑが
発せられないのでゲートしたラインのデータが絖堆られ
てバスに伝送される心配もない。Therefore, if the synchronization signal for the ≠-data of a predetermined line corresponding to the rate is gated so as not to be output, the data of that line will not be processed, and the line will be routed. Multipast 11
In addition, since no data read request Req corresponding to the line is issued, there is no worry that the data on the gated line will be corrupted and transmitted to the bus.

このように、ｐｆｒ望の解像度のデータを得るために、
１−１２の同期信号ゲート回路杜、以下のように構成さ
れる。すなわち、７４９７　ＴＴＣのようなりロックま
びき手段で酵成しそのクロックに１２インの同期信号で
あるｎ５ｘｔｉｃを入力してゲート信号を生成し、それ
によりてＲＥＩＹＮＣ。In this way, in order to obtain data with the desired resolution,
The synchronizing signal gate circuit No. 1-12 is configured as follows. That is, a gate signal is generated by inputting the 12-in synchronization signal n5xtic to the clock using a locking means such as 7497 TTC, and thereby REIYNC.

Ｖｉｄｅｏ　Ｍｎａｂｌｅの同期信号をまびくのである
。解１象度（ｍ率）を決定するまびき串状、図示しなり
スイッチ等の設定手段によシ、１！ｆＭ、として設定さ
れる。几λ（、，１Ｍ２を各り独立に設定することによ
りタテ、ｇプの画素密度、縮率を決定できる。It spreads the Video Mnable synchronization signal. Solution 1: Determine the degree (m rate) by setting means such as a skewer or a switch (not shown), 1! It is set as fM. By setting λ(, , 1M2) independently, the vertical and vertical pixel densities and reduction ratios can be determined.

次に、圧縮したデータを復元する方法にりいて述べる。Next, a method for restoring compressed data will be described.

復元部は１−１１のマルチパスシステム１−１１から提
供されるデータを復元する。このデータは前述の圧縮手
法によって生成されたデータであるが、復元部と同一の
マルチパスに接続された圧縮部からのものである必要は
なめ。The restoration unit restores data provided from the multipath system 1-11. This data is data generated by the compression method described above, but it does not need to be from the compression section connected to the same multipath as the decompression section.

マスマルチパスシステム１−１１４１１−４０　。Mass multipath system 1-11411-40.

１−５１のいずれかのＲＡＭに、所定のデータ量のデー
タをｖＪき込む。本実施例でしょ２５６　ｗｏｒａとし
ている。１−４１０　、１−５１のＲＡＭは、ダブルバ
ッファとして構成されてお夛、一方にデータを臀き込む
時祉、他方よりデータを読み出すという動作をする。１
−３２のデコーダセレクト部は、ＲＡＭのデータ中から
ライン毎の区間信号をみククけると、そこには次に続く
データの形式（第１５図）が冑かれているので、それに
対応した復元部を選択すべく、セレク／Ａｌ−４４に信
号を発する。尚復元動作を切換えるべく構成することも
できるプリンタ１−４５から同期信号（）−Ｈ８！ＮＧ
（後述）に同期して、復元動作を開始する。こζで圧縮
データの復元回路れ、圧縮回路１−２゜１−５に対応し
て、１−３３の圧縮データ復元回路、１−５４のパラレ
ルデータをシリアルデータに変Ｗ４ｆるパラレル→１４
ビットシリアル変換部（以下Ｐ→Ｂ変換部と称す）がら
り、仁の２つの回路は、同期信号Ｇ−朋ＹＮＣによりて
當時動作している。各々の彼元回路は、復元動作に同期
して次のデータを要求する信号（Ｄａｔａ　Ｒｅｑ　）
を発生するが、デコーダセレクト部１−５２は、ライン
区切り１６号により工指定された復元回路からの要求信
号のみをリードアドレスカウンタ１−４１のり四ツクと
して送出する。このようにしてプリンタ１−４５にライ
ンシリアルなビデオ信号が送出されるが、その様子をＲ
（４図に示す。A predetermined amount of data is written into one of the RAMs 1-51. In this example, it is set to 256 wora. The RAMs 1-410 and 1-51 are configured as double buffers, and operate by storing data in one buffer and reading data from the other. 1
-32's decoder select section reads the line-by-line section signal from the RAM data, and since the format of the next data (Fig. 15) is known there, the decoder select section corresponds to it. A signal is sent to select/Al-44 to select. It should be noted that the synchronization signal ()-H8! from the printer 1-45 can also be configured to switch the restoration operation. NG
(described later), the restoration operation is started. With this ζ, the compressed data decompression circuit is converted to serial data, and the compressed data decompression circuit 1-33 corresponds to the compression circuits 1-2 and 1-5, and the parallel data of 1-54 is converted to serial data W4f parallel → 14
The two circuits of the bit-serial converter (hereinafter referred to as P→B converter) are operated by the synchronizing signal G-YNC. Each remote circuit sends a signal (Data Req) requesting the next data in synchronization with the restoration operation.
However, the decoder select section 1-52 sends out only the request signal from the restoration circuit specified by the line delimiter 16 as a signal to the read address counter 1-41. In this way, a line serial video signal is sent to the printer 1-45.
(See Figure 4.

すなわち、プリンタ１−４５よシの同期（ｉ！Ｉ　−！
　Ｄ−１１８ＹＮＣに応じて内部にもり１いるクロック
発生手段１−４２のクロックを画像クロックであるＤ−
Ｖｌｄｅｏ　Ｃ１ｏｃｋにより、シリモル画ｆＩＲイδ
号、Ｄ−ＶｉｄｅｏとＤ−’Ｖｉａｅｏ　’Ｅｎａｂｌ
ｅを送出する。That is, the synchronization of printers 1-45 (i!I-!
In response to D-118YNC, the clock of the clock generating means 1-42 which is internally controlled by the image clock D-
By Vldeo C1ock, silimole image fIR i δ
No., D-Video and D-'Viaeo' Enable
Send e.

デコーダセレクト部１−５２は、復元部からのＤａｔａ
リクエスト信号をリードアドレスカウンタ１−４１に送
って次のデータをホシ込むが、もしそれがライン区切シ
信号であったら、そのデータは復元部に岐わたさす忙、
次のツイン同期信４）　Ｄ−ＨＥｉＹＮＣを待ち、それ
によりデータセレクタ１−４１を所定の状態にし、次の
データを復元部に送る。The decoder select section 1-52 receives the Data from the restoration section.
A request signal is sent to the read address counter 1-41 to read the next data, but if it is a line break signal, the data is transferred to the restoring section.
Wait for the next twin synchronous signal 4) D-HEiYNC, thereby setting the data selector 1-41 to a predetermined state and sending the next data to the restoring unit.

なお１−４１のカウンタは、ダブルバッファの一方から
の読出しを終了した時（空の時）にカウントｕｐ信号を
１−３７のトグルフリップフロップに出力し、２つのＲ
ＡＭの＊＊込み、読出し動作を切り換えるとともに１マ
ルチパスシステム１−１１に、次の２５６　Ｗｏｒｄの
データの要求をすべく、１−２７の割込み要求ロジック
にも、２５６番地分のカウントｕｐ信号を出力する。Note that when the counter 1-41 finishes reading from one side of the double buffer (when it is empty), it outputs a count up signal to the toggle flip-flop 1-37, and the two R
In addition to switching the AM **input and read operations, a count up signal for 256 addresses is also sent to the interrupt request logic 1-27 in order to request the next 256 words of data from the 1 multipath system 1-11. Output.

圧縮部で、１２インのデータ量が最大で約２５６Ｗｏｒ
ｄ　であるので、２５６Ｗｏｒｄのタプルバッファ１−
！５０．１−４１によシ、マルチパスシステム１−１１
に入力される割込み信号の周期ｉｉ　１−４５のプリン
タから１ラインの同期信号Ｄ−１１８ＹＮｃインターバ
ルよシも確実に畏くなるので、マルチパスシステムのス
ビー、ドは、最低でも１ラインの区間中に２５６　ｗｏ
ｒａのデータを転送できるものであればよい。従りてバ
ス速度が速い＃徴ど２イン毎の空時間が増加し、パスを
他の情報処理や伝送に利用できる。In the compression section, the maximum amount of data for 12 inches is approximately 256W
d, so 256 Word tuple buffer 1-
! 50.1-41, Multipath System 1-11
The period of the interrupt signal input to the 1-45 printer D-118YNc interval will definitely be affected. 256 wo
Any device that can transfer ra data may be used. Therefore, when the bus speed is high, the idle time for every two inputs increases, and the path can be used for other information processing or transmission.

復元部における画素密度変換手段は、以下のようになる
。The pixel density conversion means in the restoration section is as follows.

主走査方向の雨水密度の変換酸、従来よく用いられる−
１−４２からの基本クロックをまびいて画像データをサ
ンフルする手法を用いる。この場合１−３５　、１−３
４による出力とリアルデータについてサンプル処理をす
る。密度変換データはプリセットスイッチ等により１）
ｕ、として設定される。副走査方向の画素密度の変換に
は以下／−＋手段を用いる。転送されてくるデータより
も高い解像度をもったプリンタに画像を等倍で出力する
場合や、同じＷｆ像度のプリンタに拡大して出力する場
合には、同一の復元２インデータを＊？ｔ！！、回出力
する。そのために復元データセレクタ１−４４　の後に
、ラインメモリ１−３５　ｆ、用いている。このＲＡＭ
はグ替ンタからの同期信号り一■ｅＹＮｃ　（ビーム検
知信号１）Ｄ　）に同期して動作するアドレスカウンタ
１−４３の出力によって動作する。そして、１−４４の
セレクタの出力を一旦スドアした後に、読出すことが可
能となる。同一ラインのデータを複数回出力する時には
、１−４４のセレクタのデータ入力信号がＲＡＭ　１−
５５の出力信号となるように、同期信号ダート部１−ｉ
５ｄｌ（よりセレクタ１−４４へのセレクト信号り日を
継続出力させる。これは又同一データを出力する時は復
元部１−５５からのデータは捨てられてしまうので、復
元動作をしないよう１Ｃ復元部に行く同期信号Ｇ−Ｈ８
ＹＮＧをとめる〆＼ ＼ ゝ、 ＼＼ ＼ よう同期信号ゲート部１−３６をゲートする。前述セレ
クタの１−４４へのセレクト信号ＤＳもこのゲート動作
に同期して出力される。このゲート期間は拡大変換デー
タＤＭ２に比例し、ＤＭ２は　−プリセットされる。Ｄ
Ｍ２はＤＭ、と独立にプリセットすることができ、タテ
ヨコの拡大率を変えることができる。所定の解像度（拡
大率）を得るための同期信号ゲート部１−３６の構成は
前述の１−１２と同様のものである。このゲート期間セ
レクト信号・ツク１−３２にＧ−Ｈ３ＹＮＣが入力され
ないので、リードアドレスカウンタ１−４１へのクロッ
クを停止している。従ってバッファＲＡＭの読出しをせ
ず、データ格納のまま待機する。よってこの間マルチパ
スト１１は解放され、ｉｔ回の他の装置に利用される。Conversion acid of rainwater density in main scanning direction, conventionally often used −
A method is used to sample image data using the basic clock from 1-42. In this case 1-35, 1-3
Sample processing is performed on the output from 4 and the real data. Density conversion data can be changed using preset switches, etc. 1)
It is set as u. The following /-+ means is used to convert the pixel density in the sub-scanning direction. When outputting an image at the same size to a printer with a higher resolution than the transferred data, or when enlarging and outputting to a printer with the same Wf resolution, the same restored 2-in data *? T! ! , output times. For this purpose, a line memory 1-35f is used after the restored data selector 1-44. This RAM
is operated by the output of the address counter 1-43, which operates in synchronization with the synchronizing signal R1eYNc (beam detection signal 1) D) from the transducer. Then, after the output of the selector 1-44 is once stored, it becomes possible to read it. When outputting data on the same line multiple times, the data input signal of selector 1-44 is output from RAM 1-44.
55, the synchronizing signal dart section 1-i
5dl (The select signal to the selector 1-44 is output continuously. This means that when the same data is output again, the data from the restoration unit 1-55 will be discarded, so 1C restoration is performed to avoid the restoration operation. Synchronization signal G-H8 that goes to
To stop YNG, gate the synchronization signal gate section 1-36. The select signal DS to the selector 1-44 is also output in synchronization with this gate operation. This gate period is proportional to the enlarged conversion data DM2, and DM2 is preset. D
M2 can be preset independently of DM, and the vertical and horizontal magnification ratios can be changed. The structure of the synchronizing signal gate section 1-36 for obtaining a predetermined resolution (enlargement ratio) is similar to that of the above-mentioned section 1-12. Since G-H3YNC is not input to the gate period select signal 1-32, the clock to the read address counter 1-41 is stopped. Therefore, the buffer RAM is not read out, and the data remains stored and stands by. Therefore, during this time, the multipath 11 is released and used for other devices.

ゲート期間が過ぎるとその後のＧ−Ｈ３ＹＮＣによりセ
レクトロジック１−３２は次のラインのデータのＲＡＭ
からの読出しとデコードを開始する。デコーダはｌワー
ド毎の復号終了毎にＤＡＴＥ　ＲＥＱを出力しクロック
をリードアドレスカウンタに出力してＲＡＭ読出しを行
なう、ＲＡＭからのデータが１ラインデータの終了であ
ることをセレクトロジック１−３２で判定するとデコー
ダ１−３３又はコンバータ１−３４への次のラインンデ
ータの送りを阻止し、Ｇ−Ｈ３ＹＮＣが発生する迄待機
する。Ｇ−Ｈ３ＹＮＣによりＲＡＭｌ−３０を受けて読
出す。ＲＡＭｌ−３０が空になる迄読出すとＲＡＭｌ−
３１の読出しに切換え、ＲＡＭｌ−３０へのパスからの
格納を開始する。それはバスからのライトアドレスデー
タによる。After the gate period passes, the subsequent G-H3YNC causes the select logic 1-32 to select the RAM for the data of the next line.
Start reading and decoding from. The decoder outputs DATE REQ every time the decoding of every l word is completed, outputs the clock to the read address counter, and reads the RAM.The select logic 1-32 determines that the data from the RAM is the end of one line of data. Then, the next line data is prevented from being sent to the decoder 1-33 or converter 1-34, and it waits until G-H3YNC occurs. G-H3YNC receives and reads RAM1-30. When RAMl-30 is read until it becomes empty, RAMl-
31 and starts storing from the path to RAM1-30. It depends on the write address data from the bus.

また、マルチパスシステム１−１１から転送されてくる
データの解像度よりも低い解像度のプリンタに、等倍で
出力したりとか、同じ解像度のプリンタでも縮小して出
力する場合には、ラインのまびきが必要とされる。これ
はデコーダセレクト部１−３２においてなされる。すな
わち、デコーダセレクト部にデータＤＭ２として設定さ
れた解像度になるように、ライン区切り信号を読み飛ば
すことになる。例えば、解像度が半分のプリンタに出力
する場合には、１ラインのデコードを終了したところで
、（これは次のライン区間信号がデコードセレクトロジ
ック１−３２に入力されたことでわかる）次のラインを
読み飛ばして、その次のライン区切り信号がくるまで、
リードアドレスカウンタ１−４１にクロックを発生する
ことにより、ｌライン間隔のデータを復元部１−３３に
供給できる。Also, when outputting at the same size to a printer with a lower resolution than the resolution of the data transferred from the multipath system 1-11, or reducing the output to a printer with the same resolution, line distortion may occur. Needed. This is done in the decoder select section 1-32. That is, the line separation signal is skipped so that the resolution set as data DM2 in the decoder select section is achieved. For example, when outputting to a printer with half the resolution, when the decoding of one line is finished (this can be seen by the fact that the next line section signal is input to the decode select logic 1-32), the next line can be output. Skip it until the next line break signal comes.
By generating a clock to the read address counter 1-41, data at l-line intervals can be supplied to the restoring unit 1-33.

本例において、画情報に応じた１−２，１−３の変換部
の切換えを行なったが、画情報量に応じて圧縮方式の異
なる第１、第２、圧縮変換の切換（例えばＭＨ変換とＭ
Ｒ変換の切換）とすることもできる。In this example, the conversion units 1-2 and 1-3 were switched according to the image information, but the first, second and compression conversion units with different compression methods (for example, MH conversion) were switched depending on the amount of image information. and M
(R conversion switching).

又本例は圧縮時ｌライン処理の伝送後マルチパスを解放
するが、複数ライン毎に解放することも可能で、それに
よりメインＣＰＵ等による／ヘスを介した制御信号の煩
雑なやりとりを少なくできる。本例では解放状態のマル
チパスにインタラブド要求信号を出して他機器間の低優
先のバス利用処理を中断させデータ転送を実行するので
、オリジナル像の読取りと略同時に連続的にマルチパス
に送出し、ファイル装置等に格納することができる。尚
本例の一部は読取健全てを一部メモリに格納する場合に
も適用できる。Also, in this example, multipath is released after transmission of l-line processing during compression, but it is also possible to release it for each multiple lines, thereby reducing the complicated exchange of control signals by/via the main CPU etc. . In this example, an interwoven request signal is issued to the open multipath to interrupt low-priority bus usage processing between other devices and execute data transfer, so data is continuously sent to the multipath almost simultaneously with reading the original image. , can be stored in a file device, etc. Note that part of this example can also be applied to the case where part of the read data is stored in memory.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明におけるシステムブロック図、第２図は
本発明における画像処理回路図、第３．４．６図は第２
図の処理タイムチャート図、第５図は伝送データ説明図
であり、１−１１はマルチパス、ｌはリーグ、２はプリ
ンタである。Fig. 1 is a system block diagram in the present invention, Fig. 2 is an image processing circuit diagram in the present invention, and Fig. 3.4.6 is a system block diagram in the present invention.
The processing time chart in the figure and FIG. 5 are explanatory diagrams of transmission data, where 1-11 is a multipath, l is a league, and 2 is a printer.

Claims (2)

【特許請求の範囲】[Claims] （１）画像ファイル、通信回線等が接続されたマルチパ
スラインを介して読取ったオリジナル像のデータを格納
又は伝送する際、画像データを上記マルチパスラインに
送出する以前に画像データの符号化処理を行なうことを
特徴とする画像処理力！去。(1) When storing or transmitting original image data read via a multipath line to which image files, communication lines, etc. are connected, image data is encoded before being sent to the multipath line. Image processing power that is characterized by the ability to do! Leaving. （２）第１項において、上記符号化処理したデータを格
納するメモリを有し、上記メモリを上記マルチパスライ
ンからのアドレスデータにより読出して、１記マルチパ
スに送出することを特徴とする画像処理方法。(2) In item 1, the image is characterized in that it has a memory for storing the encoded data, reads out the memory using address data from the multipath line, and sends it to the first multipath. Processing method.