JPH0775394B2 - Image transmission equipment - Google Patents

Description

【発明の詳細な説明】 本発明は、複数の画像処理装置を伝送路により接続し、
複数の画像処理装置間で圧縮画像データの授受を前記伝
送路を介して行なう画像伝送装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION According to the present invention, a plurality of image processing devices are connected by a transmission line,
The present invention relates to an image transmission device that transmits and receives compressed image data between a plurality of image processing devices via the transmission path.

近年、CCDに代表される固体撮像素子等の光電変換素子
によって画像を読取り、デジタル画像データに変換して
画像処理を施し、デジタル伝送路により伝送し、更にレ
ーザービームプリンタ等により画像を再現するデジタル
複写機やフアクシミリが考えられている。In recent years, a digital image is read by a photoelectric conversion element such as a solid-state image sensor such as a CCD, converted into digital image data, subjected to image processing, transmitted through a digital transmission line, and then reproduced by a laser beam printer or the like. Copiers and fax machines are being considered.

この様な装置において、画像データの送信側の装置にお
いて拡大処理や解像度向上処理を行なった場合には、伝
送される画像データのデータ量が増加し、これにより、
伝送路の占有時間が長くなり、伝送路の利用効率を悪く
している。また、画像データの受信側の装置において縮
小処理や解像度低下処理を行なった場合には、受信側の
装置で不必要な画像データが伝送路を伝送されることに
なり、これもまた、伝送路の利用効率を悪くしている。In such a device, when the device on the image data transmitting side performs the enlarging process or the resolution improving process, the data amount of the image data to be transmitted increases.
The occupancy time of the transmission line becomes long, and the utilization efficiency of the transmission line is deteriorated. Further, when the device on the image data receiving side performs reduction processing or resolution reduction processing, unnecessary image data is transmitted on the transmission line by the device on the receiving side. Is making poor use of.

そこで、受信側の装置において拡大処理や解像度向上処
理を行ない、また、送信側の装置において縮小処理や解
像度低下処理を行なうことにより、伝送路上を伝送され
る画像データのデータ量の増加を防止、または、削減す
ることが考えられる。しかしながら、それら処理のため
に専用の構成を設けることは、装置構成を複雑にし、コ
スト的にも好ましくない。Therefore, the reception side device performs the enlargement process and the resolution improvement process, and the transmission side device performs the reduction process and the resolution reduction process to prevent an increase in the data amount of the image data transmitted on the transmission path. Or it is possible to reduce. However, providing a dedicated configuration for these processes complicates the apparatus configuration and is not preferable in terms of cost.

本発明は以上の点に鑑みてなされたもので、画像の変倍
処理や解像度変換処理に際して、伝送路上を伝送される
画像データのデータ量の増加の防止、または、削減を、
簡易な構成で実行可能とすることを目的とし、詳しく
は、複数の画像処理装置を伝送路により接続し、前記複
数の画像処理装置間で圧縮画像データの授受を前記伝送
路を介して行なう画像伝送装置であって、送信側画像処
理装置は、画像をライン毎に読取り画像データ及び読取
ライン同期信号を出力する読取手段と、前記読取手段か
ら出力された画像データに対して読取ライン同期信号に
従ってライン毎に圧縮処理を施す圧縮手段と、前記読取
手段から出力された読取ライン同期信号を縮小率または
解像度低下率に応じて間引いて前記圧縮手段に入力する
ゲート手段とを有し、前記読取手段から複数ライン分の
画像データが出力される毎に前記圧縮手段により１ライ
ン分の画像データに対する圧縮処理を行なって、前記読
取手段から出力された画像データをライン単位で間引い
て圧縮処理することにより、画像データに対する圧縮処
理とともに縮小処理または解像度低下処理を実行し、受
信側画像処理装置は、画像データに基づいて画像をライ
ン毎に記録するとともに記録ライン同期信号を出力する
記録手段と、送信側画像処理装置から受信した圧縮画像
データに対して記録ライン同期信号に従ってライン毎に
復元処理を施す復元手段と、前記記録手段から出力され
た記録ライン同期信号を拡大率または解像度向上率に応
じて間引いて前記復元手段に入力するゲート手段とを有
し、前記記録手段により複数ライン分の画像が記録され
る毎に前記復元手段により１ライン分の圧縮画像データ
に対する復元処理を行なって、復元された１ライン分の
画像データを前記記録手段に複数回出力することによ
り、圧縮画像データに対する復元処理とともに拡大処理
または解像度向上処理を実行する画像伝送装置を提供す
るものである。The present invention has been made in view of the above points, and at the time of image scaling processing and resolution conversion processing, an increase in the data amount of image data transmitted on a transmission path is prevented or reduced.
For the purpose of enabling execution with a simple configuration, more specifically, an image in which a plurality of image processing devices are connected by a transmission line and compressed image data is exchanged between the plurality of image processing devices through the transmission line. In the transmission device, the image processing device on the transmission side reads the image line by line and outputs the read image data and the read line synchronization signal, and the image data output from the reading unit according to the read line synchronization signal. The reading unit includes a compression unit that performs a compression process for each line, and a gate unit that thins out the read line synchronization signal output from the reading unit according to a reduction rate or a resolution reduction rate and inputs the thinned signal to the compression unit. Each time a plurality of lines of image data are output from the above, the compression means performs a compression process on one line of image data, and is output from the reading means. By thinning out the image data in units of lines and performing compression processing, reduction processing or resolution reduction processing is executed together with the compression processing for the image data, and the receiving-side image processing apparatus records the image line by line based on the image data. Recording means for outputting a recording line synchronizing signal, decompressing means for decompressing compressed image data received from the transmitting side image processing device for each line according to the recording line synchronizing signal, and recording line outputted from the recording means. Gate means for thinning out the synchronizing signal in accordance with the enlargement rate or resolution improvement rate and inputting it to the restoring means, and each time the recording means records a plurality of lines of images, one line of the restoring means is recorded. The compressed image data is decompressed, and the decompressed image data for one line is output to the recording means a plurality of times. By, there is provided an image transmission apparatus for executing enlargement processing or resolution enhancement with restoration process for the compressed image data.

以下、実施例により本発明の説明を行なう。Hereinafter, the present invention will be described with reference to examples.

第１図は、本発明を適用可能なシステムブロック図であ
る。FIG. 1 is a system block diagram to which the present invention is applicable.

リーダ１は、原稿を例えばCCDイメージセンサを使用し
て読み取りアナログ・デジタル変換を行なつた後にシエ
ーデイング補正、２値化処理等を行ないデジタル画像信
号として外部回路に出力する。The reader 1 reads an original using, for example, a CCD image sensor, performs analog-to-digital conversion, then performs shading correction, binarization processing, etc., and outputs it as a digital image signal to an external circuit.

プリンタ２は、例えばレーザー・ビーム・プリンタ（LB
P）の様にデジタル画像信号をプリント用紙上に像形成
するための装置である。リーダ１とプリンタ２とは直接
接続することにより複写装置として動作することが可能
である。本実施例においては、リーダ１、プリンタ２間
を接続インターフエースを利用しリーダ１、プリンタ２
に大きな変更を加えることなくフアクシミリ装置の機能
を追加するように構成されている。The printer 2 is, for example, a laser beam printer (LB
P) is a device for forming a digital image signal on a print sheet. By directly connecting the reader 1 and the printer 2, it is possible to operate as a copying apparatus. In the present embodiment, the reader 1 and the printer 2 are connected by using a connection interface between the reader 1 and the printer 2.
It is configured to add the functionality of a Faximilli device without major changes to.

RPアダプタ３はリーダ１、プリンタ２間のデジタル画像
信号をコンピユータ・バス11で取り扱い可能なように変
換するための変換回路である。コンピユータ・バス１は
例えばインテル社のマルチ・バスのようなものであり、
最大数Ｍワード/secの伝送速度のもので、バスの主要な
制御を行なうメインCPU4、メモリ５、デイスク・コント
ローラ６、回線制御回路９等の複数のデータ処理装置が
RPアダプタ３とともに基板の形で互いに接続され情報の
転送を行なう。The RP adapter 3 is a conversion circuit for converting a digital image signal between the reader 1 and the printer 2 so that it can be handled by the computer bus 11. The computer bus 1 is, for example, an Intel multi-bus,
It has a maximum data transfer rate of several M words / sec, and has multiple data processing devices such as main CPU4, memory 5, disk controller 6, and line control circuit 9 that mainly control the bus.
It is connected to each other in the form of a board together with the RP adapter 3 to transfer information.

リーダ１で読み取られた原稿像データはRPアダプタ３で
変換され一旦メモリ５に記憶され必要に応じてさらにデ
イスク・コントローラ６を介して磁気デイスク７やフロ
ツピ・デイスク８に記憶される。記憶されたデータは回
線制御回路９（モデム他）、カプラ10を介して通信回線
に送られる。The document image data read by the reader 1 is converted by the RP adapter 3, temporarily stored in the memory 5, and further stored in the magnetic disk 7 or the floppy disk 8 via the disk controller 6 if necessary. The stored data is sent to the communication line via the line control circuit 9 (modem etc.) and the coupler 10.

逆に通信回線より送られた原稿像データはカプラ10、回
線制御９を介してメモリ５に記憶され、必要に応じ同様
にデイスク・コントローラ６により磁気デイスク７、フ
ロッピ・デイスク８に記憶される。記憶されたデータ
は、RPアダプタ３を介してプリンタ２に送られ、プリン
ト紙上に像形成される。On the contrary, the original image data sent from the communication line is stored in the memory 5 via the coupler 10 and the line control 9, and is similarly stored in the magnetic disk 7 and the floppy disk 8 by the disk controller 6 if necessary. The stored data is sent to the printer 2 via the RP adapter 3 and an image is formed on the print paper.

これら一連のフアクシミリ動作はメインCPU4が管理を集
中して行なう。The main CPU 4 centrally manages a series of these facsimile operations.

第２図は、RPアダプタの構成図である。ここで１−１は
原稿を読取りライン毎に同期信号とともに、シリアルな
デジタル画像信号を送出する原稿読取り装置であり、１
ライン分の長さのCCDにより主走査をし、CCD又は結像系
を所定の速度で移動させて副走査をする。主走査、副走
査方向ともに400bpi（ビツト／インチ）の分解能で読取
るものである。FIG. 2 is a block diagram of the RP adapter. Reference numeral 1-1 denotes an original reading device that sends a serial digital image signal together with a synchronization signal for each original reading line.
Main scanning is performed by a CCD having a line length, and sub-scanning is performed by moving the CCD or the imaging system at a predetermined speed. It is read at a resolution of 400 bpi (bit / inch) in both the main scanning direction and the sub-scanning direction.

１−２は原稿読取り部からのビツト形式の画像データvi
deoを符号化などの手法により圧縮する回路であり、本
実施例においては、周知のラン長符号化方式の回路を用
いている。１−３は、ビツト・シリアルな画像データvi
deoをパラレル形式に変換するシリアルパラレル変換部
（以下Ｓ→Ｐ変換部と称する）である。１−4,1−５そ
して１−6,1−７は各々ペアで働くダブルバツフアメモ
リで、１−2,1−３で得られる１ライン分の画像データ
を書き込み読出しができる容量を持ち、１−４（１−
６）に画像データを書き込んでいる時に、１−５（１−
７）より画像データを読み出すといつた動作をする。１
−8,1−９は各々のダブルバツフアメモリにデータ書き
込みアドレスを与えるためのライトアドレスカウンタで
ある。１−10は１−２の画像圧縮部と、１−３のＳ→Ｐ
変換部より得られた変換データの大小を判定する比較器
であり、その出力でセレクタ１−26を制御してデータ量
の少ない方の変換ロジツクからの変換画像データをマル
チバス（コンピユータバス）システム１−11に提供す
る。変換画像データはマルチバスを介して第１図のメモ
リ等に所定のマルチバスのシステム速度で付与される。1-2 is the bit format image data vi from the document reading section.
This is a circuit for compressing deo by a method such as encoding. In this embodiment, a circuit of a well-known run length encoding system is used. 1-3 are bit serial image data vi
It is a serial-parallel converter (hereinafter referred to as an S → P converter) that converts deo into a parallel format. The double buffer memories 1-4, 1-5 and 1-6, 1-7 work in pairs, and have the capacity to write and read the image data for one line obtained in 1-2, 1-3. 1-4 (1-
While writing the image data to 6), 1-5 (1-
When the image data is read from 7), the operation is performed. 1
-8 and 1-9 are write address counters for giving a data write address to each double buffer memory. 1-10 is an image compression unit of 1-2 and S → P of 1-3.
This is a comparator for judging the size of the conversion data obtained from the conversion unit, and the output of the comparator controls the selector 1-26 to convert the conversion image data from the conversion logic with the smaller data amount into a multi-bus (computer bus) system. 1-11. The converted image data is applied to the memory shown in FIG. 1 through the multibus at a predetermined multibus system speed.

圧縮画像データの復号部の構成は以下の様になる１−3
0、１−31は圧縮データ供給元であるマルチバスシステ
ム１−11からのデータ転送と復元ロジツクの圧縮データ
読取りの同期をとるためのダブルバツフアであり、１−
41のリードアドレスカウンタに同期してマルチバスシス
テム１−11にデータ要求を発信する。１−32はダブルバ
ツフアより読出した圧縮データの属性を判定し、使用す
る復元ロジツクを選択するセレクタロジツクである。１
−33は１−２の圧縮部に対応した復合部であり、１−34
は１−３のＳ→Ｐ変換器に対応したパラレル→シリアル
変換部（以下P/S変換部と称す。）である。The structure of the decoding unit for compressed image data is as follows 1-3
0 and 1-31 are double buffers for synchronizing the data transfer from the multi-bus system 1-11 which is the source of compressed data and the reading of the compressed data of the decompression logic.
A data request is transmitted to the multi-bus system 1-11 in synchronization with the read address counter 41. Reference numeral 1-32 is a selector logic which determines the attribute of the compressed data read from the double buffer and selects the restoration logic to be used. 1
-33 is a decompression unit corresponding to the 1-2 compression unit, and 1-34
Is a parallel → serial converter (hereinafter referred to as P / S converter) corresponding to 1-3 S → P converters.

以上の復元手段によつてビツトシリアルの形式で得られ
た画像信号を重複読出しし、副走査方向の画素密度の変
換を行うためのRAMが１−35である。このRAMの出力を１
−45のプリンタで再現する。The RAM for reading the image signals obtained in the bit serial format by the above-mentioned restoring means in an overlapping manner and converting the pixel density in the sub-scanning direction is 1-35. The output of this RAM is 1
Reproduce with a −45 printer.

本実施形では、画像の圧縮は原稿読取り部１−１からの
１ライン読取り終了に対応する同期信号HSYNCに同期し
て行なわれ、画像の復元はプリンタ１−45よりの同期信
号Ｄ−HSYNC（LBプリンタの場合１ラインビームスキヤ
ン終了に対応）に同期して行われる。ところで圧縮ある
いは復元回路に与えるこれらの同調信号をゲートして、
圧縮あるいは復元回路に与えることにより画素密度の変
換、画像の拡大、縮小を行うことができる。このための
同期信号ゲート手段が、１−12のHSYNC,Video Enableゲ
ートロジツクであり、１−36のＤ−HSYNCゲートロジツ
クである。In the present embodiment, the image compression is performed in synchronization with the sync signal HSYNC corresponding to the completion of reading one line from the document reading section 1-1, and the image restoration is performed by the sync signal D-HSYNC (from the printer 1-45). In case of LB printer, it corresponds to the end of 1 line beam scan). By the way, gate these tuning signals to the compression or decompression circuit,
By applying it to the compression or decompression circuit, the pixel density can be converted and the image can be enlarged or reduced. The synchronizing signal gate means for this purpose is HSYNC, Video Enable gate logic 1-12 and D-HSYNC gate logic 1-36.

以下、本実施例での回路の動作を説明する。The operation of the circuit in this embodiment will be described below.

（圧縮回路） 第１図の２点鎖線左側が圧縮回路であり、原稿読取り部
１−１よりのデジタル画像信号を処理して１−11のマル
チバスシステムに転送する。原稿読取り部よりの出力信
号とその信号形式を第２図に示す。(Compression Circuit) The left side of the chain double-dashed line in FIG. 1 is a compression circuit, which processes the digital image signal from the document reading section 1-1 and transfers it to the multibus system 1-11. The output signal from the document reading section and its signal format are shown in FIG.

原稿読取り部よりの信号は、１ライン各の区間信号であ
るHSYNCと画像情報転送クロツクであるVideo Clockとシ
リアル画像信号のVideoとHSYNCと次のHSYNCまでの１ラ
イン区間中で実際に画像信号が有効であることを示すVi
deo Enableからなつている。The signal from the document reading unit is HSYNC which is a section signal for each line, Video Clock which is an image information transfer clock, Video and HSYNC which is a serial image signal, and the image signal which is actually an image signal in one line section until the next HSYNC. Vi to indicate that it is valid
It comes from deo Enable.

HSYNCはVideo Clockに同期して１クロツク分出力され
る。また、本実施例に用いた読取り部は最大主走査長が
8 1/2インチで400bpsの分解能で読取るため、１ライン
として、3400ビツトの画像データが送出される。そのた
めVideo EnableのHighレベルの区間（画像有効区間）
は、Video Clock 3400クロツク分である。HSYNC is output for one clock in synchronization with Video Clock. The maximum main scanning length of the reading unit used in this embodiment is
Since 8 1/2 inch is read at a resolution of 400 bps, 3400 bit image data is sent as one line. Therefore, High level section of Video Enable (image valid section)
Is the Video Clock 3400 clock minutes.

これらの信号は、画像データ圧縮部１−２と１−３のS/
P変換部に同時に与えられおのおの独立にパラレルデー
タを生成し、１−２のコード化データは１−4,1−５の
ダブルバツフアに、１−３からのパラレルデータは１−
6,1−７のダブルバツフアに書かれる。ダブルバツフア
への書き込み動作をコントロールするのが、１−8,1−
９のWriteアドレスカウンタである。各カウンタはVideo
Enableにより初期化される。１−８のカウンタは１−
２の圧縮部からの画像コード化に同期したクロツクによ
りカウント動作し、１−９のカウンタは、１−３のＳ→
Ｐ変換部の変換動作に同期したクロツクでカウント動作
する。また、ダブルバツフアの切り換え動作はHSYNC信
号の入力により１−13のトグルフリツプフロツプが１ラ
イン毎に状態が変化することにより１−18,1−19,1−2
0,1−21,1−22,1−23の各々アドレスセレクタ、データ
セレクタの働きによりなされる。尚Readアドレスデータ
はマルチバスからアドレスバツフア１−29を介して入力
されるもので、マルチバス同期で各バツフアがリードさ
れデータが送られる。These signals are S / of the image data compression units 1-2 and 1-3.
Parallel data is independently given to the P converters, and the coded data of 1-2 is in the double buffer of 1-4 and 1-5, and the parallel data from 1-3 is 1-
Written in 6, 1-7 double buffer. Controlling the write operation to the double buffer is 1-8, 1-
9 is a write address counter. Each counter is Video
Initialized by Enable. 1-8 counter is 1-
The counting operation is performed by the clock synchronized with the image coding from the compression unit 2 and the counter 1-9 is S → 1-3 →
The clock counts in synchronization with the conversion operation of the P converter. In addition, the switching operation of the double buffer is 1-18, 1-19, 1-2 because the toggle flip-flop of 1-13 changes every line by the input of HSYNC signal.
0, 1-21, 1-22, 1-23 are respectively performed by the operation of the address selector and the data selector. The Read address data is input from the multibus via the address buffers 1-29, and each buffer is read and data is transmitted in synchronization with the multibus.

以上の圧縮部の回路の動作を第４図のタイミングチヤー
トに表わす。Ｓ→Ｐ変換部１−３は画像信号を14ビツト
パラレルに変換するので、Video Clockの14個でWriteア
ドレスカウンタに１クロツクのクロツク入力を発生す
る。この場合１ライン3400クロツクのVideo Clockによ
りアドレスカウンタ出力は、０から242までカウントす
ることになる。これはメモリ容量256ワードに対応す
る。また、解像度を1/2におとして、200bpiでシリパラ
変換した場合には、28クロツクのVideo Clockでアドレ
スカウンタが１だけ出力状態が変化し、3400クロツクの
Video Clockにより122まで計数される。このようにＳ→
Ｐ変換部用のアドレスカウンタ１−９は、１主走査区間
で定常的なカウント動作をするが、ラン長圧縮データ用
のWriteアドレスカウンタ１−８の動作は様子が異な
る。１−２の画像データ圧縮部はVideo信号の１つの状
態が何クロツク分連続したかをコード化し、出力するも
のであるから、１−８のWriteアドレスカウンタへのク
ロツク入力はVideo信号の状態が変化するたびに発生す
る。そのため１ラインの3400ビツトの画信号により、ア
ドレスカウンタには１クロツクから3400クロツクまでの
クロツクが入力されることになる。すなわち、１−９の
アドレスカウンタの出力が１ライン毎に一定であるのに
対して１−８のカウンタ出力は１〜3400までの値をと
る。ここで１−２と１−３の各画像変換部でどちらの変
換データが少ないかは、このアドレスカウンタの値を比
較することにより判定される。変換データ量は、Video
Enableの後端で決定されるので、その時の値を１−14,1
−15のフリップフロップにラツチし、各フリツプフロツ
プの値を１−10の比較器で比較し、その出力をライン同
期信号HSYNCによつて１−25のフリツプフロツプにラツ
チする。このフリツプフロツプの出力状態によつて１−
11のマルチバスシステムに読み取らすデータのセレクト
を１−26のセレクタで行う。また、１−８のラン長デー
タ用のアドレスカウンタに入力されるクロツク数がメモ
リの許容量（256ワード）を超えた場合にも、１−24のO
Rゲートのもう一方の入力より１−26のセレクタをシリ
パラ変換からのデータを選択するように設定する。The operation of the above circuit of the compression unit is shown in the timing chart of FIG. Since the S → P converter 1-3 converts the image signal into 14-bit parallel, 14 clocks of Video Clock generate a clock input of 1 clock to the write address counter. In this case, the address counter output counts from 0 to 242 by the video clock of 3400 clocks per line. This corresponds to a memory capacity of 256 words. When the resolution is reduced to 1/2 and the serial-parallel conversion is performed at 200 bpi, the output state of the address counter changes by 1 with the 28 clock Video Clock, and the output state of 3400 clock is changed.
Up to 122 is counted by Video Clock. Thus S →
The address counter 1-9 for the P conversion unit performs a steady count operation in one main scanning period, but the operation of the write address counter 1-8 for compressed run length data is different. Since the image data compression unit 1-2 encodes and outputs how many clock states each video signal is continuous, the clock input to the write address counter 1-8 indicates that the video signal status is It happens every time it changes. Therefore, a clock from 1 clock to 3400 clocks is input to the address counter by an image signal of 3400 bits on one line. That is, the output of the address counter 1-9 is constant for each line, whereas the counter output 1-8 takes values from 1 to 3400. Here, which conversion data is smaller in each of the image conversion units 1-2 and 1-3 is determined by comparing the values of the address counters. The converted data volume is Video
Since it is determined at the end of Enable, the value at that time is 1-14,1
The flip-flop of -15 is latched, the value of each flip-flop is compared by the comparator of 1-10, and the output is latched to the flip-flop of 1-25 by the line synchronizing signal HSYNC. Depending on the output state of this flip-flop, 1-
The selectors 1-26 select the data to be read by the 11 multibus system. If the number of clocks input to the 1-8 run length data address counter exceeds the memory capacity (256 words), 1-24 O
The selector 1-26 is set to select the data from the serial-parallel conversion from the other input of the R gate.

ここで、１−４〜１−７のバツフアRAMに書かれるデー
タについて第５図により説明する。１−2,1−３の画像
変換部からの１ライン分のデータはRAMの１番地から16
ビツトパラレルな形で２番地、３番地とアドレスを増し
ながら順次書き込まれる。そのデータの形式は以下のよ
うになる。The data written in the buffer RAMs 1-4 to 1-7 will be described with reference to FIG. The data for one line from the image converters 1-2 and 1-3 is 16 from the first address of RAM.
The data is sequentially written in the bit-parallel manner while increasing the address at addresses 2 and 3. The format of the data is as follows.

圧縮部１−２のラン長符号データの場合は、（ａ）の如
くなり、Ｓ→Ｐ部１−３からのデータはRAM1−6,1−７
に（ｂ）の形で書かれる。この場合、14,15ビツト目の0
0は０〜13ビツト目が画像データであることを示すもの
である。In the case of the run length code data of the compression unit 1-2, it becomes as shown in (a), and the data from the S → P unit 1-3 is RAM1-6, 1-7.
Written in the form (b). In this case, 0 at 14th and 15th bit
0 indicates that the 0th to 13th bits are image data.

そして１ライン分の書き込みが終了した時点で、１−1
4,1−15にラツチされたアドレスカウンタの値に、１ラ
インの開始の識別コードを付加して、RAMの０番地に書
き込む。その形式は（ｃ）のようになる。すなわち、RA
M1−4,1−５の０番地に書き込まれるデータの13ビツト
目には１が、RAM1−6,1−７の13ビツト目には０が書か
れる。また、15ビツト目、14ビツト目は識別コードであ
り、ライン毎の区切りのデータか実際の画像データか否
かを区別するためのものである。Then, when the writing for one line is completed, 1-1
The identification code of the start of one line is added to the value of the address counter latched at 4, 1-15, and it is written in the address 0 of RAM. The format is as shown in (c). Ie RA
A 1 is written in the 13th bit of the data written in the 0th address of M1-4, 1-5, and a 0 is written in the 13th bit of the RAM1-6, 1-7. The 15th bit and the 14th bit are identification codes, which are used to distinguish whether the data is the delimiter for each line or the actual image data.

このように、ライン毎の同期信号によつて、１−2,1−
３の２つの画像変換器は、おのおの独立にRAMに変換デ
ータを書込むが、実際に読出されるのはどちらか一方の
みであり、前述のようにそれは書き込み動作中のアドレ
スカウンタ１−8,1−９の値によつて決定される。In this way, 1-2, 1-
Each of the two image converters of No. 3 independently writes the conversion data to the RAM, but only one of them is actually read out. As described above, it is the address counter 1-8, It is determined by the value of 1-9.

１−11のマルチバスシステムはHSYNC信号による割り込
み信号を１−27より受けて、RAMに書かれた１ライン分
の変換データ（１ライン前の）の読取りを開始する。こ
の読取り速度はHSYNCの一区間中にRAMに書かれている有
効データを読み出しうるに十分なスピードでなければな
らない。まず１−11のマルチバスシステムは１−27から
のデータ読取り要求信号をメインCPU4又はデイスクコン
トローラ６に送りそこでそれを判定しリードアドレスデ
ータを出力してRAMの０番地からデータの読出しを開始
する。０番地には、１番地以降のアドレスに入つている
１ライン分のデータのタイプが書かれているので、その
データ長分だけデータを取り込みマルチバスに接続され
ている他のデイスク等のメモリ装置５〜８や、通信制御
部９にこのデータを送る。この場合データ長をCPU又は
コントローラ６により判断してリードアドレスデータの
出力制御をすることでRAMの不要なデータを読出す必要
がなく、マルチバスの占有時間が最少限ですむという利
点がある。The multibus system 1-11 receives the interrupt signal by the HSYNC signal from 1-27 and starts reading the conversion data (one line before) for one line written in the RAM. This read speed must be fast enough to read the valid data written in RAM during one section of HSYNC. First, the multibus system 1-11 sends a data read request signal from 1-27 to the main CPU 4 or the disk controller 6 to judge it there, output read address data, and start reading data from address 0 of RAM. . Since the type of the data for one line contained in the addresses after the address 1 is written in the address 0, the memory device such as another disk connected to the multi-bus takes in the data corresponding to the data length. This data is sent to 5-8 and the communication control unit 9. In this case, it is not necessary to read unnecessary data in the RAM by controlling the output of the read address data by determining the data length by the CPU or the controller 6, and there is an advantage that the occupation time of the multibus is minimized.

よつて読取つたデータを圧縮して送る際の１ライン毎に
空時間を作ることができ、マルチバスをその間解放する
ことができる。つまりデイスク６のデータを回線制御に
より通信する等にバスを有効利用できる。Therefore, an empty time can be created for each line when the read data is compressed and sent, and the multi-bus can be released during that time. That is, the bus can be effectively used for communicating the data of the disk 6 by line control.

次に、圧縮データの画素密度の変換につき手法について
説明する。これにより画像データの縮少を行なうことが
でき、又記録画素密度の小さい記録装置に原稿読取り装
置を適応させることができる。Next, a method for converting the pixel density of the compressed data will be described. As a result, the image data can be reduced, and the document reading device can be adapted to a recording device having a small recording pixel density.

即ち読取り画像が文字画像の場合など400bpiの高解像度
が必要とされない場合がある。その場合には解像度をお
として転送した方が、転送時間が短縮され、マルチバス
の専有時間を少なくし、デイスクメモリ等の中間バツフ
アメモリの使用効率も上がり経済的である。また、画像
記録装置側で画像縮少機能がない場合には、縮少を必要
とするとき送信側で圧縮しなければならない。記録装置
側に拡大機能をもたしめることで送信側での情報量増加
を防ぐことができる。That is, a high resolution of 400 bpi may not be required when the read image is a character image. In that case, it is more economical to transfer at a lower resolution, because the transfer time is shortened, the exclusive time of the multi-bus is reduced, and the efficiency of use of the intermediate buffer memory such as a disk memory is increased. If the image recording device does not have the image reduction function, the transmitting side must compress the image when the reduction is required. By providing the recording device with the enlargement function, it is possible to prevent an increase in the amount of information on the transmission side.

さて、主走査方向の解像度をおとす手法は従来から用い
られている画像サンプルクロツクの周波数を変えるもの
でそれは１−2,1−３の変換部における変換前のシリア
ルデータのVideoに対応したVideo Clockの周波数を制御
する。その際のクロツクレートはEM₁として設定する。By the way, the method of reducing the resolution in the main scanning direction is to change the frequency of the image sample clock that has been used conventionally, and it corresponds to the video of serial data before conversion in the conversion units 1-2 and 1-3. Controls the clock frequency. The clock rate at that time is set as EM ₁ .

副走査方向の縮少（解像度をおとす）のために、１−12
の同期信号ゲート手段を用いる。今まで述べた画像デー
タ圧縮回路は、全てHSYNC.Vides Enableの同期信号によ
りなされている。そのためレートに応じた所定のライン
のデータに対する上記同期信号をゲートして出力しない
ようにしてしまえば、そのラインのデータは、処理され
ないことになるのでラインのまびきが行われる。また、
マルチバス１−11にも、上記ラインに対応したデータ読
取り要求Reqが発せられないのでゲートしたラインのデ
ータが読取られてバスに伝送される心配もない。1-12 for reduction in the sub-scanning direction (decrease in resolution)
The synchronizing signal gating means is used. The image data compression circuits described so far are all performed by the HSYNC.Vides Enable synchronization signal. Therefore, if the synchronizing signal for the data of a predetermined line corresponding to the rate is gated so as not to be output, the data of the line will not be processed, so that the line is spread. Also,
Since no data read request Req corresponding to the above line is issued to the multibus 1-11, there is no fear that the data of the gated line will be read and transmitted to the bus.

このように、所望の解像度のデータを得るために、１−
12の同期信号ゲート回路は、以下のように構成される。
すなわち、7497TTCのようなクロツクまびき手段で構成
しそのクロツクに１ラインの同期信号であるHSYNCを入
力してゲート信号を生成し、それによつてHSYNC.Video
Enableの同期信号をまびくのである。解像度（縮率）を
決定するまびき率は、図示しないスイツチ等の設定手段
によりEM₂として設定される。EM₁,EM₂を各々独立に設定
することによりタテ、ヨコの画素密度、縮率を決定でき
る。Thus, in order to obtain the data of the desired resolution,
The 12 synchronization signal gate circuits are configured as follows.
That is, it is composed of a clock-spreading means such as 7497TTC, and HSYNC, which is a 1-line synchronization signal, is input to the clock to generate a gate signal, whereby HSYNC.Video is generated.
The enable sync signal is transmitted. The blink rate that determines the resolution (reduction rate) is set as EM ₂ by setting means such as a switch (not shown). By setting EM ₁ and EM ₂ independently, the vertical and horizontal pixel densities and reduction ratios can be determined.

次に、圧縮したデータを復元する方法について述べる。
復元部は１−11のマルチバスシステム１−11から提供さ
れるデータを復元する。このデータは前述の圧縮手法に
よつて生成されたデータであるが、復元部と同一のマル
チバスに接続された圧縮部からのものである必要はな
い。Next, a method for restoring compressed data will be described.
The restoration unit restores the data provided from the multibus system 1-11 of 1-11. Although this data is data generated by the above-described compression method, it does not have to be from the compression unit connected to the same multi-bus as the decompression unit.

まずマルチバスシステム１−11は、１−30,1−31のいず
れかのRAMに、所定のデータ量のデータを書き込む。本
実施例では256Wordとしている。１−30,1−31のRAMは、
ダブルバツフアとして構成されており、一方にデータを
書き込む時は、他方よりデータを読み出すという動作を
する。１−32のデコーダセレクト部は、RAMのデータ中
からライン毎の区間信号をみつけるべく、１−41のリー
ドアドレスカウンタにクロツクを送出する。一ラインの
区間信号をみつけると、そこには次に続くデータの形式
（第５図）が書かれているので、それに対応した復元部
を選択すべく、セレクタ１−44に信号を発する。尚復元
動作を切換えるべく構成することもできるプリンタ１−
45から同期信号Ｇ−HSYNC（後述）に同期して、復元動
作を開始する。ここで圧縮データの復元回路は、圧縮回
路１−2,1−３に対応して、１−33の圧縮データ復元回
路、１−34のパラレルデータをシリアルデータに変換す
るパラレル→14ビツトシリアル変換部（以下Ｐ→Ｓ変換
部と称す）があり、この２つの回路は、同期信号Ｇ−HS
YNCによつて常時動作している。各々の復元回路は、復
元動作に同期して次のデータを要求する信号（Data Re
q）を発生するが、デコーダセレクト部１−32は、ライ
ン区切り信号によつて指定された復元回路からの要求信
号のみをリードアドレスカウンタ１−41のクロツクとし
て送出する。このようにしてプリンタ１−45にラインシ
リアルなビデオ信号が送出されるが、その様子を第４図
に示す。すなわち、プリンタ１−45よりの同期信号Ｄ−
HSYNCに応じて内部にもつているクロツク発生手段１−4
2のクロツクを画像クロツクであるＤ−Video Clockによ
り、シリアル画像信号、Ｄ−VideoとＤ−Video Enable
を送出する。First, the multi-bus system 1-11 writes a predetermined amount of data in any one of the RAMs 1-30 and 1-31. In this embodiment, it is set to 256 words. 1-30, 1-31 RAM,
It is configured as a double buffer, and when writing data to one, it operates to read the data from the other. The decoder select unit 1-32 sends a clock to the read address counter 1-41 in order to find a section signal for each line from the data in the RAM. When the section signal of one line is found, the format of the next data (Fig. 5) is written therein, so a signal is issued to the selector 1-44 to select the restoration section corresponding to it. A printer 1 that can also be configured to switch the restoration operation 1-
The restoration operation is started from 45 in synchronization with a synchronization signal G-HSYNC (described later). Here, the compressed data decompression circuit corresponds to the compression circuits 1-2 and 1-3, and the compressed data decompression circuit 1-33, and the parallel data 14-34 that converts parallel data to serial data. Section (hereinafter referred to as the P → S conversion section), and these two circuits use the synchronization signal G-HS.
It is always operating by YNC. Each restoration circuit synchronizes with the restoration operation and outputs a signal (Data Res.
However, the decoder select unit 1-32 sends only the request signal from the restoration circuit designated by the line delimiter signal as the clock of the read address counter 1-41. In this way, the line serial video signal is sent to the printer 1-45, which is shown in FIG. That is, the synchronizing signal D- from the printer 1-45.
Clock generation means 1-4 which is internally provided according to HSYNC
Serial clock signal, D-Video and D-Video Enable for the 2nd clock by D-Video Clock which is the image clock.
Is sent.

デコーダセレクト部１−32は、復元部からのDataリクエ
スト信号をリードアドレスカウンタ１−41に送つて次の
データを取り込むが、もしそれがライン区切り信号であ
つたら、そのデータは復元部にはわたさずに、次のライ
ン同期信号Ｄ−HSYNCを待ち、それによりデータセレク
タ１−41を所定の状態にし、次のデータを復元部に送
る。The decoder select unit 1-32 sends the Data request signal from the restoration unit to the read address counter 1-41 to fetch the next data, but if it is a line delimiter signal, the data is not passed to the restoration unit. Instead, it waits for the next line synchronization signal D-HSYNC, thereby setting the data selector 1-41 in a predetermined state and sending the next data to the restoration unit.

なお１−41のカウンタは、ダブルバツフアの一方からの
読出しを終了した時（空の時）にカウントup信号を１−
37のトグルフリツプフロツプに出力し、２つのRAMの書
き込み、読出し動作を切り換えるとともに、マルチバス
システム１−11に、次の256Wordのデータの要求をすべ
く、１−27の割込み要求ロジツクにも、256番地分のカ
ウントup信号を出力する。Note that the counter 1-41 outputs the count-up signal 1- when the reading from one of the double buffers is completed (when it is empty).
It outputs to the toggle flip-flop of 37, switches the write and read operations of the two RAMs, and makes an interrupt request logic of 1-27 to request the next 256 word data to the multibus system 1-11. Also outputs a count-up signal for 256 addresses.

圧縮部で、１ラインのデータ量が最大で約256Wordであ
るので、256Wordのダブルバツフア１−30,1−31によ
り、マルチバスシステム１−11に入力される割込み信号
の周期は１−45のプリンタから１ラインの同期信号Ｄ−
HSYNCインターバルよりも確実に長くなるので、マルチ
バスシステムのシピードは、最低でも１ラインの区間中
に256Wordのデータを転送できるものであればよい。従
つてバス速度が速いほどライン毎の空時間が増加し、バ
スを他の情報処理や伝送に利用できる。Since the maximum amount of data per line in the compression unit is about 256 words, a 256 word double buffer 1-30, 1-31 causes the interrupt signal cycle input to the multi-bus system 1-11 to be 1-45. To 1 line sync signal D-
Since it is certainly longer than the HSYNC interval, the speed of the multi-bus system should be such that at least 256 words of data can be transferred during one line section. Therefore, as the bus speed increases, the idle time for each line increases, and the bus can be used for other information processing and transmission.

復元部における画素密度変換手段は、以下のようにな
る。The pixel density conversion means in the restoration unit is as follows.

主走査方向の画素密度の変換は、従来よく用いられる。
１−42からの基本クロツクをまびいて画像データをサン
プルする手法を用いる。この場合１−33,1−34による出
力とリアルデータについてサンプル処理をする。密度変
換データはプリセツトスイツチ等によりDM₁として設定
される。副走査方向の画素密度の変換には以下の手段を
用いる。転送されてくるデータよりも高い解像度をもつ
たプリンタに画像を等倍で出力する場合や、同じ解像度
のプリンタに拡大して出力する場合には、同一の復元ラ
インデータを複数回出力する。そのために復元データセ
レクタ１−44の後に、ラインメモリ１−35を用いてい
る。このRAMはプリンタからの同期信号Ｄ−HSYNC（ビー
ム検知信号BD）に同期して動作するアドレスカウンタ１
−43の出力によつて動作する。そして、１−44のセレク
タの出力を一旦ストアした後に、読出すことが可能とな
る。同一ラインのデータを複数回出力する時には、１−
44のセレクタのデータ入力信号がRAM1−35の出力信号と
なるように、同期信号ゲート部１−36によりセレクタ１
−44へのセレクト信号DSを継続出力させる。これは又同
一データを出力する時は復元部１−33からのデータは捨
てられてしまうので、復元動作をしないように復元部に
行く同期信号Ｇ−HSYNCをとめるよう同期信号ゲート部
１−36をゲートする。前述セレクタの１−44へのセレク
ト信号DSもこのゲート動作に同期して出力される。この
ゲート期間は拡大変換データDM₂に比例し、DM₂はプリセ
ットされる。DM₂はDM₁と独立にプリセットすることがで
き、タテヨコの拡大率を変えることができる。所定の解
像度（拡大率）を得るための同期信号ゲート部１−36の
構成は前述の１−12と同様のものである。このゲート期
間セレクトロジック１−32にＧ−HSYNCが入力されない
ので、リードアドレスカウンタ１−41へのクロックを停
止している。従ってバッファRAMの読出しをせず、デー
タ格納のまま待機する。よってこの間マルチバス１−11
は解放され、第１回の他の装置に利用される。ゲート期
間が過ぎるとその後のＧ−HSYNCによりセレクトロジッ
ク１−32は次のラインのデータのRAMからの読出しとデ
コードを開始する。デコーダは１ワード毎の信号終了時
にDATE REQを出力しクロックをリードアドレスカウン
タに出力してRAM読出しを行なう。RAMからのデータが１
ラインデータの終了であることをセレクトロジック１−
32で判定するとデコーダ１−33又はコンバータ１−34へ
の次のラインンデータの送りを阻止し、Ｇ−HSYNCが発
生する迄待機する。Ｇ−HSYNCによりRAM1−30を受けて
読出す。RAM1−30が空になる迄読出すとRAM1−31の読出
しに切換え、RAM1−30へのバスからの格納を開始する。
それはバスからのライトアドレスデータによる。The conversion of the pixel density in the main scanning direction is often used conventionally.
The technique of sampling the image data by spreading the basic clock from 1-42 is used. In this case, sample processing is performed on the output by 1-33 and 1-34 and the real data. The density conversion data is set as DM ₁ by a preset switch or the like. The following means is used to convert the pixel density in the sub-scanning direction. When outputting an image at the same size to a printer having a resolution higher than that of the transferred data, or when enlarging and outputting to a printer having the same resolution, the same restored line data is output multiple times. Therefore, the line memory 1-35 is used after the restored data selector 1-44. This RAM is an address counter 1 that operates in synchronization with a synchronization signal D-HSYNC (beam detection signal BD) from the printer.
It operates by the output of −43. Then, the output of the selector 1-44 can be stored and then read. When outputting data on the same line multiple times, 1-
In order that the data input signal of the 44 selector becomes the output signal of RAM 1-35, the selector 1
Continue to output select signal DS to -44. This is because when the same data is output, the data from the restoring unit 1-33 is discarded, so that the synchronizing signal gate unit 1-36 stops the synchronizing signal G-HSYNC that goes to the restoring unit so as not to perform the restoring operation. To gate. The select signal DS to the selector 1-44 is also output in synchronization with this gate operation. This gate period is proportional to the expanded conversion data DM ₂ , and DM ₂ is preset. DM ₂ can be preset independently of DM _1, and the magnification of vertical and horizontal can be changed. The structure of the synchronization signal gate unit 1-36 for obtaining a predetermined resolution (enlargement ratio) is the same as that of 1-12 described above. Since G-HSYNC is not input to the gate period select logic 1-32, the clock to the read address counter 1-41 is stopped. Therefore, it does not read the buffer RAM and waits for data to be stored. Therefore, during this period, Multibus 1-11
Are released and used for other devices in the first round. When the gate period expires, the subsequent G-HSYNC causes the select logic 1-32 to start reading and decoding the data of the next line from the RAM. The decoder outputs DATE REQ at the end of the signal for each word and outputs the clock to the read address counter to read the RAM. 1 data from RAM
Select logic 1-
When it is judged at 32, the sending of the next line data to the decoder 1-33 or the converter 1-34 is blocked, and the process waits until G-HSYNC occurs. Read and receive RAM1-30 by G-HSYNC. When the RAM1-30 is read until it becomes empty, it switches to the RAM1-31 read and starts storing from the bus to the RAM1-30.
It depends on the write address data from the bus.

また、マルチバスシステム１−11から転送されてくるデ
ータの解像度よりも低い解像度のプリンタに、等倍で出
力したりとか、同じ解像度のプリンタでも縮小して出力
する場合には、ラインのまびきが必要とされる。これは
デコーダセレクト部１−32においてなされる。すなわ
ち、デコーダセレクト部にデータDM₂として設定された
解像度になるように、ライン区切り信号を読み飛ばすこ
とになる。例えば、解像度が半分のプリンタに出力する
場合には、１ラインのデコードを終了したところで、
（これは次のライン区間信号がデコードセレクトロジッ
ク１−32に入力されたことでわかる）次のラインを読み
飛ばして、その次のライン区切り信号がくるまで、リー
ドアドレスカウンタ１−41にクロックを発生することに
より、１ライン間隔のデータを復元部１−33に供給でき
る。In addition, when outputting to a printer having a resolution lower than the resolution of the data transferred from the multi-bus system 1-11 at the same size, or when reducing and outputting even a printer having the same resolution, line spread may occur. Needed. This is done in the decoder select unit 1-32. That is, the line delimiter signal is skipped so that the resolution set as the data DM ₂ in the decoder select section is achieved. For example, when outputting to a printer with half the resolution, when decoding of one line is completed,
(This can be understood from the fact that the next line section signal is input to the decode select logic 1-32.) Skip the next line and clock the read address counter 1-41 until the next line delimiter signal comes. When generated, the data of one line interval can be supplied to the restoration unit 1-33.

本例において、画情報に応じた１−２、１−３の変換部
の切換えを行なったが、画情報量に応じて圧縮方式の異
なる第１、第２、圧縮変換の切換（例えばMH変換とMR変
換の切換）とすることもできる。In this example, the conversion units 1-2 and 1-3 are switched according to the image information, but the first, second, and compression conversions having different compression methods are switched according to the amount of image information (for example, MH conversion). And MR conversion).

又本例は圧縮時１ライン処理の伝送後マルチバスを解放
するが、複数ライン毎に解放することも可能で、それに
よりメインCPU等によるバスを介した制御信号の煩雑な
やりとりを少なくできる。本例では解放状態のマルチバ
スにインタラプト要求信号を出して他機器間の低優先の
バス利用処理を中断させデータ転送を実行するので、オ
リジナル像の読取りと略同時に連続的にマルチバスに送
出し、ファイル装置等に格納することができる。尚本例
の一部は読取像全てを一度メモリに格納する場合にも適
用できる。Further, in this example, the multi-bus is released after the transmission of the one-line processing at the time of compression, but it is also possible to release it every plural lines, thereby reducing the complicated exchange of control signals via the bus by the main CPU or the like. In this example, an interrupt request signal is issued to the released multibus to interrupt the low-priority bus utilization processing between other devices and execute the data transfer. , Can be stored in a file device or the like. Note that a part of this example can be applied to the case where all the read images are stored in the memory once.

以上説明した様に、本発明によると、複数の画像処理装
置を伝送路により接続し、複数の画像処理装置間で圧縮
画像データの授受を伝送路を介して行なう画像伝送装置
であって、送信側画像処理装置において、画像データに
対する縮小処理または解像度低下処理専用の構成を設け
ることなしに、画像データに対する圧縮処理の基準とな
る読取ライン同期信号を縮小率または解像度低下率に応
じて間引くという簡易な構成によって、画像データに対
する圧縮処理とともに縮小処理または解像度低下処理を
実行でき、これにより伝送路上の圧縮画像データの伝送
量を削減でき、また、受信側画像処理装置において、画
像データに対する拡大処理または解像度向上処理専用の
構成を設けることなしに、圧縮画像データに対する復元
処理の基準となる記録ライン同期信号を拡大率または解
像度向上率に応じて間引くという簡易な構成によって、
圧縮画像データに対する復元処理とともに拡大処理また
は解像度向上処理を実行でき、これにより伝送路上の画
像データの伝送量の増加を防止できる。As described above, according to the present invention, an image transmission apparatus that connects a plurality of image processing apparatuses via a transmission line and transmits / receives compressed image data between the plurality of image processing apparatuses via the transmission path. In the image processing device on the side, a read line synchronization signal, which is a reference for compression processing for image data, is thinned out in accordance with the reduction rate or resolution reduction rate without providing a dedicated configuration for reduction processing or resolution reduction processing for image data. With such a configuration, reduction processing or resolution reduction processing can be executed together with the compression processing on the image data, whereby the transmission amount of the compressed image data on the transmission path can be reduced. It is a standard for decompression processing for compressed image data without providing a dedicated configuration for resolution improvement processing. The simple configuration of thinning in accordance with the enlargement ratio or resolution enhancement rate recording line synchronization signal,
Enlargement processing or resolution improvement processing can be executed together with decompression processing for compressed image data, which can prevent an increase in the transmission amount of image data on the transmission path.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明におけるシステムブロック図、第２図は
本発明における画像処理回路図、第３、４、６図は第２
図の処理タイムチャート図、第５図は伝送データ説明図
であり、１−11はマルチバス、１はリーダ、２はプリン
タである。FIG. 1 is a system block diagram in the present invention, FIG. 2 is an image processing circuit diagram in the present invention, and FIGS.
FIG. 5 is a processing time chart in the figure, and FIG. 5 is an explanatory view of transmission data. Reference numeral 1-11 is a multibus, 1 is a reader, and 2 is a printer.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】複数の画像処理装置を伝送路により接続
し、前記複数の画像処理装置間で圧縮画像データの授受
を前記伝送路を介して行なう画像伝送装置であって、 送信側画像処理装置は、画像をライン毎に読取り画像デ
ータ及び読取ライン同期信号を出力する読取手段と、前
記読取手段から出力された画像データに対して読取ライ
ン同期信号に従ってライン毎に圧縮処理を施す圧縮手段
と、前記読取手段から出力された読取ライン同期信号を
縮小率または解像度低下率に応じて間引いて前記圧縮手
段に入力するゲート手段とを有し、前記読取手段から複
数ライン分の画像データが出力される毎に前記圧縮手段
により１ライン分の画像データに対する圧縮処理を行な
って、前記読取手段から出力された画像データをライン
単位で間引いて圧縮処理することにより、画像データに
対する圧縮処理とともに縮小処理または解像度低下処理
を実行し、 受信側画像処理装置は、画像データに基づいて画像をラ
イン毎に記録するとともに記録ライン同期信号を出力す
る記録手段と、送信側画像処理装置から受信した圧縮画
像データに対して記録ライン同期信号に従ってライン毎
に復元処理を施す復元手段と、前記記録手段から出力さ
れた記録ライン同期信号を拡大率または解像度向上率に
応じて間引いて前記復元手段に入力するゲート手段とを
有し、前記記録手段により複数ライン分の画像が記録さ
れる毎に前記復元手段により１ライン分の圧縮画像デー
タに対する復元処理を行なって、復元された１ライン分
の画像データを前記記録手段に複数回出力することによ
り、圧縮画像データに対する復元処理とともに拡大処理
または解像度向上処理を実行することを特徴とする画像
伝送装置。1. An image transmitting apparatus, wherein a plurality of image processing apparatuses are connected by a transmission path, and compressed image data is exchanged between the plurality of image processing apparatuses via the transmission path. A reading means for reading the image line by line and outputting the read image data and the read line synchronization signal; and a compression means for compressing the image data output from the reading means for each line according to the read line synchronization signal. Gate means for thinning out the read line synchronizing signal output from the reading means in accordance with the reduction rate or the resolution reduction rate and inputting to the compression means, and the image data for a plurality of lines is output from the reading means. The image data for one line is compressed by the compression means for each time, and the image data output from the reading means is thinned out in line units and compressed. By performing the processing, the image data is subjected to the compression process and the reduction process or the resolution reduction process, and the receiving side image processing device records the image line by line based on the image data and outputs the recording line synchronization signal. A decompression means for decompressing the compressed image data received from the transmitting image processing device line by line in accordance with the recording line synchronization signal, and a recording line synchronization signal output from the recording means. And a gate means for thinning out and inputting to the decompression means according to the above. Every time an image for a plurality of lines is recorded by the recording means, the decompression means performs a decompression process on the compressed image data for one line. By outputting the restored image data for one line to the recording means a plurality of times, the compressed image data An image transmission apparatus, which performs enlargement processing or resolution improvement processing together with restoration processing.