JPS63180150A - 入出力バッファ用領域獲得処理方式 - Google Patents
入出力バッファ用領域獲得処理方式Info
- Publication number
- JPS63180150A JPS63180150A JP62012036A JP1203687A JPS63180150A JP S63180150 A JPS63180150 A JP S63180150A JP 62012036 A JP62012036 A JP 62012036A JP 1203687 A JP1203687 A JP 1203687A JP S63180150 A JPS63180150 A JP S63180150A
- Authority
- JP
- Japan
- Prior art keywords
- page
- area
- input
- processing
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
プログラム管理が使用する拡張リージョン等の入出力バ
ッファ用領域の領域獲得要求時に、即時に実ページを割
り付ける手段を設けることにより。
ッファ用領域の領域獲得要求時に、即時に実ページを割
り付ける手段を設けることにより。
入出力バッファのページ固定に要するダイナミックステ
ップ数を削減する。
ップ数を削減する。
本発明は入出力バッファ用領域獲得処理方式。
特に領域l!傅ママクロ命令より、論理空間上の空き領
域を獲得する処理機能を有するデータ処理システムにお
いて、プログラムフェッチ処理等が行う入出力要求時に
おける処理性能を向上させる入出力バッファ用領域獲得
処理方式に関するものである。
域を獲得する処理機能を有するデータ処理システムにお
いて、プログラムフェッチ処理等が行う入出力要求時に
おける処理性能を向上させる入出力バッファ用領域獲得
処理方式に関するものである。
第3図はプログラムフェッチ処理の説明図、第4図は従
来方式の例を示す。
来方式の例を示す。
第3図において、30はメモリ、31は拡張リージョン
、32はリージヨン、33は入出力バソファ、34はプ
ログラムライブラリを表す。
、32はリージヨン、33は入出力バソファ、34はプ
ログラムライブラリを表す。
プログラムをユーザ領域であるリージョン32にローデ
ィングするプログラムフェッチ処理は。
ィングするプログラムフェッチ処理は。
次のように行われる。
+11 人出力バッファ33をシステム作業域である
拡張リージョン31から確保する。サイズは。
拡張リージョン31から確保する。サイズは。
例えば16KBまたは32KBである。
(2) リージョン32中にプログラム領域を確保す
る。
る。
(3) プログラムライブラリ34中のプログラム八
を、入出力バッファ33に読み込むためのチャネルプロ
グラムを作成する。
を、入出力バッファ33に読み込むためのチャネルプロ
グラムを作成する。
(4) いわゆるEXCPマクロ命令により、入出力
制御部に対し、入出力を依鯨する。
制御部に対し、入出力を依鯨する。
(5)入出力バッファ33に読み込まれたテキスト・デ
ータをプログラム領域へ転送し、再配置等を行う。
ータをプログラム領域へ転送し、再配置等を行う。
(6)入出力バッファ33を返却する。
以上のような処理において、第4図に示すようなプログ
ラムの実行が行われる。
ラムの実行が行われる。
プログラムフェッチ処理部20は、入出力バッファを拡
張リージョンから確保するため、領域獲得マクロ命令(
GE、TMA I N)L 3を発行する。
張リージョンから確保するため、領域獲得マクロ命令(
GE、TMA I N)L 3を発行する。
これによりGETMA I N処理部40が動作し。
論理空間上の空き領域が確保される。
プログラムを読み込むため、入出力要求マクロ命令(E
XCP)14を発行する。これにより。
XCP)14を発行する。これにより。
入出力要求処理部22が動作する。入出力要求処理部2
2は、ページ固定処理ルーチンを呼び出し。
2は、ページ固定処理ルーチンを呼び出し。
チャネルDATを有効にするために1人出力バッファを
ページ固定(チャネル固定)する、このページ固定処理
は、実ページを保有していないので。
ページ固定(チャネル固定)する、このページ固定処理
は、実ページを保有していないので。
エラー復帰となる。このとき、バッファの先頭から途中
までページ固定したものの解除処理も行われる。入出力
要求処理部22は、ページ固定処理の復帰コードを判定
し、エラーのとき1人出力バッファに対してページロー
ド要求を出し、実ページを割り付け、再度、ページ固定
処理ルーチンを呼び出す。
までページ固定したものの解除処理も行われる。入出力
要求処理部22は、ページ固定処理の復帰コードを判定
し、エラーのとき1人出力バッファに対してページロー
ド要求を出し、実ページを割り付け、再度、ページ固定
処理ルーチンを呼び出す。
ページ固定が正常に完了したならば3人出力を起動し、
テキスト・データの読み込み処理を行う。
テキスト・データの読み込み処理を行う。
その後、ページフリー処理により、ページ固定を解除し
、入出力要求マクロ命令14の発行元に制御を戻す。
、入出力要求マクロ命令14の発行元に制御を戻す。
プログラムフェッチ処理部20は、プログラムをプログ
ラム領域に転送し、不要となった人出カバ・7フアを+
fiI域解放マクロ命令(F RE E M AIN
)15により、FREEMAIN処理部23を呼び出し
て解放する。
ラム領域に転送し、不要となった人出カバ・7フアを+
fiI域解放マクロ命令(F RE E M AIN
)15により、FREEMAIN処理部23を呼び出し
て解放する。
プログラムを読み込むための入出力バッファは。
例えば16KB〜32KB必要であり、入出力要求時に
は、バッファ領域のすべてに実ページが割り付けられて
いない場合がほとんどである。従って、入出力要求処理
部22が、ページ固定処理ルーチンにチャネル固定要求
をすると、処理が完了できずエラー復帰する。そのため
、入出力要求処理部22は、ページロード処理を行った
後、再度チャネル固定を行うが、エラーとなるチャネル
固定処理は、全く無駄な処理であるため、入出力処理の
ダイナミックステップ数を増加させてしまうという問題
がある。
は、バッファ領域のすべてに実ページが割り付けられて
いない場合がほとんどである。従って、入出力要求処理
部22が、ページ固定処理ルーチンにチャネル固定要求
をすると、処理が完了できずエラー復帰する。そのため
、入出力要求処理部22は、ページロード処理を行った
後、再度チャネル固定を行うが、エラーとなるチャネル
固定処理は、全く無駄な処理であるため、入出力処理の
ダイナミックステップ数を増加させてしまうという問題
がある。
この問題を解決するため1例えば入出力バッファを、ペ
ージ固定領域に確保すると+ ell域を解放するまで
実ページを占有するため、メモリの有効利用に支障をき
たす。また2人出力要求処理部22では、ページロード
を行9てからチャネル固定を行うということも考えられ
るが、ページロード処理は処理ステップ数が多く、また
バッファ領域に実ページが割り付けられている場合には
、ページロード処理が無駄になるという問題がある。
ージ固定領域に確保すると+ ell域を解放するまで
実ページを占有するため、メモリの有効利用に支障をき
たす。また2人出力要求処理部22では、ページロード
を行9てからチャネル固定を行うということも考えられ
るが、ページロード処理は処理ステップ数が多く、また
バッファ領域に実ページが割り付けられている場合には
、ページロード処理が無駄になるという問題がある。
本発明は上記問題点の解決を図り、プログラムフェッチ
処理等が発行する入出力要求におけるメモリ固定処理に
よるダイナミックステップ数を削減することを目的とし
ている。
処理等が発行する入出力要求におけるメモリ固定処理に
よるダイナミックステップ数を削減することを目的とし
ている。
第1図は本発明の原理ブロック図を示す。
第1図において、10は拡張リージョンの領域を要求す
る入出力バッファ用領域要求部、11は空き領域を管理
し領域を要求元に付与する領域獲得処理部、12は領域
の要求が拡張リージョンである場合に即時に実ページを
割り付ける処理を行う拡張リージッン用実ページ割付は
処理部、13は領域獲得マクロ命令、14は入出力要求
マクロ命令を表す。
る入出力バッファ用領域要求部、11は空き領域を管理
し領域を要求元に付与する領域獲得処理部、12は領域
の要求が拡張リージョンである場合に即時に実ページを
割り付ける処理を行う拡張リージッン用実ページ割付は
処理部、13は領域獲得マクロ命令、14は入出力要求
マクロ命令を表す。
入出力バッファ用領域要求部10が、領域獲得マクロ命
令13により、入出力バッファ用領域(拡張リージョン
)を要求すると+ 81域獲得処理部11は、要求され
た論理空間上の空き領域を確保する0本発明の場合、さ
らに領域獲得処理部11は、確保した領域が新規ページ
であるか否かを判定し、また拡張リージョンの要求であ
るか否かを判定する。
令13により、入出力バッファ用領域(拡張リージョン
)を要求すると+ 81域獲得処理部11は、要求され
た論理空間上の空き領域を確保する0本発明の場合、さ
らに領域獲得処理部11は、確保した領域が新規ページ
であるか否かを判定し、また拡張リージョンの要求であ
るか否かを判定する。
確保した領域が、拡張リーノぢンにおける新規ページで
ある場合には、拡張リージョン用実ページ割付は処理部
12を呼び出す、拡張リージョン用実ページ割付は処理
部12は、確保した領域の論理ページに空き実ページを
割り当てる。そして。
ある場合には、拡張リージョン用実ページ割付は処理部
12を呼び出す、拡張リージョン用実ページ割付は処理
部12は、確保した領域の論理ページに空き実ページを
割り当てる。そして。
8亥当するページテーフ゛ルエントリ (PGTE)
に割り当てた実ページ番号をセットし、CPU−DAT
無効表示を消すなどの処理を行う。即ち、従来、入出力
要求処理部におけるページロード処理で行っていた処理
を+ 11域獲得処理部11の処理の延長上で行う。
に割り当てた実ページ番号をセットし、CPU−DAT
無効表示を消すなどの処理を行う。即ち、従来、入出力
要求処理部におけるページロード処理で行っていた処理
を+ 11域獲得処理部11の処理の延長上で行う。
その後、入出力バッファ用領域要求部10へ復帰すれば
、獲得したページには実ページが割り付けられているの
で、続く入出力要求マクロ命令14の処理において、ペ
ージ固定のエラー復帰がなくなり、無駄なダイナミック
ステップ数が削減される。
、獲得したページには実ページが割り付けられているの
で、続く入出力要求マクロ命令14の処理において、ペ
ージ固定のエラー復帰がなくなり、無駄なダイナミック
ステップ数が削減される。
論理ページに実ページを割り付ける機能としては、従来
、ページフォルトおよびページロードがある0人出力バ
ッファが実ページを保有していない場合には、一般には
、ページロードによって割付けが行われる。
、ページフォルトおよびページロードがある0人出力バ
ッファが実ページを保有していない場合には、一般には
、ページロードによって割付けが行われる。
本発明は、プログラムフェッチ処理等では、入出力バッ
ファ用領域を拡張リージョンから獲得し。
ファ用領域を拡張リージョンから獲得し。
人出力バッファ獲得後に、すぐに入出力要求を行うとい
う点に注目したもので、拡張リージョンの領域獲得時に
、実ページを割り付けてしまうので。
う点に注目したもので、拡張リージョンの領域獲得時に
、実ページを割り付けてしまうので。
入出力要求処理部は何ら変更することなく、ダイナミッ
クステップ数を削減することができる。
クステップ数を削減することができる。
また、実ページを割り付ける処理において、いわゆるペ
ージリクレイム(ページ取す戻し)やページインの必要
性のチェックを省略できるので。
ージリクレイム(ページ取す戻し)やページインの必要
性のチェックを省略できるので。
処理を簡素化できる。さらにまた、拡張リージョンに対
する獲得要求があったときに、実ページを割り付けるだ
けなので、このページはページング可能領域であり、ペ
ージ固定領域を獲得するのと異なり、ページを返却する
まで、実ページを占有することはないので、実メモリを
有効に利用できる。
する獲得要求があったときに、実ページを割り付けるだ
けなので、このページはページング可能領域であり、ペ
ージ固定領域を獲得するのと異なり、ページを返却する
まで、実ページを占有することはないので、実メモリを
有効に利用できる。
第2図は本発明の一実施例を示す。
第2図において、13は領域獲得マクロ命令。
14は入出力要求マクロ命令、15は領域解放マクロ命
令、20はプログラムフェッチ処理部、21はCETM
AI N処理部、22は入出力要求処理部、23はFR
EEMAIN処理部を表す。
令、20はプログラムフェッチ処理部、21はCETM
AI N処理部、22は入出力要求処理部、23はFR
EEMAIN処理部を表す。
プログラムフェッチ処理部20は、第4図に示した従来
例と同様に、拡張リージョンに対する領域獲得マクロ命
令13の発行、プログラムを読み込むための入出力要求
マクロ命令14の発行、また不要となった入出力バッフ
ァを返却するための領域解放マクロ命令15の発行など
を行う。
例と同様に、拡張リージョンに対する領域獲得マクロ命
令13の発行、プログラムを読み込むための入出力要求
マクロ命令14の発行、また不要となった入出力バッフ
ァを返却するための領域解放マクロ命令15の発行など
を行う。
領域獲得マクロ命令13によって起動されるGETMA
I N処理部21では、要求された領域が拡張リージ
ョンである場合には、直ちに実ページの割付けを行う、
この実ページの割付は処理では。
I N処理部21では、要求された領域が拡張リージ
ョンである場合には、直ちに実ページの割付けを行う、
この実ページの割付は処理では。
獲得される領域が常に新規な領域であるため、ページ取
り戻し処理が必要であるか否か、ページインが必要であ
るか否かなどのチェックが不要であり、そのため、一般
のページロード処理における実ページ割付は処理よりも
少ないステップ数で。
り戻し処理が必要であるか否か、ページインが必要であ
るか否かなどのチェックが不要であり、そのため、一般
のページロード処理における実ページ割付は処理よりも
少ないステップ数で。
処理を完了できる。なお、この実ページ割付は処理は、
上記チェックが不要となる以外については。
上記チェックが不要となる以外については。
従来、ページロード処理等で行われていた処理と同様で
よい。
よい。
入出力要求マクロ命令14の発行により、入出力要求処
理部22が動作するが、!!L初に実行するページ固定
処理では、実ページが既に割り当てられているため、エ
ラーとならず、ページロード処理を行うことなく、スタ
ー)Ilo(310)命令によって、入出力を起動でき
る。その後、ページフリー処理によって、チャネル固定
を解除すれば、その入出力バッファは、ページングの対
象となる。
理部22が動作するが、!!L初に実行するページ固定
処理では、実ページが既に割り当てられているため、エ
ラーとならず、ページロード処理を行うことなく、スタ
ー)Ilo(310)命令によって、入出力を起動でき
る。その後、ページフリー処理によって、チャネル固定
を解除すれば、その入出力バッファは、ページングの対
象となる。
プログラムフェッチ処理部20は、入出力バッファ上の
テキスト・データを、リージッン内のプログラム領域に
転送し、不要となった人出力バッファを領域解放マクロ
命令15により、FREEMAIN処理部23を呼び出
して、返却する。
テキスト・データを、リージッン内のプログラム領域に
転送し、不要となった人出力バッファを領域解放マクロ
命令15により、FREEMAIN処理部23を呼び出
して、返却する。
例えば、第4図に示す従来方式によれば2本発明に関連
する部分のおおよそのダイナミックステップ数は、以下
の通りとなる。
する部分のおおよそのダイナミックステップ数は、以下
の通りとなる。
GETMArN処理 ・・・・・・ 800ステツプ
ページ固定処理(エラー)・・・ 400ステツプペー
ジロード処理 ・・・・・・ 4.000ステツプペ
ージ固定処理(正常)・・・ 500ステツプページ
フリー処理 ・・・・・・ 500ステツプこれに
対して2本発明の場合には、トータルのダイナミックス
テップ数は、第2図に示すように。
ページ固定処理(エラー)・・・ 400ステツプペー
ジロード処理 ・・・・・・ 4.000ステツプペ
ージ固定処理(正常)・・・ 500ステツプページ
フリー処理 ・・・・・・ 500ステツプこれに
対して2本発明の場合には、トータルのダイナミックス
テップ数は、第2図に示すように。
以下の通りとなる。
GETMA I N処理 ・・・・・・ 1,500ス
テツプページ固定処理(正常)・・・ 500ステツ
プページフリー処理 ・・・・・・ 500ステッ
プ即ち、従来に比べて、約53.6%のダイナミックス
テップ数が削減されることとなる。
テツプページ固定処理(正常)・・・ 500ステツ
プページフリー処理 ・・・・・・ 500ステッ
プ即ち、従来に比べて、約53.6%のダイナミックス
テップ数が削減されることとなる。
以上説明したように1本発明によれば、ページャプル領
域である拡張リージョンの獲得時に、実ページの割付け
が行われるので2例えばプログラムフェッチ処理等にお
いて、関連処理のダイナミックステップ数が50%以上
も削減可能となり。
域である拡張リージョンの獲得時に、実ページの割付け
が行われるので2例えばプログラムフェッチ処理等にお
いて、関連処理のダイナミックステップ数が50%以上
も削減可能となり。
システムの処理性能が向上する。
第1図は本発明の原理ブロック図、第2図は本発明の一
実施例、第3図はプログラムフェッチ処理の説明図、第
4図は従来方式の例を示す。 図中、10は入出力バッファ用領域要求部、11は領域
獲得処理部、12は拡張リージョン用実ページ割付は処
理部、13は領域獲得マクロ命令。 14は入出力要求マクロ命令を表す。
実施例、第3図はプログラムフェッチ処理の説明図、第
4図は従来方式の例を示す。 図中、10は入出力バッファ用領域要求部、11は領域
獲得処理部、12は拡張リージョン用実ページ割付は処
理部、13は領域獲得マクロ命令。 14は入出力要求マクロ命令を表す。
Claims (1)
- 【特許請求の範囲】 領域獲得マクロ命令(13)により、論理空間上の空き
領域を獲得する処理機能を有するデータ処理システムに
おいて、 上記領域獲得マクロ命令(13)による入出力バッファ
用領域の獲得要求に対し、要求された論理空間上の空き
領域を確保すると共に、 該領域獲得マクロ命令(13)による一連の処理の中で
、確保された上記空き領域に実ページが割り付けられて
いないときに、即時に実ページを割り付ける手段(11
、12)を備えたことを特徴とする入出力バッファ用領
域獲得処理方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62012036A JPS63180150A (ja) | 1987-01-21 | 1987-01-21 | 入出力バッファ用領域獲得処理方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62012036A JPS63180150A (ja) | 1987-01-21 | 1987-01-21 | 入出力バッファ用領域獲得処理方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63180150A true JPS63180150A (ja) | 1988-07-25 |
JPH0544691B2 JPH0544691B2 (ja) | 1993-07-07 |
Family
ID=11794379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62012036A Granted JPS63180150A (ja) | 1987-01-21 | 1987-01-21 | 入出力バッファ用領域獲得処理方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63180150A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5697419A (en) * | 1994-08-19 | 1997-12-16 | Toyota Jidosha Kabushiki Kaisha | Method for coating a die surface with release agent |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB201011854D0 (en) | 2010-07-14 | 2010-09-01 | Isis Innovation | Vane assembly for an axial flow turbine |
JP6316929B2 (ja) | 2013-03-15 | 2018-04-25 | ユナイテッド テクノロジーズ コーポレイションUnited Technologies Corporation | 小型空気熱モデルベースのエンジン出力制御 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55117779A (en) * | 1979-03-01 | 1980-09-10 | Fujitsu Ltd | Buffer control system |
-
1987
- 1987-01-21 JP JP62012036A patent/JPS63180150A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55117779A (en) * | 1979-03-01 | 1980-09-10 | Fujitsu Ltd | Buffer control system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5697419A (en) * | 1994-08-19 | 1997-12-16 | Toyota Jidosha Kabushiki Kaisha | Method for coating a die surface with release agent |
Also Published As
Publication number | Publication date |
---|---|
JPH0544691B2 (ja) | 1993-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5860126A (en) | Controlling shared memory access ordering in a multi-processing system using an acquire/release consistency model | |
US4466056A (en) | Address translation and generation system for an information processing system | |
KR100242484B1 (ko) | 캐쉬 메모리 시스템의 성능 최적화 방법 및 장치 | |
US4403283A (en) | Extended memory system and method | |
JPS60501824A (ja) | 複数個のアドレス変換バッファ記憶装置を共有する記憶装置処理システムのデマンド・ペ−ジング法 | |
US5893159A (en) | Methods and apparatus for managing scratchpad memory in a multiprocessor data processing system | |
US4949247A (en) | System for transferring multiple vector data elements to and from vector memory in a single operation | |
JPH05265861A (ja) | 仮想記憶方式のデータ処理装置及び方法 | |
JPS63180150A (ja) | 入出力バッファ用領域獲得処理方式 | |
US20080072009A1 (en) | Apparatus and method for handling interrupt disabled section and page pinning apparatus and method | |
JPS63244152A (ja) | 拡張記憶装置アクセス制御装置 | |
JPS6351288B2 (ja) | ||
JPH0736704A (ja) | プログラムダウンロード方式 | |
JPH0133856B2 (ja) | ||
JP2854066B2 (ja) | マルチプロセッサシステム | |
TW399176B (en) | Microprocessor access control unit upon fetching address queue | |
JP2933569B2 (ja) | 中央演算処理装置 | |
JP2535584B2 (ja) | 実記憶固定処理計算機 | |
JPH0734186B2 (ja) | キヤツシユシステム | |
JPH03256127A (ja) | マイクロプロセッサシステム | |
JPS5840216B2 (ja) | テストアンドセツト方式 | |
JPS58103039A (ja) | デ−タベ−スシステム | |
JPH01280854A (ja) | 入出力制御方式 | |
JPH07200408A (ja) | 情報処理装置 | |
JPH04148263A (ja) | バス転送制御装置並びにバス転送制御装置用プログラムの作成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |