JPS6043844A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6043844A JPS6043844A JP15151683A JP15151683A JPS6043844A JP S6043844 A JPS6043844 A JP S6043844A JP 15151683 A JP15151683 A JP 15151683A JP 15151683 A JP15151683 A JP 15151683A JP S6043844 A JPS6043844 A JP S6043844A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon oxide
- wiring
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、半導体素子や果粒回路などの半導体装置の製
造方法に係わ）、特に配線構造が２層以上におよぶ多層
配線構造の形成方法に関する。
造方法に係わ）、特に配線構造が２層以上におよぶ多層
配線構造の形成方法に関する。
従来、配線層間の絶縁膜に配線相互の接Ｕのための開口
部（スルーホール）をつくる加工方法によれば第１図に
示した如く、例えばアルミニウム配線３上に被着した絶
縁膜４に開口部を形成する際、マスクパターンのずれに
より開口部はアルミニウム配線３からずれるた、め、開
口部の端で絶縁膜４には開口を作る時のオーバーエッチ
により細くて深い溝ができる。この溝のため、２１砦目
のアルミニウム配線層５を形成した場合、壬の形状は第
１図に示したように開口部の片側の側壁で薄くなるため
、配線の断線を生じやすく、素子製造の歩留９、および
信頼性の低下を招く。
部（スルーホール）をつくる加工方法によれば第１図に
示した如く、例えばアルミニウム配線３上に被着した絶
縁膜４に開口部を形成する際、マスクパターンのずれに
より開口部はアルミニウム配線３からずれるた、め、開
口部の端で絶縁膜４には開口を作る時のオーバーエッチ
により細くて深い溝ができる。この溝のため、２１砦目
のアルミニウム配線層５を形成した場合、壬の形状は第
１図に示したように開口部の片側の側壁で薄くなるため
、配線の断線を生じやすく、素子製造の歩留９、および
信頼性の低下を招く。
この配線の断線を防ぐためには、開口部に対応したマス
クパターンを形成する際のパターンの合わせずれを考慮
に入れ、配線１］を開口部の寸法よシ太きくする必要、
がある。しかし、この場合は配線中が犬きくなるため素
子の集積度が低下する。
クパターンを形成する際のパターンの合わせずれを考慮
に入れ、配線１］を開口部の寸法よシ太きくする必要、
がある。しかし、この場合は配線中が犬きくなるため素
子の集積度が低下する。
本発明の目的（ｄ、スルーホールを自己整合的に開孔し
、素子のＳぬ積度を向上させ得る半導体装置の製造方法
を提供する。ことにある。
、素子のＳぬ積度を向上させ得る半導体装置の製造方法
を提供する。ことにある。
本発明は、多層配線１造の半導体装１Ｈの製造方法に卦
いて、第１の配線用導体膜を蒸着した後。
いて、第１の配線用導体膜を蒸着した後。
第１のＣＶＤ絶縁膜を該！、＋ｘ ］の配配線体膜上に
形成し、該第１配線尋休の配線パクーイを形成し、次に
第２のＣＶＩ）絶縁ハ（ｙを、該第１の配線導体膜と該
第１のＣＶＤ絶Ｆ ｊ３Ｙの合計の１μ厚以上の厚さを
もって形成し次いで反応性イオンエツチングを利用した
絶縁ｊ漠の平担化法を用いて、第２の絶縁膜を平担化し
、その後、ガも１の絶歇膜と第２の絶縁膜とエツチング
速度がほぼ等しい条件で反応性イオンエツチングし、第
１ρ絶縁膜を表面に出し次に第２の絶８汲ｊｌへよシ第
１の絶縁膜のエツチング速度が大きい条件で１選択的に
第１の絶ｉｒ承膜をエツチングし、開孔するようにした
方法である。
形成し、該第１配線尋休の配線パクーイを形成し、次に
第２のＣＶＩ）絶縁ハ（ｙを、該第１の配線導体膜と該
第１のＣＶＤ絶Ｆ ｊ３Ｙの合計の１μ厚以上の厚さを
もって形成し次いで反応性イオンエツチングを利用した
絶縁ｊ漠の平担化法を用いて、第２の絶縁膜を平担化し
、その後、ガも１の絶歇膜と第２の絶縁膜とエツチング
速度がほぼ等しい条件で反応性イオンエツチングし、第
１ρ絶縁膜を表面に出し次に第２の絶８汲ｊｌへよシ第
１の絶縁膜のエツチング速度が大きい条件で１選択的に
第１の絶ｉｒ承膜をエツチングし、開孔するようにした
方法である。
本発明によれば、第１の配線用導体膜の巾と同じ大きさ
の接続窓を開孔することができ、配線の集積度を向上さ
せることができる。
の接続窓を開孔することができ、配線の集積度を向上さ
せることができる。
９下に本発明の具体的実施例について図面を用いて説明
する。
する。
第２図（ａ）〜（ｅ）はその製造工程を示す断面図であ
シ、（ｆ）〜（ｌｉ）は平面図である。まず第２図（ａ
）に示す々［１く、素子が形成されたシリコン基板１１
上に絶縁膜として例えば、酸化シリコン膜１２を被％′
ｔ ｆｌ、 、必吸な接続孔を開けて、この孔も含めて
ｊｉｆｆ ｆｅｅ ｆ’Ｊ２化シリコン膜１２ヨに、第
１の配線導体を例えｌｒＪ’、マグオドロンスパッタ法
によシ厚さ〜０８μ＋ｎ ｃ７） アルミニウム膜１３
を被着した後、第１の絶縁膜として１例えばＳｉＨ４と
Ｎ２０ガスとを用いたプラズマ気第１１成長法により〜
３００℃の温度で酸化シリコン膜１４ヲ０．８μｍの厚
さ形成する。次に５エツチングマスクを形成し、反応性
イオンエツチング（ＬＬ Ｉ Ｂ ）法によシ、前記第
１の絶縁膜１３と第１の配線導体１４０２層の配線パタ
ーンを形成し、その後Ｐ■び第２の絶縁膜として例えば
ＳｉＨ４とＮｉ−＋３ガスとを用いたグラズマ成長法に
より〜３００℃の温度で、窒化シリコン膜１５を２μｍ
の厚さ形成する。
シ、（ｆ）〜（ｌｉ）は平面図である。まず第２図（ａ
）に示す々［１く、素子が形成されたシリコン基板１１
上に絶縁膜として例えば、酸化シリコン膜１２を被％′
ｔ ｆｌ、 、必吸な接続孔を開けて、この孔も含めて
ｊｉｆｆ ｆｅｅ ｆ’Ｊ２化シリコン膜１２ヨに、第
１の配線導体を例えｌｒＪ’、マグオドロンスパッタ法
によシ厚さ〜０８μ＋ｎ ｃ７） アルミニウム膜１３
を被着した後、第１の絶縁膜として１例えばＳｉＨ４と
Ｎ２０ガスとを用いたプラズマ気第１１成長法により〜
３００℃の温度で酸化シリコン膜１４ヲ０．８μｍの厚
さ形成する。次に５エツチングマスクを形成し、反応性
イオンエツチング（ＬＬ Ｉ Ｂ ）法によシ、前記第
１の絶縁膜１３と第１の配線導体１４０２層の配線パタ
ーンを形成し、その後Ｐ■び第２の絶縁膜として例えば
ＳｉＨ４とＮｉ−＋３ガスとを用いたグラズマ成長法に
より〜３００℃の温度で、窒化シリコン膜１５を２μｍ
の厚さ形成する。
次に１例えば、 ＣＦ４とｌ−１２とを用いた反応性イ
オンエツチング法によシ窒化シリコン膜をエツチングす
る際の平担化現象ヲ利用して、窒化シリコンｊ漠１５を
平担イヒし、アルミニウム配線パターン１３の上部表面
の酸化シリコンＪ４が表面に出る寸で、このエツチング
を進める（第２図（ｂ））。
オンエツチング法によシ窒化シリコン膜をエツチングす
る際の平担化現象ヲ利用して、窒化シリコンｊ漠１５を
平担イヒし、アルミニウム配線パターン１３の上部表面
の酸化シリコンＪ４が表面に出る寸で、このエツチング
を進める（第２図（ｂ））。
次に、該窒化シリコンｌ＋；’ｒ ］ ５上だマスクと
してオートレジスト１Ｇヲハターニングしてエツチング
マスク１６を形成した状態を第２図（Ｃ）に示す。この
図において、マスクパターンの開孔部の巾ハ、７ ｋミ
パターン】３の配線巾より、やや太きくした状態になっ
ている。続いて第２図（ｄ）に示したように例えばＣＦ
４と１１２との混合ガスを用いた反応性イオンエツチン
グ法によりオートレジスト１６をマスクとして、開口部
の酸化シリコン１４をその下層のアルミニウム配なパタ
ーン１３の表面が露出するまで、酸化シリコン１４のエ
ツチング速度が泣化シリコンノ戻１５のエツチング速度
より速い条件でエツチングする。例えば、 ＣＦ４流量
を２４ ｃｒ：、／＝、■Ｉ２流量を’１ｓｅｃ／調、
圧力を１．３３ Ｐａ、高周波市、力’ｅ１５０Ｗとし
た場合、酸化シリコンのエツチング速度が〜４００ Ａ
／−４＝に対して窒化シリコン膜のエツチング速度は〜
２０ Ａ／＝と遅いので窒化シリコンｌｌｃ％ １５を
ほとんどエツチングすることすく、アルミニウム配線１
３上の酸化シリコン膜をエツチングすることができ、開
孔部は、アルミニウム配線１３の巾と自己整合的に開孔
されて（ｄ）のようになる。
してオートレジスト１Ｇヲハターニングしてエツチング
マスク１６を形成した状態を第２図（Ｃ）に示す。この
図において、マスクパターンの開孔部の巾ハ、７ ｋミ
パターン】３の配線巾より、やや太きくした状態になっ
ている。続いて第２図（ｄ）に示したように例えばＣＦ
４と１１２との混合ガスを用いた反応性イオンエツチン
グ法によりオートレジスト１６をマスクとして、開口部
の酸化シリコン１４をその下層のアルミニウム配なパタ
ーン１３の表面が露出するまで、酸化シリコン１４のエ
ツチング速度が泣化シリコンノ戻１５のエツチング速度
より速い条件でエツチングする。例えば、 ＣＦ４流量
を２４ ｃｒ：、／＝、■Ｉ２流量を’１ｓｅｃ／調、
圧力を１．３３ Ｐａ、高周波市、力’ｅ１５０Ｗとし
た場合、酸化シリコンのエツチング速度が〜４００ Ａ
／−４＝に対して窒化シリコン膜のエツチング速度は〜
２０ Ａ／＝と遅いので窒化シリコンｌｌｃ％ １５を
ほとんどエツチングすることすく、アルミニウム配線１
３上の酸化シリコン膜をエツチングすることができ、開
孔部は、アルミニウム配線１３の巾と自己整合的に開孔
されて（ｄ）のようになる。
次に、第２の配線導体として１例えば第１のアルミニウ
ム配線と同一のアルミニウム膜１７ヲ被眉した後、写真
食刻法により、前記アルミニウム配線１７ｆバターニン
グすると第２図（ｅ）のように、自己整合的に開孔され
た接続孔を通して、第１のアルミニウム配線１３と第２
のアルミニウム配線１７が接続される。
ム配線と同一のアルミニウム膜１７ヲ被眉した後、写真
食刻法により、前記アルミニウム配線１７ｆバターニン
グすると第２図（ｅ）のように、自己整合的に開孔され
た接続孔を通して、第１のアルミニウム配線１３と第２
のアルミニウム配線１７が接続される。
本実施例では、第１の絶縁膜として、酸化シリコン膜、
第２の絶縁膜として、窒化シリコン膜および第１の配線
導体としてアルミニウム膜を用いたが、この組合わせは
、実施例に限られるのではなく、第１の絶縁膜のエツチ
ング速度が第２の絶縁膜紐よび第１の配線導体より速い
エツチング法を用いることにより９本発明は有効となる
から。
第２の絶縁膜として、窒化シリコン膜および第１の配線
導体としてアルミニウム膜を用いたが、この組合わせは
、実施例に限られるのではなく、第１の絶縁膜のエツチ
ング速度が第２の絶縁膜紐よび第１の配線導体より速い
エツチング法を用いることにより９本発明は有効となる
から。
その組み合わせは、エツチング法、エツチングガス、！
？よびエツチング６に件により任意に選べることがわか
る。詮た、反応性イオンエツチングの反応ガスとしては
、ＣＦ４とＨ２の混合ガスの他に、Ｃ２Ｆ５、Ｃ３Ｆ８
． Ｃ，ｌｉ″、う］３ｒ等とＩ■２との混合ガス全開
いることが出来、さらに１１２のかわりにＣ）ｉＦ ３
を用いてもよい。才だ、エツチング法はドライエツチン
グ法に限らず、ウェットエツチング法でもよい。また。
？よびエツチング６に件により任意に選べることがわか
る。詮た、反応性イオンエツチングの反応ガスとしては
、ＣＦ４とＨ２の混合ガスの他に、Ｃ２Ｆ５、Ｃ３Ｆ８
． Ｃ，ｌｉ″、う］３ｒ等とＩ■２との混合ガス全開
いることが出来、さらに１１２のかわりにＣ）ｉＦ ３
を用いてもよい。才だ、エツチング法はドライエツチン
グ法に限らず、ウェットエツチング法でもよい。また。
本実施例では、配線導体としてアルミニウム膜を用いた
が、 Ｍｏ、 ’Ｗ、 Ｐｒおよびそれらのシリサイド
合金でもよい。
が、 Ｍｏ、 ’Ｗ、 Ｐｒおよびそれらのシリサイド
合金でもよい。
第１図は従来の製造方法により製造された半導体装置の
１所面図、第２図（ａ）〜（ｅ）は本発明の一実施例を
示す工程断面図、（ｆ）〜（ｈ）は同平面図である。 １１・・・・・シリコン基板、１２・・・・・酸化シリ
コン膜、１３・・・・・ａｌ）１の配總心体（アルミニ
ウム膜）。 １４・・・・・第１の絶縁膜（酸化シリコン膜）。 １５・・・・第２の絶縁膜（窒化シリコン膜）。 １６・・・・・オートレジスト。 １７・・・・・第２の配線導体（アルミニウム膜）。 代理人弁理士 則近憲佑（ほか１名） 第 １ 図 第２図
１所面図、第２図（ａ）〜（ｅ）は本発明の一実施例を
示す工程断面図、（ｆ）〜（ｈ）は同平面図である。 １１・・・・・シリコン基板、１２・・・・・酸化シリ
コン膜、１３・・・・・ａｌ）１の配總心体（アルミニ
ウム膜）。 １４・・・・・第１の絶縁膜（酸化シリコン膜）。 １５・・・・第２の絶縁膜（窒化シリコン膜）。 １６・・・・・オートレジスト。 １７・・・・・第２の配線導体（アルミニウム膜）。 代理人弁理士 則近憲佑（ほか１名） 第 １ 図 第２図
Claims (1)
- 【特許請求の範囲】 第１の配線導体上に第１の絶縁膜を形成した後、第１の
配線用のバターニングする工程と、その後。 前記パターンの凹部を埋め、かつ、前記第１の絶縁膜の
上部表面が露出する形に第２の絶縁膜を形成する工程と
、この全面にレジストを塗布し、写真食刻法により、選
択エツチングマスクを形成した後、第１の絶縁ｊ模のエ
ツチング速度が第２の絶縁膜のエツチング適度より速い
エツチング法を用いて前記εｉ↓１の絶縁ｊ摸のエツチ
ングを行ない、所定鎖酸に接続窓を形成し、前記マスク
を除去□した後、第２の配線導体を形成する工程を含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15151683A JPS6043844A (ja) | 1983-08-22 | 1983-08-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15151683A JPS6043844A (ja) | 1983-08-22 | 1983-08-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6043844A true JPS6043844A (ja) | 1985-03-08 |
Family
ID=15520213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15151683A Pending JPS6043844A (ja) | 1983-08-22 | 1983-08-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043844A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63230889A (ja) * | 1987-03-20 | 1988-09-27 | Toshiba Corp | 基板の製造方法 |
| JPH056875A (ja) * | 1990-02-16 | 1993-01-14 | Applied Materials Inc | 二酸化シリコンの改良ｒｉｅエツチング方法 |
-
1983
- 1983-08-22 JP JP15151683A patent/JPS6043844A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63230889A (ja) * | 1987-03-20 | 1988-09-27 | Toshiba Corp | 基板の製造方法 |
| JPH056875A (ja) * | 1990-02-16 | 1993-01-14 | Applied Materials Inc | 二酸化シリコンの改良ｒｉｅエツチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6596609B2 (en) | Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| JPH0563940B2 (ja) | ||
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JPS6043844A (ja) | 半導体装置の製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPS58197851A (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JP3112036B2 (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPH06295906A (ja) | 半導体装置の製造方法 | |
| JPS6237945A (ja) | 半導体装置の製造方法 | |
| JPS58169938A (ja) | 半導体装置の製造方法 | |
| JPH0621095A (ja) | 半導体装置の製造方法 | |
| JPH08148567A (ja) | 半導体装置の製造方法 | |
| JPS60234344A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS61276346A (ja) | 半導体装置およびその製造方法 | |
| JPH04115535A (ja) | 半導体装置及びその製造方法 | |
| JPH0574953A (ja) | 半導体装置の製造方法 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPS58219764A (ja) | 半導体集積回路の製造方法 | |
| JPS61113258A (ja) | 半導体装置の製造方法 | |
| JPS6184033A (ja) | 半導体装置及びその製造方法 | |
| JPS6063949A (ja) | 半導体装置の製造方法 |