JPS58169938A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58169938A JPS58169938A JP5140782A JP5140782A JPS58169938A JP S58169938 A JPS58169938 A JP S58169938A JP 5140782 A JP5140782 A JP 5140782A JP 5140782 A JP5140782 A JP 5140782A JP S58169938 A JPS58169938 A JP S58169938A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- layer
- resist mask
- sio2 film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の嘱する技術分野〕
本発明は、半導体装置の製造方法に係わり、特に配線パ
ターンを断線なく形成する方法に関する。
ターンを断線なく形成する方法に関する。
従来、配線層間の絶縁膜に配線相互の接続のための開口
部（スルー韮一ル）をつくる加工方法によれば第１図に
示した如く、例えばアルミニウム配線３上に被着した絶
縁膜６に開口部を形成する際、マスクパターンのずれに
より開口部はアルミ二ツム配ｓ３からずれるため、開口
部の端で絶縁膜６には開口を作る時のオーバーエッチに
より細くて深い溝ができる。この溝のため、２層目のア
ルミニウム配線層８を形成した場合、その形状は１８１
図６＝示したように関口部の片側の側壁で薄くなるため
、配線の断線を生じやすく、素子製造の歩留、および信
頼性の低下を招く。
部（スルー韮一ル）をつくる加工方法によれば第１図に
示した如く、例えばアルミニウム配線３上に被着した絶
縁膜６に開口部を形成する際、マスクパターンのずれに
より開口部はアルミ二ツム配ｓ３からずれるため、開口
部の端で絶縁膜６には開口を作る時のオーバーエッチに
より細くて深い溝ができる。この溝のため、２層目のア
ルミニウム配線層８を形成した場合、その形状は１８１
図６＝示したように関口部の片側の側壁で薄くなるため
、配線の断線を生じやすく、素子製造の歩留、および信
頼性の低下を招く。
この配線の断線を防ぐためには、開［１部に対応したマ
スクパターンを形成する際のパターンの合わせ゛ずれを
考慮に入れ、配線中を開口部の寸法より大きくする必要
がある。しかし、この場合は配線中が大きくなるため素
子の集積度が低下する。
スクパターンを形成する際のパターンの合わせ゛ずれを
考慮に入れ、配線中を開口部の寸法より大きくする必要
がある。しかし、この場合は配線中が大きくなるため素
子の集積度が低下する。
本発明の目的は、素子の集積度を低下させることなく、
スルーホールでの配線の断線を防止することができ、素
子信頼性の向上をはかり得る半導体装置の製造方法を提
供することにある。
スルーホールでの配線の断線を防止することができ、素
子信頼性の向上をはかり得る半導体装置の製造方法を提
供することにある。
上記目的を達成するための本発明の特徴は、１層目の配
線パターン上に予め配線層間の絶縁膜よりもエツチング
速度の大きい膜を被着しておき、開口部のエツチング時
に前記膜も同時にエツチング除去し、開口部に前記絶縁
膜の微細な溝を生じないようにしたことにある。
線パターン上に予め配線層間の絶縁膜よりもエツチング
速度の大きい膜を被着しておき、開口部のエツチング時
に前記膜も同時にエツチング除去し、開口部に前記絶縁
膜の微細な溝を生じないようにしたことにある。
本発明によれば開口部のエツチングに際し、マスクパタ
ーンのずれがあっても、開口部に絶縁膜の微細な溝がで
きないことから開口部での２！！１目の配線の断線を防
止でき、素子信頼性の向上をはかり得る。また１層目の
配線巾を大きくする必要がないので集積度を低下させる
ことがなく、高密度集積回路の多層配線形成におけるス
ルーホール形成に極めて有効となる。
ーンのずれがあっても、開口部に絶縁膜の微細な溝がで
きないことから開口部での２！！１目の配線の断線を防
止でき、素子信頼性の向上をはかり得る。また１層目の
配線巾を大きくする必要がないので集積度を低下させる
ことがなく、高密度集積回路の多層配線形成におけるス
ルーホール形成に極めて有効となる。
第２図（ｍｌからｌｅ）はそれぞれ本発明の一実施例を
示す工程断面図である。まず第２図（ａｌに示す如くシ
リコン基板ｌ上に桝′えば熱酸化法により酸化シリコン
１１１２を形成し、この酸化シリコン膜２上に＠１１導
層として例えば膜厚１μｍのアルミニウムｌｌｌ３をス
パッタ法等により形成した後、アルミニウム膜３上に例
えば窒化シリコン膜４を８ｉＨ４とＭｌｍを反応ガスと
したプラズマ気相成長法により犀さ約０．３μｍ被着し
、さらにこの窒化シリコン膜４上にマスクとして例えば
レジスト５を塗布後、パターニングを行ない、エツチン
グマスクを形成する。
示す工程断面図である。まず第２図（ａｌに示す如くシ
リコン基板ｌ上に桝′えば熱酸化法により酸化シリコン
１１１２を形成し、この酸化シリコン膜２上に＠１１導
層として例えば膜厚１μｍのアルミニウムｌｌｌ３をス
パッタ法等により形成した後、アルミニウム膜３上に例
えば窒化シリコン膜４を８ｉＨ４とＭｌｍを反応ガスと
したプラズマ気相成長法により犀さ約０．３μｍ被着し
、さらにこの窒化シリコン膜４上にマスクとして例えば
レジスト５を塗布後、パターニングを行ない、エツチン
グマスクを形成する。
次に例えばＣＦ４とＨｌとの混合ガスを用いた反応性イ
オンエツチング法により窒化シリコン膜４をレジスト５
をマスクとして選択エツチングし、さらに例えばＣＣｊ
、とＣ４，との混合ガスを用いた反応性イオンエツチン
グ法によりアルミニウム膜３を選択エツチングした後、
レジスト５をＯ，プラズマ処理等により除去した状態を
第２図１ｃｌに示す。そして、絶縁膜として例えば８ｉ
Ｈ，と０．ガスを用いた減圧気相成長法或いは引Ｈ４と
Ｎ、Ｏガスを用いたプラズマ気相成長法により酸化シリ
コン膜６を厚さ約１μｍ被着し、この酸化シリコン膜６
ヒにマスクとしてレジストアを塗布した後、パターニン
グを行ないエツチングマスクを形成した状態を第２図１
ｃｌに示す。第２図（ｃｌにおいてマスクパターンの開
口部の巾はアルミニウム膜３の配線中と同一寸法である
が、パターンの合わせずれのため、ｌｃｌに示し起伏態
となる。
オンエツチング法により窒化シリコン膜４をレジスト５
をマスクとして選択エツチングし、さらに例えばＣＣｊ
、とＣ４，との混合ガスを用いた反応性イオンエツチン
グ法によりアルミニウム膜３を選択エツチングした後、
レジスト５をＯ，プラズマ処理等により除去した状態を
第２図１ｃｌに示す。そして、絶縁膜として例えば８ｉ
Ｈ，と０．ガスを用いた減圧気相成長法或いは引Ｈ４と
Ｎ、Ｏガスを用いたプラズマ気相成長法により酸化シリ
コン膜６を厚さ約１μｍ被着し、この酸化シリコン膜６
ヒにマスクとしてレジストアを塗布した後、パターニン
グを行ないエツチングマスクを形成した状態を第２図１
ｃｌに示す。第２図（ｃｌにおいてマスクパターンの開
口部の巾はアルミニウム膜３の配線中と同一寸法である
が、パターンの合わせずれのため、ｌｃｌに示し起伏態
となる。
次と例えばＣＦ、とＨ２との混合ガスを用いた反応性イ
オンエツチング法によりレジスト７をマスクとして、開
口部の酸化シリコン膜６および窒化シリコン膜４をアル
ミニウム膜３の表面が露出し、かつエツチング後の鹸化
シリコン膜６の表面がアルミニウム膜３の表面とほぼ同
一の高さになるまでエツチングを行なった後、レジスト
アを０８プラズマ処理等により除去した状態を第２図１
ｄ）に示す。
オンエツチング法によりレジスト７をマスクとして、開
口部の酸化シリコン膜６および窒化シリコン膜４をアル
ミニウム膜３の表面が露出し、かつエツチング後の鹸化
シリコン膜６の表面がアルミニウム膜３の表面とほぼ同
一の高さになるまでエツチングを行なった後、レジスト
アを０８プラズマ処理等により除去した状態を第２図１
ｄ）に示す。
ＣＦ、とＨｌとの混合ガスによる反応性イオンエツチン
グ法では、アルミニウム膜３は全くエツチングされない
。ＣＦ４流量２４ｃｃ／ｍｉｎ 、Ｈ，流量３ｃｃ ／
ｍａｎ 、 ＲＦ ｐｏｗｅｒ ｌ ５０Ｗ、圧力０．
０ＩＴｏｒｒの条件下では窒化シラコン膜４のエツチン
グ速度は鹸化シリコン膜６のエッチ′）−グ速度の約４
倍速いので、アルミニウム膜３上の窒化シリコン膜４は
すみやかにエツチングされる。第２図（ｄｉに示したよ
うにエツチングされた開口部には第１図で示したような
細い溝が生じない。そして第２図（ｅ）に、第２導体層
として例えば膜厚ｌｐｍのアルミニウム膜８をスパッタ
法等により形成した状態を示す。かくして形成されたア
ルミニウム膜８は第２図ｉｅ）からも判るように、第１
導体層であるアルミニウム膜３との接続のために設けら
れた開口部での被覆性は非常によく、開口部での断線は
なく、素子イ、４軸性が向上することが判明した。
グ法では、アルミニウム膜３は全くエツチングされない
。ＣＦ４流量２４ｃｃ／ｍｉｎ 、Ｈ，流量３ｃｃ ／
ｍａｎ 、 ＲＦ ｐｏｗｅｒ ｌ ５０Ｗ、圧力０．
０ＩＴｏｒｒの条件下では窒化シラコン膜４のエツチン
グ速度は鹸化シリコン膜６のエッチ′）−グ速度の約４
倍速いので、アルミニウム膜３上の窒化シリコン膜４は
すみやかにエツチングされる。第２図（ｄｉに示したよ
うにエツチングされた開口部には第１図で示したような
細い溝が生じない。そして第２図（ｅ）に、第２導体層
として例えば膜厚ｌｐｍのアルミニウム膜８をスパッタ
法等により形成した状態を示す。かくして形成されたア
ルミニウム膜８は第２図ｉｅ）からも判るように、第１
導体層であるアルミニウム膜３との接続のために設けら
れた開口部での被覆性は非常によく、開口部での断線は
なく、素子イ、４軸性が向上することが判明した。
上記実施例では、導体層としてアルミニウム膜を用いた
がＭｏ 、 Ｗ 、Ｐｔ およびそれらのシリサイド
合金膜でもよい。また、配線層間の絶縁膜として酸化シ
リコン膜を用いたが、燐、砒素、硼素等を含むシリケー
トガラス膜でもよく、さらに、窒化シリコン膜を層間の
絶縁膜として用いる場合は、１Ｍｌｌ目配線パターン上
に予め被着する膜として酸化シリコン膜或いはシリケー
トガラス膜を用い、例えばＣＦ４とＨ２との混合ガスを
用いた反応性イオンエツチング法において、酸化シリコ
ン膜或いはシリケートガラス膜のエツチング速度が窒化
シリコン膜のエツチング速度より速い条件、例えばＣＦ
、 ｚ ２４ｃｃ／ｍｉｎ 、 Ｈ，ｗ １２ｃｃ ／
ｍｉｎ 、 ＲＦｐｏｗｅｒ１５０Ｗ、圧力Ｑ、ＯＩ
Ｔｏｒｒの条件下で開口部のエツチングを行なえばよい
。即ち、層間の絶縁膜と配線パターン上に予め被着する
膜との組合わせは、エツチング方法、エツチングガス、
およびエツチング条件により、任意に選べることがわか
り、反応性イオンエツチングの反応ガスとしてはＣＦ、
とＨｌとの混合ガスの他に、ＣｔＦ＠ ＊ Ｃ５Ｆａ
＊ ＣＦ、Ｂｒ等とＨｌとの混合ガスを用いることが出
来、またＨｌの代わりにＣＨＦ、を用いてもよい。
がＭｏ 、 Ｗ 、Ｐｔ およびそれらのシリサイド
合金膜でもよい。また、配線層間の絶縁膜として酸化シ
リコン膜を用いたが、燐、砒素、硼素等を含むシリケー
トガラス膜でもよく、さらに、窒化シリコン膜を層間の
絶縁膜として用いる場合は、１Ｍｌｌ目配線パターン上
に予め被着する膜として酸化シリコン膜或いはシリケー
トガラス膜を用い、例えばＣＦ４とＨ２との混合ガスを
用いた反応性イオンエツチング法において、酸化シリコ
ン膜或いはシリケートガラス膜のエツチング速度が窒化
シリコン膜のエツチング速度より速い条件、例えばＣＦ
、 ｚ ２４ｃｃ／ｍｉｎ 、 Ｈ，ｗ １２ｃｃ ／
ｍｉｎ 、 ＲＦｐｏｗｅｒ１５０Ｗ、圧力Ｑ、ＯＩ
Ｔｏｒｒの条件下で開口部のエツチングを行なえばよい
。即ち、層間の絶縁膜と配線パターン上に予め被着する
膜との組合わせは、エツチング方法、エツチングガス、
およびエツチング条件により、任意に選べることがわか
り、反応性イオンエツチングの反応ガスとしてはＣＦ、
とＨｌとの混合ガスの他に、ＣｔＦ＠ ＊ Ｃ５Ｆａ
＊ ＣＦ、Ｂｒ等とＨｌとの混合ガスを用いることが出
来、またＨｌの代わりにＣＨＦ、を用いてもよい。
なお実施例の第２図１ｄｌでは開口部でのエツチング後
の酸化シリコン膜６の表面がアルミニウム膜３の表面と
共平面になるまでエツチングしたが、アルミニウム膜３
の表面が露出したところでエツチングを止めても、第２
導体層であるアルミニウムＭ８の被覆性は良好であり、
配線の断線は生じない。卸ち開口部のエツチングに際し
、エツチング時間の制御に余裕があるので本発明は素子
の４Ｍ輔性の向上に撫めて有効である。
の酸化シリコン膜６の表面がアルミニウム膜３の表面と
共平面になるまでエツチングしたが、アルミニウム膜３
の表面が露出したところでエツチングを止めても、第２
導体層であるアルミニウムＭ８の被覆性は良好であり、
配線の断線は生じない。卸ち開口部のエツチングに際し
、エツチング時間の制御に余裕があるので本発明は素子
の４Ｍ輔性の向上に撫めて有効である。
第１図は従来例を示す断面図、＄２図（ａｌ〜ｔｅｌは
本発明の一実施例を示す工程断面図である。 図に於て、 ｌ・・・シリコン１板、 ２．６・・・酸化シリコン膜、 ３．８・・・アルミニウム膜、 ４・・・窒化シリコン膜、 ５．７・・・レジスト膜〇 代理人 弁理士 則 近 憲 佑 （他１名） 第 １ 図 ７７ム 第２図 ｔｒＬ＞ ２１ （ｅ）
本発明の一実施例を示す工程断面図である。 図に於て、 ｌ・・・シリコン１板、 ２．６・・・酸化シリコン膜、 ３．８・・・アルミニウム膜、 ４・・・窒化シリコン膜、 ５．７・・・レジスト膜〇 代理人 弁理士 則 近 憲 佑 （他１名） 第 １ 図 ７７ム 第２図 ｔｒＬ＞ ２１ （ｅ）
Claims (3)
- （１） 半導体基板上に導体層を形成し、前記導体層上
に第１の膜を形成する工程と、前記第１の膜上に選択的
にマスクを形成した後、前記第１の膜と導体層を選択エ
ツチングする工程と、ＰＩＩｔ記マスクを除去後、絶縁
膜である第２の膜を被着する工程と、前記第２の膜上に
選択的にマスクを形成した後、前記第１の膜のエツチン
グ速度が前記第２の膜のエツチング速度より速いエツチ
ング方法を用いてエツチングを行ない前記導体層表面を
露出させる工程とを含むことを特徴とする半導体装置の
製造方法。 - （２）第１の膜として、窒化シリコン膜を用い、前記第
２の膜として酸化シリコン膜或いは不純物を含むシリケ
ートガラス膜を用いたことを特徴とする特許 の製造方法。 - （３）第１の膜のエツチング速度が前記＠２の膜のエツ
チング速度より這いエツチング方法として、反応性イオ
ンエツチング法を用いたことを特徴とする前記特許請求
の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5140782A JPS58169938A (ja) | 1982-03-31 | 1982-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5140782A JPS58169938A (ja) | 1982-03-31 | 1982-03-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58169938A true JPS58169938A (ja) | 1983-10-06 |
Family
ID=12886077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5140782A Pending JPS58169938A (ja) | 1982-03-31 | 1982-03-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58169938A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123141A (ja) * | 1984-11-20 | 1986-06-11 | Fujitsu Ltd | エツチング方法 |
-
1982
- 1982-03-31 JP JP5140782A patent/JPS58169938A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123141A (ja) * | 1984-11-20 | 1986-06-11 | Fujitsu Ltd | エツチング方法 |
| JPH0469812B2 (ja) * | 1984-11-20 | 1992-11-09 | Fujitsu Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6716761B2 (en) | Method of forming fine patterns | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| JPH1098100A (ja) | コンタクトホール／スルーホール形成方法 | |
| JPH0563940B2 (ja) | ||
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| US6376357B1 (en) | Method for manufacturing a semiconductor device with voids in the insulation film between wirings | |
| US5763324A (en) | Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes | |
| JPS58169938A (ja) | 半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JPH10189590A (ja) | 半導体装置及びその製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JP2985204B2 (ja) | 半導体装置の製造方法 | |
| JPH045823A (ja) | 半導体装置及びその製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2823727B2 (ja) | コンタクト形成方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH06151352A (ja) | 半導体装置の製造方法 | |
| JPS6043844A (ja) | 半導体装置の製造方法 | |
| JPH03297134A (ja) | パターン形成方法 | |
| JPH0778871A (ja) | 半導体素子の製造方法 | |
| JPH1174355A (ja) | 半導体装置の製造方法 |