JPS6041229A - 半導体装置の製造方法及びその製造装置 - Google Patents
半導体装置の製造方法及びその製造装置Info
- Publication number
- JPS6041229A JPS6041229A JP14923783A JP14923783A JPS6041229A JP S6041229 A JPS6041229 A JP S6041229A JP 14923783 A JP14923783 A JP 14923783A JP 14923783 A JP14923783 A JP 14923783A JP S6041229 A JPS6041229 A JP S6041229A
- Authority
- JP
- Japan
- Prior art keywords
- etched
- etching
- substrate
- reaction chamber
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000005530 etching Methods 0.000 claims abstract description 57
- 238000006243 chemical reaction Methods 0.000 claims abstract description 27
- 238000006552 photochemical reaction Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 20
- 238000001816 cooling Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 abstract description 37
- 239000000758 substrate Substances 0.000 abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052801 chlorine Inorganic materials 0.000 abstract description 3
- 239000000460 chlorine Substances 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000010494 dissociation reaction Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005593 dissociations Effects 0.000 description 2
- 208000018459 dissociative disease Diseases 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 206010052428 Wound Diseases 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、被膜のエソチング工程に改良を加えた半導体
装置の製造方法及びその製造装置に関する。
装置の製造方法及びその製造装置に関する。
従来技術と問題点
一般に、半導体装置を製造するにばウェハ上に形成した
所定の被膜の不要箇所を除去するエソヂング工程が必す
存在している。
所定の被膜の不要箇所を除去するエソヂング工程が必す
存在している。
そのエソチング工程には、半導体素子の微細化に伴ない
、ドライ・エツチング法が適用されるようになった。そ
して、そのドライ・エツチング法の中でも、特にエツチ
ング形状に異方性を示し、且つ、エツチング物質とその
下地物質との間でエツチング速度の比、即ち、選択比を
大きく採ることができる反応性イオン・エツチング法が
重要視されている。
、ドライ・エツチング法が適用されるようになった。そ
して、そのドライ・エツチング法の中でも、特にエツチ
ング形状に異方性を示し、且つ、エツチング物質とその
下地物質との間でエツチング速度の比、即ち、選択比を
大きく採ることができる反応性イオン・エツチング法が
重要視されている。
この反応性イオン・エツチング法は、高周波に依り所定
エツチング・ガスをプラズマ状態にして分解し、その一
部を被エツチング物質と化学的に反応させてエツチング
を行ない、他の一部を物理的なスパツタリングに利用し
てエツチングをしているものであり、このように化学的
な過程と、物理的な過程を含んでいるごとに依り、その
エツチングは異方性を示し、また、大きな選択比が得ら
れているのである。
エツチング・ガスをプラズマ状態にして分解し、その一
部を被エツチング物質と化学的に反応させてエツチング
を行ない、他の一部を物理的なスパツタリングに利用し
てエツチングをしているものであり、このように化学的
な過程と、物理的な過程を含んでいるごとに依り、その
エツチングは異方性を示し、また、大きな選択比が得ら
れているのである。
ところで、ごの反応性イオン・エツチング法に於いては
、エツチング進行中の成る時期には、電界に依って加速
されたイオン或いは電子が下地物ＷＦを直撃するので、
それに依る［１ｊ傷は回避することができない。
、エツチング進行中の成る時期には、電界に依って加速
されたイオン或いは電子が下地物ＷＦを直撃するので、
それに依る［１ｊ傷は回避することができない。
若し、前記下地物質が半導体装置の能動領域、例えばバ
イポーラ・トランジスタのエミッタ領域であって、その
エミソクｆｉｆｌ域の」二の被膜をエツチングする場合
等は問題である。
イポーラ・トランジスタのエミッタ領域であって、その
エミソクｆｉｆｌ域の」二の被膜をエツチングする場合
等は問題である。
このような反応（Ｉ＋イオン・エツチング法の欠点を解
消しようとし′６光化学反応を利用したエツチング法、
所謂、光エツチング法が開発された。
消しようとし′６光化学反応を利用したエツチング法、
所謂、光エツチング法が開発された。
この光エツチング法は、エツチング・ガスを解離してエ
ノチャンＩ・を生成する為に光エネルギを利用するもの
であり、このエネルギの大きさは、光ｍ子１個当り次式
で表される。
ノチャンＩ・を生成する為に光エネルギを利用するもの
であり、このエネルギの大きさは、光ｍ子１個当り次式
で表される。
イ ・・・・ （１）
１）ニブランク定数 ６．（ｉ２６ Ｘ Ｉｎ−’ （
Ｊ Ｓ）Ｃ：光速 ２．９９８ Ｘ １１０８（Ｓ ’
）λ：光の波長 式（１）に於いて、ｈ及びＣは定数である為、光の波長
λが短いほど光量子１個当りが有するエネルギは大きい
ことになる。
Ｊ Ｓ）Ｃ：光速 ２．９９８ Ｘ １１０８（Ｓ ’
）λ：光の波長 式（１）に於いて、ｈ及びＣは定数である為、光の波長
λが短いほど光量子１個当りが有するエネルギは大きい
ことになる。
従って、充分に波長が短い紫外光を用いれば、ガス分子
は解８１１され、エツチングに有用な分子、原子、ラジ
カル等のエッチャントが生成される。
は解８１１され、エツチングに有用な分子、原子、ラジ
カル等のエッチャントが生成される。
このように、光エツチング法では、エツチングに寄与す
る原子、ラジカル等のエッチャントを光エネルギに依っ
て生成しζいる為、電界に依って加速されたイオン或し
料Ｊ電子などは存在せず、従って、下地物質のｍ ｆＫ
Ｌ：ｊ生じない。
る原子、ラジカル等のエッチャントを光エネルギに依っ
て生成しζいる為、電界に依って加速されたイオン或し
料Ｊ電子などは存在せず、従って、下地物質のｍ ｆＫ
Ｌ：ｊ生じない。
前記したように、光エツチング法は下地物質を損傷しな
い旨の大きな利点を有しているが、未だ解決されない問
題を包含している。
い旨の大きな利点を有しているが、未だ解決されない問
題を包含している。
例えば、塩素（Ｃ７りガスに依り多結晶シリコン層をエ
ツチングする場合には次の式に見られる反応を生ずる。
ツチングする場合には次の式に見られる反応を生ずる。
紫り１光
↓
この時、多結晶シリ５コン層表面に付着しζいるＣｌ１
２が光化学反応に依り分解してＣＸ原子が形成されてＳ
ｉがエソートソグされる場合（前者）及び多結晶シリコ
ン層表面でなく、気相中でｃ７！ｂ子が形成されて拡ｔ
ｉｔに依り多結晶シリコン層表面に到達してＳｉと反応
する場合（後者）の二つの過程が存在する。
２が光化学反応に依り分解してＣＸ原子が形成されてＳ
ｉがエソートソグされる場合（前者）及び多結晶シリコ
ン層表面でなく、気相中でｃ７！ｂ子が形成されて拡ｔ
ｉｔに依り多結晶シリコン層表面に到達してＳｉと反応
する場合（後者）の二つの過程が存在する。
そごで、前者の反応が支配的であれば、光を多結晶シリ
コン層に垂直に入射させることに依り、光の直進性を利
用した異方性エツチングが可能である。
コン層に垂直に入射させることに依り、光の直進性を利
用した異方性エツチングが可能である。
第１１３２１は前記異方性エツチングが行なわれたこと
を表わす半導体装置の要部切断側面し１である。
を表わす半導体装置の要部切断側面し１である。
図に於いて、１ばシリコン半導体基板、２は二酸化シリ
コン（Ｓｉ０２）欣、３は多結晶シリコン層、４はマス
クである５１０２膜をそれぞれ示している。
コン（Ｓｉ０２）欣、３は多結晶シリコン層、４はマス
クである５１０２膜をそれぞれ示している。
図から判るように、マスクであるＳ ｉ Ｏ２膜４の形
状がそのまま多結晶シリコン層３に転写されている。
状がそのまま多結晶シリコン層３に転写されている。
また、後者の反応が支配的であれば、解離したＣ７１原
子がランダムな速度成分を有して多結晶シリコン層に到
達する為、エツチングは異方性とはならずに等方性にな
る。
子がランダムな速度成分を有して多結晶シリコン層に到
達する為、エツチングは異方性とはならずに等方性にな
る。
第２図は前記等方性エツチングが行なわれたことを表わ
す半導体装置の要部切断側面図であり、第１図に関して
説明した部分と同部分は同記号で［汁示しである。
す半導体装置の要部切断側面図であり、第１図に関して
説明した部分と同部分は同記号で［汁示しである。
図から判るように、マスクである５ｉＯｚ膜４の下部に
在る多結晶シリコン層３もエツチングされてしまい、設
計値寸法通りの素子形成番才困難になる。
在る多結晶シリコン層３もエツチングされてしまい、設
計値寸法通りの素子形成番才困難になる。
発明の目的
本発明４才、光エツチング法を実施するに際し、被エツ
チング物質！−（或いは基板）表面に付着しているエツ
チング・ガスを光化学反応で分解してエッチャントを生
成することに依り被エツチング物質Ｉ！４（或いＬ４基
板）がエツチングされる現象を支配的とするように制御
し、當に異方性エツチングがなされて微細１１つ絹布な
バターニングが可能である半導体装置の製造方法及びそ
れを実施する装置を提供する。
チング物質！−（或いは基板）表面に付着しているエツ
チング・ガスを光化学反応で分解してエッチャントを生
成することに依り被エツチング物質Ｉ！４（或いＬ４基
板）がエツチングされる現象を支配的とするように制御
し、當に異方性エツチングがなされて微細１１つ絹布な
バターニングが可能である半導体装置の製造方法及びそ
れを実施する装置を提供する。
発明の構成
一般に、ガス分子の固体表面への吸着に関しては、吸着
に要するエネルギが小さい場合、吸着速度Ｒａｄｓば次
の民で表わされる。
に要するエネルギが小さい場合、吸着速度Ｒａｄｓば次
の民で表わされる。
ｐ：反応室内圧力
Ｔ：固体温度
Ｃ：定数
この式（３）から明らかなように、被エツチング物質層
（固体）温度を低−トさせることに依り、吸着速度Ｒａ
ｄ５を一定に維持したままで反応室内圧力を低下さ−ｌ
るごとかできる。
（固体）温度を低−トさせることに依り、吸着速度Ｒａ
ｄ５を一定に維持したままで反応室内圧力を低下さ−ｌ
るごとかできる。
光化学反応にｔｈリエソチング・ガスの分解を行ない所
定物質をエツチングする場合、前記現象を利用し、被エ
ツチング物質層を冷却すれば、エツチング・ガス分子の
被エツチング物質層への付着速度を大きくすることがで
き、従って、反応室内のエツチング・ガス圧力を低下さ
せても被エツチング物質層表面には充分なエツチング・
ガス分子が付着されることになり、しかも、前記した光
照射に依る気相中でのエツチング・ガスの解離を低減す
ることが可能となり、被エツチング物質層表面に付着し
たエツチング・ガス分子への光照射に依る解離反応を支
配的にすることができ、第１図に見られるようなマスク
通りの微細加工が実現される。
定物質をエツチングする場合、前記現象を利用し、被エ
ツチング物質層を冷却すれば、エツチング・ガス分子の
被エツチング物質層への付着速度を大きくすることがで
き、従って、反応室内のエツチング・ガス圧力を低下さ
せても被エツチング物質層表面には充分なエツチング・
ガス分子が付着されることになり、しかも、前記した光
照射に依る気相中でのエツチング・ガスの解離を低減す
ることが可能となり、被エツチング物質層表面に付着し
たエツチング・ガス分子への光照射に依る解離反応を支
配的にすることができ、第１図に見られるようなマスク
通りの微細加工が実現される。
そこで、本発明は、反応室内に被エツチング物質層（或
いは基板）を配置し、次いで、該被工・７チング物質層
（或Ｇ料Ｊ°基板）を冷却し、次いで、前記反応室内に
エツチング・ガスを導入してから該エツチング・ガスを
光化学反応で解離することに依り得られるエッチャント
で前記被エツチング層（或いは基板）のエツチングを行
なう工程を採ることを特徴とし、また、その工程を実施
する装置として、ガス供給管及び排気管を有する反応室
、該反応室内に露出されて光が照射され得る位置に配置
され目、つ載置された被エツチング物質Ｎ（或いは基板
）を冷却する冷却器を備えるなることを特徴としている
。
いは基板）を配置し、次いで、該被工・７チング物質層
（或Ｇ料Ｊ°基板）を冷却し、次いで、前記反応室内に
エツチング・ガスを導入してから該エツチング・ガスを
光化学反応で解離することに依り得られるエッチャント
で前記被エツチング層（或いは基板）のエツチングを行
なう工程を採ることを特徴とし、また、その工程を実施
する装置として、ガス供給管及び排気管を有する反応室
、該反応室内に露出されて光が照射され得る位置に配置
され目、つ載置された被エツチング物質Ｎ（或いは基板
）を冷却する冷却器を備えるなることを特徴としている
。
発明の実施例
第３図は本発明に於りる半導体装置の製造方法の一例を
実施する本発明に依る半導体装置の製造装置を説明する
要部説明図である。
実施する本発明に依る半導体装置の製造装置を説明する
要部説明図である。
図に於いて、１１はエキシマ・レーザ光発生器、１２は
ミラー、１３は集光用レンズ、１４ば反応室、Ｉ５は紫
外光透過窓、１６はエツチング・ガス供給管、１７ば排
気管、１８はＸ−Ｙステージ、１９は冷却器、２（Ｈ：
ｌ被エツチング物質基板をそれぞれ示し“ζいる。
ミラー、１３は集光用レンズ、１４ば反応室、Ｉ５は紫
外光透過窓、１６はエツチング・ガス供給管、１７ば排
気管、１８はＸ−Ｙステージ、１９は冷却器、２（Ｈ：
ｌ被エツチング物質基板をそれぞれ示し“ζいる。
この一実施例の製造装置を用いて製造方法の一例を実施
する場合を説明する。
する場合を説明する。
最初、被エツチング物質基板２０を反応室１４内に露出
されている冷却器１９−ヒにセットする。
されている冷却器１９−ヒにセットする。
次いで、残留ガスの影響を低減させる為に約ＩＸ １０
−６（Ｔｏ ｒ ｒ）程度まで真空排気する。
−６（Ｔｏ ｒ ｒ）程度まで真空排気する。
次いで、被エツチング物質基板２０の冷却を開始する。
ここで、エツチング時の反応室１４内に於ける圧力を被
エツチング物質基板２０の冷却をしない場合の１７１０
に低下させようとすると、前記式（３）から次の関係が
得られる。
エツチング物質基板２０の冷却をしない場合の１７１０
に低下させようとすると、前記式（３）から次の関係が
得られる。
Ｔ２＝ＴＩ／４．６４ ・・・・ （４）Ｔ、：冷却な
しの場合の基板温度 室温を２０〔℃〕とすると Ｔ１は２９３（Ｋ） Ｔ２：冷却ありの場合の基板温度 従って、式（４）の関係から、ＴＩを室温と劣えるとＴ
２は６３（Ｋ）となる。そこで、被エツチング物質基板
２０の温度を６３（Ｋ）まで低下させる。
しの場合の基板温度 室温を２０〔℃〕とすると Ｔ１は２９３（Ｋ） Ｔ２：冷却ありの場合の基板温度 従って、式（４）の関係から、ＴＩを室温と劣えるとＴ
２は６３（Ｋ）となる。そこで、被エツチング物質基板
２０の温度を６３（Ｋ）まで低下させる。
次いで、エツチング・ガスである塩素を反応室１４中に
導入する。尚、その際の反応室１４中の圧力は５Ｘ］０
−３（Ｔｏｒｒ）とする。
導入する。尚、その際の反応室１４中の圧力は５Ｘ］０
−３（Ｔｏｒｒ）とする。
０
次いで、エキシマ・レーザ光発生器１１からの紫外光を
被エツチング物質基板２０に照射する。
被エツチング物質基板２０に照射する。
この場合の光源としては、紫外波長に於いて高１１１力
が得られるエキシマ・レーザ或いは水銀ランプを用いる
ことが好ましい。
が得られるエキシマ・レーザ或いは水銀ランプを用いる
ことが好ましい。
前記説明した工程を経ることに依り、光照射された被エ
ツチング物質基板２０の表面では前記式（２）で示した
反応をη二じ、被エツチング物質、例えば多結晶シリコ
ンの異方性エツチングができる。尚、Ｘ−Ｙステージ１
８を駆動することに依り、被エツチング物質基板２０全
面での選択的エツチングが可能であることは云うまでも
ない。
ツチング物質基板２０の表面では前記式（２）で示した
反応をη二じ、被エツチング物質、例えば多結晶シリコ
ンの異方性エツチングができる。尚、Ｘ−Ｙステージ１
８を駆動することに依り、被エツチング物質基板２０全
面での選択的エツチングが可能であることは云うまでも
ない。
発明の効果
本発明に依れば、ガス供給管及び排気管を有する反応室
内に露出されて光が照射され１ｉＩる位置に配置されて
いる冷却器上に被エツチング物質層（或いは乱扱）を配
置し、次いで、該被エツチング物質層（或い６才基板）
を冷却し、次いで、前記反応室内にエツチング・ガスを
導入してから該エツチング・ガスを光化学反応で解離す
ることに依り１ 得られるエッチャントで前記被エツチング物質層（或い
は基板）をエツチングするようにしているので、エツチ
ング・ガス分子が被エツチング物質層へ付着する速度を
大きくすることができ、従って、反応室内のエツチング
・ガスの圧力を低下させることが可能になり、その結果
、光照射に依る気相中でのエツチング・ガスの解離を抑
制して、被エツチング物質層（或いは基板）表面に付着
したエツチング・ガス分子への光照射に依る解離反応を
支配的にすることができ、それに依り、エツチングは異
方性になり、微細パターンの形成に有効となるものであ
る。
内に露出されて光が照射され１ｉＩる位置に配置されて
いる冷却器上に被エツチング物質層（或いは乱扱）を配
置し、次いで、該被エツチング物質層（或い６才基板）
を冷却し、次いで、前記反応室内にエツチング・ガスを
導入してから該エツチング・ガスを光化学反応で解離す
ることに依り１ 得られるエッチャントで前記被エツチング物質層（或い
は基板）をエツチングするようにしているので、エツチ
ング・ガス分子が被エツチング物質層へ付着する速度を
大きくすることができ、従って、反応室内のエツチング
・ガスの圧力を低下させることが可能になり、その結果
、光照射に依る気相中でのエツチング・ガスの解離を抑
制して、被エツチング物質層（或いは基板）表面に付着
したエツチング・ガス分子への光照射に依る解離反応を
支配的にすることができ、それに依り、エツチングは異
方性になり、微細パターンの形成に有効となるものであ
る。
第１図及び第２図は異方性エツチング及び等方性エツチ
ングを説明する為の半導体装置の要部切断側面図、第３
図は本発明一実施例である半導体装置の製造装置の要部
説明図である。 図に於いて、１はシリコン半導体基板、２は二酸化シリ
コン（Ｓｉ０２）膜、３は多結晶シリコン層、４はマス
クであるＳ ｉ Ｏ２膜、１１ばエキ２ シマ・レーデ光発生器、１２はミラー、１３は集光用レ
ンズ、１４は反応室、１５は紫外光透過窓、１６はエツ
チング・ガス供給管、１７は排気管、１８はＸ−Ｙステ
ージ、１つは冷却器、２ｏば被エツチング物質基板であ
る。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − ３ １５１− 第１図 第 ２ 図
ングを説明する為の半導体装置の要部切断側面図、第３
図は本発明一実施例である半導体装置の製造装置の要部
説明図である。 図に於いて、１はシリコン半導体基板、２は二酸化シリ
コン（Ｓｉ０２）膜、３は多結晶シリコン層、４はマス
クであるＳ ｉ Ｏ２膜、１１ばエキ２ シマ・レーデ光発生器、１２はミラー、１３は集光用レ
ンズ、１４は反応室、１５は紫外光透過窓、１６はエツ
チング・ガス供給管、１７は排気管、１８はＸ−Ｙステ
ージ、１つは冷却器、２ｏば被エツチング物質基板であ
る。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − ３ １５１− 第１図 第 ２ 図
Claims (2)
- （１）反応室内に被エツチング体を配置して冷却し、次
いで、前記反応室内にエツチング・カスを導入してから
該エツチング・ガスを光化学反応で解離することに依り
得られるエッチャントで前記被エツチング体のエツチン
グを行なう工程が含まれてなることを特徴とする半導体
装置の製造方法。 - （２）ガス供給管及び排気管を有する反応室、該反応室
内に露出されて光が照射され得る位置に配置され且つ載
置された被エツチング体を冷却する冷却器を備えてなる
ことを特徴とする半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14923783A JPS6041229A (ja) | 1983-08-17 | 1983-08-17 | 半導体装置の製造方法及びその製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14923783A JPS6041229A (ja) | 1983-08-17 | 1983-08-17 | 半導体装置の製造方法及びその製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6041229A true JPS6041229A (ja) | 1985-03-04 |
| JPH0478005B2 JPH0478005B2 (ja) | 1992-12-10 |
Family
ID=15470874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14923783A Granted JPS6041229A (ja) | 1983-08-17 | 1983-08-17 | 半導体装置の製造方法及びその製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041229A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61283129A (ja) * | 1985-06-08 | 1986-12-13 | Sony Corp | エツチング方法 |
| JPS62174969A (ja) * | 1986-01-28 | 1987-07-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6365648A (ja) * | 1986-09-05 | 1988-03-24 | Fujitsu Ltd | 半導体基板の製造方法 |
| JPS63110726A (ja) * | 1986-10-29 | 1988-05-16 | Hitachi Ltd | エツチング方法 |
| JPH01103836A (ja) * | 1987-07-02 | 1989-04-20 | Toshiba Corp | ドライエッチング方法およびドライエッチング装置 |
| JPH01295424A (ja) * | 1988-01-14 | 1989-11-29 | Sanyo Electric Co Ltd | 光励起エッチング方法 |
| JPH02220438A (ja) * | 1989-02-22 | 1990-09-03 | Hitachi Ltd | レーザ処理方法およびその装置 |
| JPH0342825A (ja) * | 1989-07-11 | 1991-02-25 | Tokyo Electron Ltd | アッシング方法 |
| JP2021094711A (ja) * | 2019-12-13 | 2021-06-24 | Ｔｏｙｏ Ｔｉｒｅ株式会社 | 空気入りタイヤの製造装置及び製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55149643A (en) * | 1979-05-07 | 1980-11-21 | Perkin Elmer Corp | Method and device for chemically treating material to be treated |
| JPS57202732A (en) * | 1981-06-05 | 1982-12-11 | Mitsubishi Electric Corp | Fine pattern formation |
| JPS5863136A (ja) * | 1981-10-09 | 1983-04-14 | Seiko Epson Corp | 光ドライエツチング装置 |
-
1983
- 1983-08-17 JP JP14923783A patent/JPS6041229A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55149643A (en) * | 1979-05-07 | 1980-11-21 | Perkin Elmer Corp | Method and device for chemically treating material to be treated |
| JPS57202732A (en) * | 1981-06-05 | 1982-12-11 | Mitsubishi Electric Corp | Fine pattern formation |
| JPS5863136A (ja) * | 1981-10-09 | 1983-04-14 | Seiko Epson Corp | 光ドライエツチング装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61283129A (ja) * | 1985-06-08 | 1986-12-13 | Sony Corp | エツチング方法 |
| JPS62174969A (ja) * | 1986-01-28 | 1987-07-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6365648A (ja) * | 1986-09-05 | 1988-03-24 | Fujitsu Ltd | 半導体基板の製造方法 |
| JPS63110726A (ja) * | 1986-10-29 | 1988-05-16 | Hitachi Ltd | エツチング方法 |
| JPH01103836A (ja) * | 1987-07-02 | 1989-04-20 | Toshiba Corp | ドライエッチング方法およびドライエッチング装置 |
| JPH01295424A (ja) * | 1988-01-14 | 1989-11-29 | Sanyo Electric Co Ltd | 光励起エッチング方法 |
| JPH02220438A (ja) * | 1989-02-22 | 1990-09-03 | Hitachi Ltd | レーザ処理方法およびその装置 |
| JPH0342825A (ja) * | 1989-07-11 | 1991-02-25 | Tokyo Electron Ltd | アッシング方法 |
| JP2021094711A (ja) * | 2019-12-13 | 2021-06-24 | Ｔｏｙｏ Ｔｉｒｅ株式会社 | 空気入りタイヤの製造装置及び製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0478005B2 (ja) | 1992-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0714119B1 (en) | Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process | |
| US4190488A (en) | Etching method using noble gas halides | |
| EP0259572B1 (en) | High rate laser etching technique | |
| US4473435A (en) | Plasma etchant mixture | |
| JP2516303B2 (ja) | 超音波分子ビ―ムエッチング方法及びエッチング装置 | |
| US4264409A (en) | Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide | |
| JPS631097B2 (ja) | ||
| JPS59220925A (ja) | ドライエッチング方法 | |
| JP3275043B2 (ja) | エッチングの後処理方法 | |
| KR20020017447A (ko) | 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법 | |
| JPS6041229A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JPH03276626A (ja) | シリコン化合物系からなる被エッチング膜のエッチング方法 | |
| JPS63141316A (ja) | 表面処理方法 | |
| JPH02187025A (ja) | エッチング方法及びｘ線リソグラフィ用マスクの製造方法 | |
| JPH01200628A (ja) | ドライエッチング方法 | |
| JPS5986222A (ja) | ドライエツチング方法 | |
| JPH03155621A (ja) | ドライエッチング方法 | |
| JPS60216549A (ja) | 半導体装置の製造方法 | |
| JPH05275325A (ja) | 半導体装置の製造方法 | |
| JP2966036B2 (ja) | エッチングパターンの形成方法 | |
| JPH06275566A (ja) | マイクロ波プラズマ処理装置 | |
| JPS5961123A (ja) | 半導体装置の製造方法 | |
| JP2709188B2 (ja) | 半導体デバイスの微細加工方法およびその装置 | |
| JP3348556B2 (ja) | ダイアモンドのエッチング方法 | |
| KR920007449B1 (ko) | 반도체가공에 있어서의 표면처리방법 및 그 장치 |