JPH01200628A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH01200628A
JPH01200628A JP2515588A JP2515588A JPH01200628A JP H01200628 A JPH01200628 A JP H01200628A JP 2515588 A JP2515588 A JP 2515588A JP 2515588 A JP2515588 A JP 2515588A JP H01200628 A JPH01200628 A JP H01200628A
Authority
JP
Japan
Prior art keywords
gas
resist
organic compound
substrate
compound film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2515588A
Other languages
English (en)
Inventor
Nobuo Hayasaka
伸夫 早坂
Haruo Okano
晴雄 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2515588A priority Critical patent/JPH01200628A/ja
Priority to EP88114049A priority patent/EP0305946B1/en
Priority to DE19883855636 priority patent/DE3855636T2/de
Publication of JPH01200628A publication Critical patent/JPH01200628A/ja
Priority to US07/996,864 priority patent/US5298112A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体素子の製造プロセスのうち、特に表面
洗浄やフォトレジストの除去等に用いられるドライエツ
チング方法に関する。
(従来の技術) 半導体素子の製造プロセス等における微細加工技術、又
その他の分野の加工技術(例えば、プリント基板加工、
コンパクトディスク、レーザディスクの加工プロセス等
)において、感光性フォトレジスト等の有機化合物膜の
有機レジストを用いたフォトエツチングプロセス(Ph
oto EtchingProcess ; P E 
P )は重要、且つ必須のプロセスである。この有機レ
ジストは、これをマスクとして下地の処理(エツチング
、イオン打込み等)が終った段階で取除かれる。その方
法としては、H2SO4とH20□の混合溶液或いはこ
れにH2Oを加えた溶液等に代表される溶液中で除去す
る方法か、酸素(0□)ガスの放電中でのドライアッシ
ング(沃化)で除去する方法が、現在主に用いられてい
る。
ところが、前者の溶液を用いたプロセスでは、溶液の管
理及び作業の安全性等の点が問題である。
特に、液体を用いたプロセスを嫌う半導体素子の製造プ
ロセス等には不向きである。また、半導体素子製造プロ
セス等で用いられる電極材料のアルミニウム(AI)金
属等のパターニングに有機化合物膜のフォトレジストを
用いた場合、H2SO4とH20□の混合溶液中では、
金属が腐蝕されてしまう等、用途が限られてしまうとい
う問題がある。
また、後者のドライアッシング方法は、バレル型又は平
行平板型等の放電を発生せしめる反応容器中に有機化合
物膜の形成された試料を配置し、例えば02ガス又は0
2ガスとF系ガスの混合ガスを放電させ、有機化合物膜
を剥離する方法である。この方法によれば、前述の溶液
を用いる方法に比べ、簡単且つ下地材料が金属等でもよ
く下地の材料を制限する必要がない。しかしながらこの
ドライアッシング方法は、実用的な所定の除去速度を得
るために必要な放電中に試料配置することから、試料の
表面にダメージ或いはレジストの残渣を生じる問題があ
る。
02プラズマによるフォトエツチングプロセスの具体的
な例を第7図の概略図を用いて説明する。
第7図は、例えばシリコン等の基板にMO8型デバイス
のゲート電極を形成する工程を示した断面斜視図である
まず、第7図(a)に示すように、半導体基板70上に
ゲート酸化膜71を介してゲート電極となる多結晶シリ
コン膜を形成した後、燐(P)等のイオン注入により燐
添加多結晶シリコン膜72を形成する。続いて、有機化
合物膜であるレジスト73を全面に塗布する。その後、
第7図(b)に示すように、ゲート電極となる多結晶シ
リコン膜72の所望の部分上にレジスト73aが残るよ
うにパターン露光を行ない現像する。
次いで、第7図(e)に示すように、レジスト73aを
マスクとして、反応性イオンエツチング(RI E)法
等によりゲート電極72aを残して・その他の多結晶シ
リコン膜72を除去する。その後、前述した0□プラズ
マを使用してレジスト73aを除去するが、この際、第
7図(d)に示す如く、ゲート電極72aの表面或いは
ゲート酸化膜71に残渣74が残る。更に、プラズマ中
の荷電粒子等の入射により。SiO2又はその下地に照
射損傷が誘起される。このような工程を経てMO8型デ
バイスを形成しても後のプセスで残渣が悪影響を及ぼし
たり、酸化膜の絶縁耐圧が低下するなど半導体素子の特
性への悪影響が生じるという問題がある。
このような試料表面へのダメージ又は残渣の問題は、バ
レル型と平行平板型いずれのア・ソシング装置を、用い
た場合にも起こり、後者の場合、放電中の荷電粒子の試
料表面への入射が多く、ダメージの発生は前者より顕著
である。また、0□プラズマドライアツシングによるフ
オトエ・ソチングプロセスでは、第7図において述べた
ように、試料をRIE法でエツチングする場合のように
放電に晒された有機レジストか、イオン打ち込みのマス
クとして用いイオン衝撃に晒された有機レジストを除去
する場合、これらのプロセス工程を経ない場合に比較し
て、除去し難く残渣が残り易いという問題がある。
有機化合物膜の残渣を完全に除去するためには、約1時
間以上の長時間02アツシングを行わなければならず、
このように長時間のアッシングを行った場合、今度は試
料へのダメージが増加してしまうという問題が生じる。
また、有機化合物膜を除去するための処理に時間がかか
るのは製造プロセスとしては不利である。有機化合物を
高速に除去するために試料の温度を100℃以上に上昇
させる方法も行われるが、残渣の発生は高温はど発生し
易いということがある。さらに、場合によっては、長時
間のアッシング処理でも除去できない残渣もある。
このような問題点を解決する方法として、F系ガスを用
いるダウンフロー型のレジストアッシング方法、又は、
F系活性種とH2O,H2等を用いるアッシング方法が
報告されている。これらの方法はダメージ、残渣の点で
02アツシングより有利であるが、下地に、処理中又は
処理後のプロセスで腐蝕を発生させること等が問題とな
る。更に、これらの方法では残渣の除去はできるものの
、残渣の除去にはやはり時間がかかる。即ち、除去しよ
うとするレジストの大部分は短時間に除去できるが、任
かに残った残渣の除去のためにその処理時間の大半を使
わなければならない。
(発明が解決しようとする課題) このように従来、レジスト等の有機化合物膜を除去する
際に溶液を用いると、溶液管理が難しく、安全性の確保
も困難であり、また下地の材料が限定されるという問題
がある。さらに、ドライ0□アツシングによる方法では
、試料へのダメージが発生し、あるプロセスを経たもの
は残渣等が生じて除去し難く、その場合処理時間が長く
かかってしまう等の問題がある。また、F系のガスを用
いるダウンフロー型の方法においても、処理時間の大半
が残渣を除去するために用いられることかあり、この時
間を短くすることは工業上極めて有効である。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、有機化合物膜を高速に、且つ残渣を生
じなく除去することができ、レジストの除去や表面処理
等に適したドライエツチング方法を提供することにある
[発明の構成] (課題を解決するための手段) 本発明の骨子は、弗素系のガスを用いて有機化合物膜を
除去する際に、被処理基体を冷却することにある。
即ち本発明は、表面にレジスト等の有機化合物膜か形成
された被処理基体を反応容器内に配置し、該容器内に所
定のガスを導入して有機化合物膜を除去するドライエツ
チング方法において、前記被処理基体を前記有機化合物
膜の炭化反応が生じない温度に冷却すると共に、前記容
器内に導入するガスとして、少なくともハロゲン元素を
含むガス(例えばNF、、CF、) 、又は少なくとも
ハロゲン元素を含むガスと他のガス(例えば02゜H2
,H2O)との混合ガスを用いるようにした方法である
(作 用) はじめに、有機化合物膜の除去における残渣の発生につ
いて、フォトレジストの沃化方法を例に取り説明する。
0系の活性種(0ラジカル、オゾン等)によるフォトレ
ジストを除去する方法において、活性種とレジストの反
応は、温度が1009C以上程度に高くならないと実用
的な速さでは進まない。従って、0系の活性種のみを用
いるレジストアッシング法では、プラズマ中に試料を置
き、プラズマから熱或いはそれに代えるエネルギーを受
けないとアッシングは行えない。また、プラズマを用い
ない場合には、試料を加熱する等の方法を用いる。とこ
ろで、このレジストの加熱はレジストの月質に熱変化を
もたらし、レジスト内部を炭化させてしまう。この炭化
した構造のレジストはO系の活性種では除去でき難く、
残渣となってしまう。このように、アッシング時の残渣
の原因としては、レジストの加熱による炭化現象が大き
な要因となる。
即ち、0系の活性種を用いるアッシングでは、本質的に
残渣に対して不利である。
一方、F系の活性種(例えば、Fラジカル)と0系の活
性種を混合して用いた場合には、0系の活性種を用いる
場合に比較し、レジストのアッシング速度も速いし、ま
た残渣の発生も軽減される。
これは、F系の活性種(例えば、Fラジカル)がレジス
トアッシングを効率的に進めると共に、残渣の除去にも
役立っているからである。即ち、Oラジカル雰囲気でF
ラジカルがレジストとまず反応することにより、0ラジ
カルとレジストの反応を促進する効果があること等であ
る。また、0ラジカルアツシングで発生させた残渣をF
ラジカルに晒すと残渣が除去できるという事実からも、
Fの効果が明らかである。
ところが、この系においても一旦しシストの沃化反応が
進むと、その反応熱により、レジストの温度は上昇する
。第5図に、レジスト沃化処理時間に対するレジスト温
度の上昇の変化を示す。なお、このレジスト沃化は、C
FJ 十〇□ガスのマイクロ波放電により生成した活性
種を、被処理基体を収容した容器内に供給して行った。
第5図から、レジスト沃化が進み始めると、レジスト温
度は150℃以上にも上昇することが判る。このように
レジスト温度が上昇することにより、(0系の沃化方法
において)前述したように残渣形成の要因(レジストの
炭化)をつくることになる。
しかし、F系の活性種を用いるアッシングでは、レジス
トの温度上昇は沃化の本質ではなく、低温においても沃
化は行える。例えば、NF3のマイクロ波放電により生
成したFラジカルとH2Oを別゛々に被処理基体に供給
する沃化方法において、被処理基体温度とレジストのア
ッシング速度の関係を測定した結果を第6図に示す。基
板温度を室温以下に下げてもレジストの沃化速度は実用
的な値を保っていることが明らかである。なお、−40
℃以下で沃化速度が急激に0になるのは、H2Oの露点
に関係し、水が被処理基体表面に結露するためである。
ここで、残渣の発生について見てみると、被処理基体温
度をコントロールせず、反応熱による温度上昇をさせた
ままレジストを沃化した場合と、室温以下にコントロー
ルして沃化した場合では、残渣のなくなる沃化時間が約
半分に減少する。即ち、被処理基体の温度を下げて沃化
の反応熱を奪いながら沃化することにより残渣の発生を
極めて効果的に抑制することができる。このことは、前
述したCFJ +o2ガスを用いる方法でも、他のF系
ガスを用いる方法でも同様の効果があることが確認され
ている。
従って本発明によれば、弗素系ガスによるレジストの沃
化処理に加え、基板冷却を行うことにより、レジストの
炭化反応を抑制することができ、残渣の発生なしに短時
間でレジストを除去することが可能となる。
(実施例) 以下、本発明の詳細を図示の実施例によって説明する。
第1図は本発明の第1の実施例方法に使用したドライエ
ツチング装置を示す概略構成図である。
図中11はチャンバ(反応容器)であり、チャンバ1内
には被処理体2が収容されている。チャンバ1にはフッ
素(F)等のハロゲン元素を含む活性種を供給するため
の第1のバイブ4が接続されている。前記活性種のチャ
ンバ1内への供給は、前記バイブ4の他端7からフッ素
等のハロゲン元素を含むガスを導入し、マイクロ波電源
5と接続され、バイブ4に接続された放電管6を介して
行われる。また、チャンバ1内は、排気口3から真空排
気されるようになっている。
また、チャンバ1には、水蒸気体、水素ガス或いは水素
元素を含む化合物ガスを導入する第2のバイブ、8が設
けられている。このバイブ8は流量コントロール用のバ
ルブ11を介して、水(H20)を溜めたベッセル9と
接続されており、ベッセル9−にはバイブ10が接続さ
れている。水蒸気体を導入する場合、水(H2O)を溜
めたベッセル9の水にバイブ10からキャリアガスを導
入し、水中をバブリングして水素と水素気体をチャンバ
1内に送るようになっている。H20等の蒸気圧の低い
ガスを導入する場合には特にキャリアガスを用いて導入
するのが効果的である。また、水素ガス或いは水素元素
を含むガスを導入する場合には、ベッセル9を介さずに
、直接ガスを導入するようにしてもよい。
12は、前記被処理体2を装置するための試料台である
。13は、試料台を冷却するための冷媒を送り込むパイ
プである。冷媒としては、例えば水、エチレングリコー
ル、オイル等の液体、或いはガスを用いても良い。この
ように試料台12の温度は冷却され、これにより被処理
基体2も冷却されるものとなっている。
次に、半導体基板上に形成された有機化合物膜としての
フォトレジストを除去する方法について説明する。ここ
では、ハロゲン元素であるF(フッ素)を含むガスとし
て、NF3ガスを用い、キャリアガスは用いず、H20
を直接導入する。
第2図は、第1図に示した装置のチャンバ1内に収容す
る被処理基体2のエツチングプロセスを示す斜視断面図
である。ここで用いる被処理基体は、第2図(a)に示
すようにMO3ICの製造工程において、半導体基板2
1上にゲート絶縁膜22を介して形成されたゲート電極
23を、このゲート電極23上に形成された有機化合物
膜であるフォトレジスト24をマスクとしてRIEによ
りエツチングして形成したものである。
第2図(a)に示す被処理基体を前記第1図に示す装置
のチャンバ1内に収容し、NF、ガスを第1のパイプ4
から供給し、放電管6でこのガスを励起し、これにより
生成される弗素(F)ラジカルをチャンバ1内に導入す
るようにする。チャンバ1内には、別に設けられた第2
のパイプ8により、ベッセル9内のH20が直接ガスと
して供給される。ここで、NF3及びH2Oの分圧は、
それぞれ0.1Torrで一定としたが、NF3ガスや
H20の分圧は、所要のエラチング速度と選択比が得ら
れる範囲で適宜変更することができる。
上記の条件で、本実施例方法を実際に電極材料としてA
I(或いはA1化合物)をレジスト(0FPI?−80
0,東京応化型)をマスクとしてRIHした後のレジス
トの剥離に応用した。基板冷却を行わない場合、反応ガ
スを導入しレジストの沃化が開始され始めて約1分間で
レジスト温度は100℃以上に上昇する。約1分間の処
理で大半のレジストは除去されるが、Alのラインパタ
ーンの中央部に前記第7図中74に示すような残渣が残
る。
この残渣を完全に除去するためには5分以上の処理時間
が必要となる。
これに対し、本実施例法において、試料台12を冷却し
て被処理基体2の温度を0℃に保ち、反応性゛ガスを流
してレジストアッシングを行うと、約3分間の処理時間
で、残渣が全くないアッシングを行えることが確認され
た。このように、試料温度を冷却することにより、処理
時間を約半分にすることができる。
かくして本実施例方法によれば、A1等からなるゲート
電極の上にマスクとして形成した有機物レジストを、N
F、+H20を用いたアッシングにより除去するように
しているので、基板温度を上げることなくレジストを高
速で除去することができる。さらに、アッシングによる
基板の温度上昇を抑えているので、レジストの炭化を抑
制することができ、残渣の発生をなくすことができ、こ
れによりレジスト除去に要する時間をより短縮すること
ができる。また、ドライ02アツシングとは異なり、ダ
メージの影響も極めて少ない。
なお、本実施例方法では、H20の導入のキャリアガス
を用いなかったが、キャリアガスを用いる方法において
も同様のことが言える。例えば、キャリアガスとしてH
2ガスを用いる方法がある。
その他にも、Ar、N2等のキャリアガスを用いてもか
まわないし、また水蒸気体とH2の代わりに水蒸気体の
みかCH30H,C2H50H等のアルコールか、CH
41C2H6等のハイドロカーボンガス等の少なくとも
水素元素を含むガスを用いても有機化合物膜の除去を残
渣なく、且つ高速に行うことができる。また、弗素(F
)等のハロゲン元素を含む活性種を生成する°ガスとし
ては、CD E (Chemical Dry Etc
hlng)に用いられるものと同様のものでよく、例え
ばNF3の他に、SF6.CF4.C2F6.C3Fg
、CF4 +02・ C2F6 +02・ C3F2+
02・)(CF2.F2等のフッ素元素を含むガスやフ
ッ素以外のハロゲン元素を含むガスであればよい。
次に、本発明の第2の実施例方法について説明する。前
述の実施例はFを含む活性種とF20等のHを含むガス
を用いたものであったが、本発明はFを含むガスとOを
含むガスとの混合のアッシング方法でも適用できる。第
3図にこの方法を実施するための装置の概略構成を示す
。基本的な構成は第1図と同じであり、同一の符号のも
のは同一の構成を示すものであり、その説明は省略する
第3図の装置を用いガスとしてCF4 +o2ガスを用
いて、前述と同様のAIパターン上のレジストを除去す
る方法について説明する。試料の構造は第2図(a)に
示したものと同様であり、この場合24はRIE時のレ
ジストマスクであり(0FPR−800,東京応化製)
を用いている。さらに、23はAI、22は下地のSi
O2,21はSt基板である。CF4を10800M、
 O□を11005CCの流量で混合し、圧力を0.2
Torrとし、マイクロ波放電させる。そこで生成した
活性種を、容器1内に供給する。
ここで、試料台12の温度コントロールをしない場合、
レジストは約1分間の処理で150℃以上にも温度が上
がる。このような条件でレジストをアッシングした場合
、レジストの大半を除くのには1分間程度しか時間がか
からないが、AIパターン上に残渣が残り、残渣は10
分以上の処理においても除去できない。この場合、Si
O2のエツチング速度は極めて遅いが、長時間の処理で
はSiO2も極かに除去されるため、薄い5in2の下
地の場合問題となる。また、AIの場合にはよいが、多
結晶Siパターン上のレジストをアッシングしようとし
た場合、多結晶SiはSiO□より速くエツチングされ
てしまうため、長時間の処理は行えない。    。
そこで、試料台12を0℃程度に冷却して、同様の処理
を行うと、約3分間の処理で残渣なくレジストアッシン
グできる。基板冷却により、5in2.多結晶SLのエ
ツチング速度も遅くなるため、選択比の点でも改善され
、それらへの処理中のエツチングダメージは減少する。
この実施例では、Fを含むガスとしてCF4を用いてい
るが、この他にNF3.C2Fb、Cs F8+XeF
2.SF6等のFを含むガスであるならば何でもよく、
冷却の効果は同様である。
次に、本発明の第3の実施例方法について説明する。前
述の24の実施例は、ダウンフロー型の装置を用いたも
のであったが、本発明の方法は試料°をプラズマ中に設
置するアッシング方法にも適用できる。第4図に、この
実施例方法に使用した平行平板型のアッシング装置の概
略構成を示す。
61.62は放電を生起させるための電極であり、試料
2は下部の接地電極62上に置かれている。
そして、この接地電極62は試料台12上に固定されて
、冷却されるものとなっている。上部電極61は励起電
極であり、例えばLi2S MHzの高周波電源63に
接続されている。また、64はガスの導入口である。
第4図の装置を用いて、前述と同様の試料についてのレ
ジストアッシングを行った。ガスは02+CFa  (
02:50SCCM、 CF4  ; 3SCCM)で
圧力0.5Torrとして、高周波(13,5(iMH
z )励起により(電力500V)放電を生成させる。
試料台12の温度をコントロールしない場合には試料温
度は200℃近くまで上昇し、レジストアッシング後に
残渣が生じるが、温度を0℃まで下げた場合には残渣な
くアッシングが行える。
本装置では一般に02ガスをベースとしてF系のガスを
添加することにより行われるが、Fを含むガスの供給と
しては、Fを含むガスのみでなく、例えば弗素樹脂等の
Fを含む固体をプラズマ中に設置することにより、それ
からFを含むガスが放出され同様のアッシングが行える
。この場合にも同様の冷却の効果がある。また、プラズ
マ中に試料を置く他の方法として、バレル型の装置を用
いる方法があるが、この装置を用いても同様の効果が得
られる。
また、上述した第1.2.3の実施例では弗素を含むガ
スとしてNF3やCF4を用いたが、第1の実施例で述
べた他の弗素を含むガスを用いてもよいし、塩素を含む
ガスC12,CCl4゜5iC14,PCl3.BCI
、等やブロムを含むガスBr2.CBr、、、CBrF
3、更には要素を含むガスI2或いはCFC13。
CF2Cl□、CF3Cl等を用いてもよい。
[発明の効果] 以上詳述したように本発明によれば、弗素系のガスを用
いて有機化合物膜を除去する際に、被処理基体を冷却す
ることにより、被処理基体上に残渣を残すことなく、有
機化合物膜を高速に除去することができる。従って、レ
ジストや表面処理等に適用して絶大なる効果を発揮する
【図面の簡単な説明】
第1図は本発明の第1の実施例方法に使用したドライエ
ツチング装置を示す概略構成図、第2図は同実施例方法
によるレジストアッシング工程を示す斜視図、第3図は
本発明の第2の実施例方法に使用した装置を示す概略構
成図、第4図は本発明の第3の実施例方法に使用した装
置を示す(概略構成図、第5図及び第6図は本発明の詳
細な説明するためのもので第5図はアッシング時間とレ
ジスト温度との関係を示す特性図、第6図は基板温度と
エツチング速度との関係を示す特性図、第7図は従来方
法の問題点を説明するための工程図である。 1・・・反応容器、2・・・試料、3・・・排気口、4
・・・第1のパイプ、5・・・マイクロ波電源、6・・
・放電管、8・・・第2のパイプ、9・・・ベッセル、
12・・・試料台、13・・・冷却パイプ、21・・・
Si基板、22・・・ゲート酸化膜、23・・・ゲート
電極、24・・・)第1・レジスト。 出願人代理人 弁理士 鈴江武彦 第2図 り 第4図 詩 閣 (公) − 第5図 ・148− 温L(”C)   − 第6図 第7図

Claims (4)

    【特許請求の範囲】
  1. (1)表面に有機化合物膜が形成された被処理基体を反
    応容器内に配置し、該容器内に所定の、反応性ガスを導
    入して有機化合物膜を除去するドライエッチング方法に
    おいて、前記被処理基体を前記有機化合物膜の炭化反応
    が生じない温度に冷却すると共に、前記容器内に導入す
    るガスとして、少なくともハロゲン元素を含む反応性ガ
    ス、又は少なくともハロゲン元素を含む反応性ガスと他
    のガスとの混合ガスを用いたことをことを特徴とするド
    ライエッチング方法。
  2. (2)前記ハロゲン元素を含む反応性ガスは、CF_4
    、C_2F_6、C_3F_8、F_2、NF_3、X
    eF_2、F_3Cl、FCI_3、ClF_5、SF
    _6、SiF_4のいずれか、若しくはこれらの混合ガ
    ス、又はこれらのガスと他のガスとの混合ガスを、前記
    容器内とは別の領域で熱、光、放電又は荷電ビームで励
    起し、そこで反応性ガスを生成させたものであり、容器
    内に導入されることを特徴とする請求項1記載のドライ
    エッチング方法。
  3. (3)前記ハロゲン元素を含むガスは、CF_4、C_
    2F_6、C_3F_8、F_2、NF_3、XeF_
    2、F_3Cl、FCl_3、ClF_5、SF_6、
    SiF_4のいずれか、若しくはこれらの混合ガス、又
    はこれらのガスと他のガスとの混合ガスを、前記容器内
    でガスの放電を行うことにより励起し、生成された反応
    性ガスであることを特徴とする請求項1記載のドライエ
    ッチング方法。
  4. (4)表面に有機化合物膜が形成された被処理基体を反
    応容器内に配置し、被処理基体を有機化合物膜の炭化反
    応が生じない温度に冷却し、前記容器内に弗素を含むガ
    スを該容器とは別の領域で励起して生成したFの活性種
    と酸素若しくは水素との混合ガスを導入し、前記有機化
    合物膜を沃化して該有機膜を除去することを特徴とする
    ドライエッチング方法。
JP2515588A 1987-08-28 1988-02-05 ドライエッチング方法 Pending JPH01200628A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2515588A JPH01200628A (ja) 1988-02-05 1988-02-05 ドライエッチング方法
EP88114049A EP0305946B1 (en) 1987-08-28 1988-08-29 Method for removing organic and/or inorganic films by dry plasma ashing
DE19883855636 DE3855636T2 (de) 1987-08-28 1988-08-29 Plasma-Entschichtungsverfahren für organische und anorganische Schichten
US07/996,864 US5298112A (en) 1987-08-28 1992-12-15 Method for removing composite attached to material by dry etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2515588A JPH01200628A (ja) 1988-02-05 1988-02-05 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH01200628A true JPH01200628A (ja) 1989-08-11

Family

ID=12158129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2515588A Pending JPH01200628A (ja) 1987-08-28 1988-02-05 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH01200628A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277125A (ja) * 1988-06-09 1990-03-16 Fujitsu Ltd 有機物の灰化方法
JPH05267157A (ja) * 1992-03-18 1993-10-15 Yamaha Corp 配線形成法
WO2000022660A1 (fr) * 1998-10-14 2000-04-20 Tokyo Electron Limited Procede et appareil de traitement de surface
JP2013513948A (ja) * 2009-12-11 2013-04-22 ノベルス・システムズ・インコーポレーテッド low−k誘電体について損傷を低く抑えつつフォトレジストをストリッピングする方法
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US9941108B2 (en) 2004-12-13 2018-04-10 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147033A (ja) * 1982-02-26 1983-09-01 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成方法
JPS6240728A (ja) * 1985-08-15 1987-02-21 Tokuda Seisakusho Ltd ドライエツチング装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147033A (ja) * 1982-02-26 1983-09-01 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成方法
JPS6240728A (ja) * 1985-08-15 1987-02-21 Tokuda Seisakusho Ltd ドライエツチング装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277125A (ja) * 1988-06-09 1990-03-16 Fujitsu Ltd 有機物の灰化方法
JPH05267157A (ja) * 1992-03-18 1993-10-15 Yamaha Corp 配線形成法
WO2000022660A1 (fr) * 1998-10-14 2000-04-20 Tokyo Electron Limited Procede et appareil de traitement de surface
US7094703B2 (en) 1998-10-14 2006-08-22 Tokyo Electron Limited Method and apparatus for surface treatment
US7146744B2 (en) 1998-10-14 2006-12-12 Tokyo Electron Limited Method and apparatus for surface treatment
US9941108B2 (en) 2004-12-13 2018-04-10 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
JP2013513948A (ja) * 2009-12-11 2013-04-22 ノベルス・システムズ・インコーポレーテッド low−k誘電体について損傷を低く抑えつつフォトレジストをストリッピングする方法
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films

Similar Documents

Publication Publication Date Title
US6692903B2 (en) Substrate cleaning apparatus and method
JP3815937B2 (ja) 半導体装置のコンタクトホール埋め込み方法
US8716143B1 (en) Plasma based photoresist removal system for cleaning post ash residue
US5795831A (en) Cold processes for cleaning and stripping photoresist from surfaces of semiconductor wafers
JP3086719B2 (ja) 表面処理方法
US5925577A (en) Method for forming via contact hole in a semiconductor device
US20080153306A1 (en) Dry photoresist stripping process and apparatus
JPS6352118B2 (ja)
JPH02114525A (ja) 有機化合物膜の除去方法及び除去装置
JPH0464177B2 (ja)
US7097716B2 (en) Method for performing fluorocarbon chamber cleaning to eliminate fluorine memory effect
JPH07153746A (ja) ドライエッチング室のクリーニング方法
JP2005251837A (ja) プラズマ処理方法及びプラズマ処理装置
JPH05275326A (ja) レジストのアッシング方法
JPH01200628A (ja) ドライエッチング方法
KR100433098B1 (ko) 비-클로로플루오로카본, 불소계 화합물을 이용한 비등방성플라즈마 에칭 방법
JP2004514272A (ja) 基板のクリーニング装置及び方法
JPH1174250A (ja) 基板処理方法
US5840203A (en) In-situ bake step in plasma ash process to prevent corrosion
KR100439844B1 (ko) 반도체 소자의 금속배선 형성 후의 감광막 제거방법
JP2000012521A (ja) プラズマアッシング方法
JPS6191930A (ja) 半導体基板の清浄方法
KR100528266B1 (ko) 건식에칭후측벽잔류물제거용용액및제거방법
JPH05217957A (ja) 有機化合物膜の除去方法
JPH0290521A (ja) 半導体装置の製造方法