JPS6032355B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6032355B2 JPS6032355B2 JP53145905A JP14590578A JPS6032355B2 JP S6032355 B2 JPS6032355 B2 JP S6032355B2 JP 53145905 A JP53145905 A JP 53145905A JP 14590578 A JP14590578 A JP 14590578A JP S6032355 B2 JPS6032355 B2 JP S6032355B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- thin copper
- copper pipe
- copper wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 25
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 239000010949 copper Substances 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 239000011521 glass Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229920002379 silicone rubber Polymers 0.000 claims description 4
- 239000004945 silicone rubber Substances 0.000 claims description 4
- 239000002966 varnish Substances 0.000 claims description 4
- 239000012530 fluid Substances 0.000 claims description 3
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000465 moulding Methods 0.000 claims 1
- 239000003223 protective agent Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 9
- 238000002161 passivation Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 241001417501 Lobotidae Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
この発明はメサ型ガラスパシベーションの、例えばシリ
コンサイリスタ、トライアツクチツプを構成要素とする
樹脂モールド型半導体装置の製造方法に関するものであ
る。
コンサイリスタ、トライアツクチツプを構成要素とする
樹脂モールド型半導体装置の製造方法に関するものであ
る。
一般に半導体素子は外部の影響を非常に受け易いために
、所定の電気的特性を保持して正確な動作を行なわせる
のには、この半導体素子を絶縁体により完全に密封保護
する必要があり、その一方法を適用した半導体装置とし
ては、無機ガラスにより半導体素子表面を保護させたシ
リコンサィリスタ、トライアックチップを構成要素とす
る樹脂モールド型の中電力用サイリスタ、トライアツク
がある。
、所定の電気的特性を保持して正確な動作を行なわせる
のには、この半導体素子を絶縁体により完全に密封保護
する必要があり、その一方法を適用した半導体装置とし
ては、無機ガラスにより半導体素子表面を保護させたシ
リコンサィリスタ、トライアックチップを構成要素とす
る樹脂モールド型の中電力用サイリスタ、トライアツク
がある。
この樹脂モールド型中電力用サィリスタ、トライアック
は、小型、軽量、高信頼性、長寿命、絶縁性、保守容易
などの数多くの長所を持つ半導体スイッチであり、この
ような特徴をいかして、近年、保護回路、点滅器、小型
モータ制御、SSリレーなど多方面に使用されているの
であるが、このメサ型の無機ガラスを表面保護膜とする
樹脂モールド型中電力用サィリスタ、トライアックの組
立ては、プレーナ型のシリコン酸化膜を表面保護膜とす
る樹脂モールド型小電力用サィリスタ、トライアックの
組立てに比較して種々の困難さがある。
は、小型、軽量、高信頼性、長寿命、絶縁性、保守容易
などの数多くの長所を持つ半導体スイッチであり、この
ような特徴をいかして、近年、保護回路、点滅器、小型
モータ制御、SSリレーなど多方面に使用されているの
であるが、このメサ型の無機ガラスを表面保護膜とする
樹脂モールド型中電力用サィリスタ、トライアックの組
立ては、プレーナ型のシリコン酸化膜を表面保護膜とす
る樹脂モールド型小電力用サィリスタ、トライアックの
組立てに比較して種々の困難さがある。
すなわち前者中電力用のものは10〜13A程度の電流
容量を扱うためにシリコンチップの電極面積がかなり大
きなものとなり、従って後者小電力用のものの外部引出
し電極の結線が、Au紬線の熱圧着とか、AI紐線の超
音波ボンディングですむのに、この前者中電力用のもの
は半田付けによらなければならす、またゲート感度をよ
くするために、後者小電力用のものがコーナーゲート方
式でよいのに、前者中電力用のものはセンターゲート方
式となって、そのゲート部はチップ電極の中央部の限ら
れた小領域となり、これによってゲート電極の外部への
引出しが極めて困難となものであつた。
容量を扱うためにシリコンチップの電極面積がかなり大
きなものとなり、従って後者小電力用のものの外部引出
し電極の結線が、Au紬線の熱圧着とか、AI紐線の超
音波ボンディングですむのに、この前者中電力用のもの
は半田付けによらなければならす、またゲート感度をよ
くするために、後者小電力用のものがコーナーゲート方
式でよいのに、前者中電力用のものはセンターゲート方
式となって、そのゲート部はチップ電極の中央部の限ら
れた小領域となり、これによってゲート電極の外部への
引出しが極めて困難となものであつた。
この発明は従来のこのような実情に鑑み、メサ型ガラス
パシベーションチップを構成要素とする樹脂モールド型
中電力用サィリスタ、トライアックなどの半導体装置の
製造に際し、外部引出し電極の取出しを効果的かつ良好
に行なえるようにした手段を提供しようとするものであ
って、以下この発明方法の実施例につき、添付図面を参
照して詳細に説明する。
パシベーションチップを構成要素とする樹脂モールド型
中電力用サィリスタ、トライアックなどの半導体装置の
製造に際し、外部引出し電極の取出しを効果的かつ良好
に行なえるようにした手段を提供しようとするものであ
って、以下この発明方法の実施例につき、添付図面を参
照して詳細に説明する。
第1図aおよびbは無機ガラスにより表面処理を施した
メサ型中電力用トライアックチップの平面およびその拡
大断面を示している。
メサ型中電力用トライアックチップの平面およびその拡
大断面を示している。
この第1図aおよびbにおいて、1はシリコン基体、2
はそのガラス保護膜、3および4はシリコン基体1のT
,およびT2電極、5は同様にシリコン基体1のゲート
電極である。ここで前記T.電極3の中央部にあって、
いわゆるセンターゲートを形成しているゲート電極5は
、図からも明らかなようにT,電極3に比較して非常に
小さな面積を占めており、このゲート電極5からのりー
ドの引出し‘ま一般に困難なものであった。
はそのガラス保護膜、3および4はシリコン基体1のT
,およびT2電極、5は同様にシリコン基体1のゲート
電極である。ここで前記T.電極3の中央部にあって、
いわゆるセンターゲートを形成しているゲート電極5は
、図からも明らかなようにT,電極3に比較して非常に
小さな面積を占めており、このゲート電極5からのりー
ドの引出し‘ま一般に困難なものであった。
この実施例では前記構成のトライアックチップを、まず
第2図に示したように、組立て治具を使用して、ヒート
シンク用銅ブロック6、絶縁用セラミック基板7、T,
電極板8、T2電極板9およびゲートリードとなる銅細
線10と各々半田付けして接続させる。
第2図に示したように、組立て治具を使用して、ヒート
シンク用銅ブロック6、絶縁用セラミック基板7、T,
電極板8、T2電極板9およびゲートリードとなる銅細
線10と各々半田付けして接続させる。
すなわち、いわゆる石付け作業を行なう。この場合、前
記ゲート電極5からのりードとしては、Niメッキとか
Agメッキなどの表面処理を施した銅細線10を使用し
て、チップ上方にほぼ垂直に引出すことにより、その組
立てが非常に容易となるもので、このように石付けを終
了したチップとその各接続部とを、チップ保護のために
ゲル状の樹脂ワニスあるいはシリコンゴム11により被
覆させる。ついで次に第3図に示したように、前記鋼紬
線10に対して、同様にNiメッキとかAgメッキなど
の表面処理を施した銅パイプ12を慎重に挿入させた上
で、この構成の周囲に樹脂ケース13を装置させる。
記ゲート電極5からのりードとしては、Niメッキとか
Agメッキなどの表面処理を施した銅細線10を使用し
て、チップ上方にほぼ垂直に引出すことにより、その組
立てが非常に容易となるもので、このように石付けを終
了したチップとその各接続部とを、チップ保護のために
ゲル状の樹脂ワニスあるいはシリコンゴム11により被
覆させる。ついで次に第3図に示したように、前記鋼紬
線10に対して、同様にNiメッキとかAgメッキなど
の表面処理を施した銅パイプ12を慎重に挿入させた上
で、この構成の周囲に樹脂ケース13を装置させる。
このとき、前記銅パイプ12は、銅細線10をその内部
に収納可能な、該銅細線と同じ長さかそれより5〜1仇
協短い長さの銅パイプからなる。ここで銅細線10への
銅パイプ12の挿入に際して、前記ゲル状の樹脂ワニス
あるいはシリコンゴム11はチップを保護するクッショ
ンとなる。そして更に前記樹脂ケース13の内部には、
この銅パイプ12の挿入基部を含めたチップ体をモール
ドするようにして、熱硬化型あるいは自然硬化型の流動
性樹脂14を流し込んで硬化させ、この銅パイプ12を
強固に結合させたのち、最後にこれらの銅細線10と銅
パイプ12とを機械的にかしめ付けて電気的に接続する
ことにより、外部引出し電極15を形成させ、目的とす
るメサ型ガラスパシべ−ションチップによる樹脂モール
ド型中電力用トライアツクを得るものである。従って以
上詳述したようにこの発明方法によるときは、従来困難
とされていたセンターゲート方式でのメサ型ガラスパシ
ベーションチップによる樹脂モールド型中電力用トライ
アツクの組立てを容易に行なうことができ、特にセンタ
ーゲートの引出し電極を正確かつ強固に取出し得るもの
であり、その結果として組立て治臭の簡素化も可能にな
るなどの特長を有する。
に収納可能な、該銅細線と同じ長さかそれより5〜1仇
協短い長さの銅パイプからなる。ここで銅細線10への
銅パイプ12の挿入に際して、前記ゲル状の樹脂ワニス
あるいはシリコンゴム11はチップを保護するクッショ
ンとなる。そして更に前記樹脂ケース13の内部には、
この銅パイプ12の挿入基部を含めたチップ体をモール
ドするようにして、熱硬化型あるいは自然硬化型の流動
性樹脂14を流し込んで硬化させ、この銅パイプ12を
強固に結合させたのち、最後にこれらの銅細線10と銅
パイプ12とを機械的にかしめ付けて電気的に接続する
ことにより、外部引出し電極15を形成させ、目的とす
るメサ型ガラスパシべ−ションチップによる樹脂モール
ド型中電力用トライアツクを得るものである。従って以
上詳述したようにこの発明方法によるときは、従来困難
とされていたセンターゲート方式でのメサ型ガラスパシ
ベーションチップによる樹脂モールド型中電力用トライ
アツクの組立てを容易に行なうことができ、特にセンタ
ーゲートの引出し電極を正確かつ強固に取出し得るもの
であり、その結果として組立て治臭の簡素化も可能にな
るなどの特長を有する。
なお前記実施例はセンターゲート方式でのメサ型ガラス
パシベーションチップによる樹脂モールド型中電力用ト
ライアックについて説明したが、この発明の適用範囲は
単にこのトライアックに限定されるものではなく、同様
にコーナーゲート方式でのメサ型ガラスパシべ−ション
サィリスタのゲートあるいは力ソード引出し電極の組立
てにも応用できることは勿論である。
パシベーションチップによる樹脂モールド型中電力用ト
ライアックについて説明したが、この発明の適用範囲は
単にこのトライアックに限定されるものではなく、同様
にコーナーゲート方式でのメサ型ガラスパシべ−ション
サィリスタのゲートあるいは力ソード引出し電極の組立
てにも応用できることは勿論である。
第1図a,bはセンターゲート方式でのメサ型ガラスパ
シベーショントライアツクチップを示す平面図、拡大断
面図、第2図および第3図はこの発明方法の一実施例に
よる第1図トライアックチツプのゲート電極を外部に引
出す工程を順次に示す各々断面図である。 1……シリコン基体、2……ガラス保護膜、3,4・…
・・T,、L電極、5…・・・ゲート電極、6..….
ヒートシンク用銅ブロック、7・・・・・・セラミック
基板、8,9…・・・T,、T2外部引出し電極、10
・・・・・・銅細線、11・…・・樹脂ワニスあるいは
シリコンゴム、12……銅パイプ、13……樹脂ケース
、14・・・・・・熱硬化型あるいは自然硬化型の流動
性樹脂、15・・・・・・ゲート外部引出し電極。 第1図第2図 第3図
シベーショントライアツクチップを示す平面図、拡大断
面図、第2図および第3図はこの発明方法の一実施例に
よる第1図トライアックチツプのゲート電極を外部に引
出す工程を順次に示す各々断面図である。 1……シリコン基体、2……ガラス保護膜、3,4・…
・・T,、L電極、5…・・・ゲート電極、6..….
ヒートシンク用銅ブロック、7・・・・・・セラミック
基板、8,9…・・・T,、T2外部引出し電極、10
・・・・・・銅細線、11・…・・樹脂ワニスあるいは
シリコンゴム、12……銅パイプ、13……樹脂ケース
、14・・・・・・熱硬化型あるいは自然硬化型の流動
性樹脂、15・・・・・・ゲート外部引出し電極。 第1図第2図 第3図
Claims (1)
- 1 樹脂モールド型の中電力用サイリスタ、トライアツ
クの製造において、メサ型ガラスパシペーシヨンシリコ
ンチツプの外部引出し電極を、まずリードとなる銅細線
によつてチツプ上方にほぼ垂直に引出す工程と、ゲル状
の樹脂ワニス、シリコンゴムなどの保護剤により前記チ
ツプを被覆させて保護する工程と、ついで前記銅細線に
該銅細線を収納可能な長さの銅パイプを挿入する工程と
、この銅パイプの挿入基部を含めてチツプ全体を熱硬化
型あるいは自然硬化型の流動性樹脂によりモールドする
工程と、最後に前記銅細線と銅パイプとを機械的にかし
め付ける工程とからなることを特徴とする半導体装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53145905A JPS6032355B2 (ja) | 1978-11-22 | 1978-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53145905A JPS6032355B2 (ja) | 1978-11-22 | 1978-11-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5571048A JPS5571048A (en) | 1980-05-28 |
JPS6032355B2 true JPS6032355B2 (ja) | 1985-07-27 |
Family
ID=15395762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53145905A Expired JPS6032355B2 (ja) | 1978-11-22 | 1978-11-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6032355B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02263565A (ja) * | 1988-12-22 | 1990-10-26 | Plibrico Gmbh | 冶金容器用ガス吹込み装置 |
JP2640977B2 (ja) * | 1989-01-30 | 1997-08-13 | 第一製薬株式会社 | スフィンゴ糖脂質 |
-
1978
- 1978-11-22 JP JP53145905A patent/JPS6032355B2/ja not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02263565A (ja) * | 1988-12-22 | 1990-10-26 | Plibrico Gmbh | 冶金容器用ガス吹込み装置 |
JP2640977B2 (ja) * | 1989-01-30 | 1997-08-13 | 第一製薬株式会社 | スフィンゴ糖脂質 |
Also Published As
Publication number | Publication date |
---|---|
JPS5571048A (en) | 1980-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5043534A (en) | Metal electronic package having improved resistance to electromagnetic interference | |
US10720373B2 (en) | Semiconductor power device with corresponding package and related manufacturing process | |
JPS59198740A (ja) | 樹脂封止形半導体複合素子 | |
US6396138B1 (en) | Chip array with two-sided cooling | |
GB2337636A (en) | Semiconductor wafer fabrication of inside-wrapped contacts for electronic devices | |
KR102199360B1 (ko) | 반도체 패키지 | |
GB2199988A (en) | Multi-layer molded plastic ic package | |
JPS6032355B2 (ja) | 半導体装置の製造方法 | |
JP2988589B2 (ja) | 比較的高い電圧に適した表面実装用半導体装置及びその製造方法 | |
JPS5821850A (ja) | 樹脂封止型半導体装置 | |
GB1377930A (en) | Semiconductor devices and process for making the same | |
US3278813A (en) | Transistor housing containing packed, earthy, nonmetallic, electrically insulating material | |
US3243670A (en) | Mountings for semiconductor devices | |
JPS6084845A (ja) | 封止半導体装置 | |
JP7131436B2 (ja) | 半導体装置及びその製造方法 | |
JPH0567697A (ja) | 樹脂封止型半導体装置 | |
JPH06302734A (ja) | 電力用半導体モジュール | |
KR102228938B1 (ko) | 커플드 반도체 패키지 | |
KR102378171B1 (ko) | 커플드 반도체 패키지 | |
JPS6236299Y2 (ja) | ||
JPS6138193Y2 (ja) | ||
JP2726555B2 (ja) | 樹脂封止型半導体装置 | |
JPH0682705B2 (ja) | 半導体装置の実装方法 | |
JPS6218054Y2 (ja) | ||
JPS5972747A (ja) | 半導体収納容器およびその封止方法 |