JPS603098A - 電圧電流変換回路 - Google Patents
電圧電流変換回路Info
- Publication number
- JPS603098A JPS603098A JP58110668A JP11066883A JPS603098A JP S603098 A JPS603098 A JP S603098A JP 58110668 A JP58110668 A JP 58110668A JP 11066883 A JP11066883 A JP 11066883A JP S603098 A JPS603098 A JP S603098A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- operational amplifier
- current conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は電圧電流変換回路に係り、特に、高精度なる２
線式電流伝送に好適な電圧電流変換回路に関するもので
ある。
線式電流伝送に好適な電圧電流変換回路に関するもので
ある。
一般的に、工業計器等の２線式アナログ伝送出力部には
、電圧電流変換回路が用いられている。
、電圧電流変換回路が用いられている。
第１図は、このような電圧電流変換回路の入力電圧Ｖに
対する出力電流工の特性を示す特性図である。かかる電
圧電流変換回路は、第１図の特性１００で示すように、
入力電圧■１乃至７２間の信号電圧を出力電流Ｉ！乃至
■２に変換するものであり、例えば、ある電圧ｖ１に対
しては電流工、が４〔ｍＡ〕、電圧ｖ２に対しては電流
■２が２０（ｍＡ）に変換できる如きものである。また
、第１図に示す特性２００は、当該電圧電流変換回路の
動作に必要な電流であり、信号電流■以外に流れるもの
であるが、この動作電流はできるだけ小さく、かつその
動作電流変動が出力電流特性１００に対して＃１とんど
影響を及ぼさぬようにすることか必要であるとされてい
る。このため、前述の条件をできるだけ満足するような
電圧電流変換回路が種々提供されている。
対する出力電流工の特性を示す特性図である。かかる電
圧電流変換回路は、第１図の特性１００で示すように、
入力電圧■１乃至７２間の信号電圧を出力電流Ｉ！乃至
■２に変換するものであり、例えば、ある電圧ｖ１に対
しては電流工、が４〔ｍＡ〕、電圧ｖ２に対しては電流
■２が２０（ｍＡ）に変換できる如きものである。また
、第１図に示す特性２００は、当該電圧電流変換回路の
動作に必要な電流であり、信号電流■以外に流れるもの
であるが、この動作電流はできるだけ小さく、かつその
動作電流変動が出力電流特性１００に対して＃１とんど
影響を及ぼさぬようにすることか必要であるとされてい
る。このため、前述の条件をできるだけ満足するような
電圧電流変換回路が種々提供されている。
第２図は、かかる従来の電圧電流変換回路を示す回路図
である。
である。
第２図に示す電圧電流変換回路は以下のように構成され
ている。図において、端子２に印加された入力電圧Ｖ、
は、端子２と電源４の負極との間ニ設ケられたレベルシ
フト回路６でレベルシフ）されて増幅回路８に入力され
るように々つでいる。
ている。図において、端子２に印加された入力電圧Ｖ、
は、端子２と電源４の負極との間ニ設ケられたレベルシ
フト回路６でレベルシフ）されて増幅回路８に入力され
るように々つでいる。
この増幅回路８は、該入力されレベルシフトされた入力
信号Ｖ、Ｌ ）帰還信号Ｖｕとの偏差に応じた電流を負
荷１０に供給できるように構成されている。この負荷１
０に流れる電流は、基準抵抗１２を含む帰還回路１４で
検出されて、帰還信号ＶＲとして該増幅回路８に供給さ
れるようになっている。しかして、上記電圧電流変換回
路は、入力信号Ｖ＋に比例した定電流を負荷１０に流す
ように構成されている。
信号Ｖ、Ｌ ）帰還信号Ｖｕとの偏差に応じた電流を負
荷１０に供給できるように構成されている。この負荷１
０に流れる電流は、基準抵抗１２を含む帰還回路１４で
検出されて、帰還信号ＶＲとして該増幅回路８に供給さ
れるようになっている。しかして、上記電圧電流変換回
路は、入力信号Ｖ＋に比例した定電流を負荷１０に流す
ように構成されている。
ここで、レベルシフト回路６は、抵抗値Ｒ１を有する抵
抗６１と、抵抗値Ｒ２を有する抵抗６２とが直列接続さ
れ、その分圧された入力電圧ＶＩＬが増幅回路８に供給
できるようになっている。
抗６１と、抵抗値Ｒ２を有する抵抗６２とが直列接続さ
れ、その分圧された入力電圧ＶＩＬが増幅回路８に供給
できるようになっている。
また、増幅・回路８は、入力信号ＶＩＬ と帰還信号Ｖ
Ｒとの偏差をとり、この偏差を増幅する誤差増幅器とし
ての演算増幅器８１と、この演算増幅器８１からの制御
信号に応じて電流を制御するトランジスタ８２とから構
成されている。しかして、電源４の正極は、負荷１０を
介してトランジスタ８２のコレクタと演算増幅器８１の
電源端子とに接続されている。またトランジスタ８２の
エミッタは、抵抗１２を介して電源４の負極に接続され
、同様に、そのエミッタはアースに接続されている。
Ｒとの偏差をとり、この偏差を増幅する誤差増幅器とし
ての演算増幅器８１と、この演算増幅器８１からの制御
信号に応じて電流を制御するトランジスタ８２とから構
成されている。しかして、電源４の正極は、負荷１０を
介してトランジスタ８２のコレクタと演算増幅器８１の
電源端子とに接続されている。またトランジスタ８２の
エミッタは、抵抗１２を介して電源４の負極に接続され
、同様に、そのエミッタはアースに接続されている。
また、演算増幅器８１の負電源端子は、電源４の負極に
接続されている。
接続されている。
上述のように構成された電圧電流変換回路は次のように
作用する。
作用する。
電流出力トランジスタ８２からの定電流出力は、そのエ
ミッタ側に設けられた基準抵抗１２の電圧降下として検
出される。この電圧降下は、レベルシフト回路６の抵抗
６２を介して増幅器８１に人力する。端子２に印加され
た入力電圧Ｖ、は抵抗６１を介し１同様に、増幅器８１
に入力される。
ミッタ側に設けられた基準抵抗１２の電圧降下として検
出される。この電圧降下は、レベルシフト回路６の抵抗
６２を介して増幅器８１に人力する。端子２に印加され
た入力電圧Ｖ、は抵抗６１を介し１同様に、増幅器８１
に入力される。
増幅回路８は、前記入力信号Ｖ＋と帰還信号（基準抵抗
１２の電圧降下）■Ｒとの偏差に応じた電流を負荷１０
に供給する。つまり、演算増幅器８１において、入力信
号Ｖ＋と帰還信号ＶＲとの偏差をとると共に増幅しその
出力をトランジス４８２のベースに１する。トランジス
タ８２は、前記ペースに加えられた制御信号によって負
荷１０と基準抵抗１２とに所定の定電流を流す。
１２の電圧降下）■Ｒとの偏差に応じた電流を負荷１０
に供給する。つまり、演算増幅器８１において、入力信
号Ｖ＋と帰還信号ＶＲとの偏差をとると共に増幅しその
出力をトランジス４８２のベースに１する。トランジス
タ８２は、前記ペースに加えられた制御信号によって負
荷１０と基準抵抗１２とに所定の定電流を流す。
上述の電圧電流変換回路の出力特性は、で表わされる。
ここで、Ｒ１１は基準抵抗１２、Ｒ１及びＲ２は抵抗６
１及び６２の値を表し、■０は出力電流、■１は入力電
圧、Ｉｃｅ は演算増幅器８１の電源電流をそれぞれ示
したものである。上記（１）式でも明らかなように、第
２図で示す電圧電流変換回路は、演算増幅器８１の動作
電流が、基準抵抗１２で検出されず、誤差となる。加え
て抵抗Ｒ，及びＲ２と、基準抵抗几、。等には精密抵抗
とする必要があり、これらは高価になるという欠点があ
った。
１及び６２の値を表し、■０は出力電流、■１は入力電
圧、Ｉｃｅ は演算増幅器８１の電源電流をそれぞれ示
したものである。上記（１）式でも明らかなように、第
２図で示す電圧電流変換回路は、演算増幅器８１の動作
電流が、基準抵抗１２で検出されず、誤差となる。加え
て抵抗Ｒ，及びＲ２と、基準抵抗几、。等には精密抵抗
とする必要があり、これらは高価になるという欠点があ
った。
第３図は、上記従来の電圧電流変換回路の欠点を解消す
るために提供された電圧電流変換回路を示す回路図であ
る。
るために提供された電圧電流変換回路を示す回路図であ
る。
第３図において第１図に示す構成要素と同一のものには
同一の符号を付しその説明を省略する、以下同様に扱う
ものとする。
同一の符号を付しその説明を省略する、以下同様に扱う
ものとする。
第３図の構成が第２図の構成と異なるところは、増幅回
路８に流れる全電流を基準抵抗１２に流すように回路構
成し、かつそのように構成したことによる弊害をなくす
ために、増幅回路８の出力トランジスタ８２のエミッタ
と基準抵抗１２との間に出力補償回路１６を接続すると
共に、増幅回路８の入力側に入力補償回路１８を設けた
点にある。
路８に流れる全電流を基準抵抗１２に流すように回路構
成し、かつそのように構成したことによる弊害をなくす
ために、増幅回路８の出力トランジスタ８２のエミッタ
と基準抵抗１２との間に出力補償回路１６を接続すると
共に、増幅回路８の入力側に入力補償回路１８を設けた
点にある。
つ壕り、出力補償回路１６は、基準抵抗１２と出力トラ
ンジスタ８２のエミッタとの間にツェナダイオードＺＤ
＋を接続したものである。また、出カトランジスタ８２
と、誤差増幅器（演算増幅器）８１の電源電流及び抵抗
１８３及びツェナダイオードＺＤ２の直列回路を流れる
電流が、総て基準抵抗１２を流れるように回路構成され
ている。
ンジスタ８２のエミッタとの間にツェナダイオードＺＤ
＋を接続したものである。また、出カトランジスタ８２
と、誤差増幅器（演算増幅器）８１の電源電流及び抵抗
１８３及びツェナダイオードＺＤ２の直列回路を流れる
電流が、総て基準抵抗１２を流れるように回路構成され
ている。
加えて、入力補償回路１８は、帰還回路１４からの帰還
信号Ｖａを抵抗１８１及び１８２で分圧して増幅回路８
の演算増幅器８１の正入力端子に印加し、入力電圧Ｖ
＋ ’ｔＨレベルシフト回路６で分圧して演算増幅器８
１の負入力端子に印加し、かつ抵抗１８２及び入力信号
■、の他万端をツェナダイオードＺ Ｄ ２のカソード
に接続し、これを抵抗１８３を介してトランジスタ８２
のカソードに接続し、ツェナダイオードＺＤ２のアノー
ドをアースに接続し、該アノードと、演算増幅器８１と
、出力トランジスタ８２のエミッタに接続されたツェナ
ダイオードＺ Ｄ １のアノードとを共通にしたもので
ある。
信号Ｖａを抵抗１８１及び１８２で分圧して増幅回路８
の演算増幅器８１の正入力端子に印加し、入力電圧Ｖ
＋ ’ｔＨレベルシフト回路６で分圧して演算増幅器８
１の負入力端子に印加し、かつ抵抗１８２及び入力信号
■、の他万端をツェナダイオードＺ Ｄ ２のカソード
に接続し、これを抵抗１８３を介してトランジスタ８２
のカソードに接続し、ツェナダイオードＺＤ２のアノー
ドをアースに接続し、該アノードと、演算増幅器８１と
、出力トランジスタ８２のエミッタに接続されたツェナ
ダイオードＺ Ｄ １のアノードとを共通にしたもので
ある。
このような電圧電流変換回路の入出力特性は、次式のよ
うに表わされる。
うに表わされる。
た／とし、Ｒ３及びＲ４は抵抗１８１及び１８２の抵抗
値、ｋｌは■１ｕ＋／Ｒ２，ｋｘはＬＬ３／Ｒ４゜Ｖｚ
（ｄツェナダイオードＺＤ２の電圧である。
値、ｋｌは■１ｕ＋／Ｒ２，ｋｘはＬＬ３／Ｒ４゜Ｖｚ
（ｄツェナダイオードＺＤ２の電圧である。
上述の電圧電流変換回路によれば、負荷１０に流れる電
流は総て抵抗１２に流れるので、増幅器８１の動作電流
が誤作として検出されないということはなくなるものの
、出力電流は多くの抵抗の精度に依存し精度を向上させ
ることとコストの低減化を図ることが困難であった。
流は総て抵抗１２に流れるので、増幅器８１の動作電流
が誤作として検出されないということはなくなるものの
、出力電流は多くの抵抗の精度に依存し精度を向上させ
ることとコストの低減化を図ることが困難であった。
本発明は上記課題に鑑みてなされたもので、その目的は
、出力電流の精度を支配する高精度抵抗の数を低減する
と共に、高精度でしかもコストを低廉価し得る電圧電流
変換回路を提供することにある。
、出力電流の精度を支配する高精度抵抗の数を低減する
と共に、高精度でしかもコストを低廉価し得る電圧電流
変換回路を提供することにある。
上記目的を達成するため、本発明は、基準抵抗の電圧降
下を取り込んで保持し、入力信号と帰還信号との偏差を
めるときに前記保持電圧を帰還信号として供給できるよ
うにしたことを特徴とする。 １ 〔発明の実施例〕 以下本発明の実施例を第４図以下の図面に基づいて説明
する。
下を取り込んで保持し、入力信号と帰還信号との偏差を
めるときに前記保持電圧を帰還信号として供給できるよ
うにしたことを特徴とする。 １ 〔発明の実施例〕 以下本発明の実施例を第４図以下の図面に基づいて説明
する。
第４図は、本発明に係る電圧電流変換回路の一実施例金
示す回路図である。第４図に示す電圧電流変換回路は、
以下のように構成されている。第４図において、入力信
号ｖＩと帰還信号Ｖａとの偏差に応じた電流を負荷１０
に邑給できる増幅回路８と、負荷１０に流れる基準抵抗
１２を介して検出し、当該検出された降下電圧を取り込
んで保持し、前記偏差をめるときにその保持電圧を帰還
信号として出力できる極性反転回路２０を有する帰還回
路１４とから構成され、入力信号■１に比例した定電流
を負荷１０に供給できるようになっている。
示す回路図である。第４図に示す電圧電流変換回路は、
以下のように構成されている。第４図において、入力信
号ｖＩと帰還信号Ｖａとの偏差に応じた電流を負荷１０
に邑給できる増幅回路８と、負荷１０に流れる基準抵抗
１２を介して検出し、当該検出された降下電圧を取り込
んで保持し、前記偏差をめるときにその保持電圧を帰還
信号として出力できる極性反転回路２０を有する帰還回
路１４とから構成され、入力信号■１に比例した定電流
を負荷１０に供給できるようになっている。
更に詳細に回路構成を説明すると、増幅回路８は、誤差
増幅器として動作する演算増幅器８１の正入力端子に入
力信号■Ｉを加え、その負入力端に帰還コンデンサ８３
及び抵抗２０２の一端を接続して積分回路を構成し、演
算増幅器８１の出力端を定電流出力用トランジスタ８２
のベースに接続し、演算増幅器の電源端子（正）とトラ
ンジスタ８２のコレクタを負荷１０を介して電源４の正
極に接続し、演算増幅器８１の電源端子（負）と出力ト
ランジスタ８２のエミッタを基準抵抗１２を介して電源
４の負極接続して構成されている。
増幅器として動作する演算増幅器８１の正入力端子に入
力信号■Ｉを加え、その負入力端に帰還コンデンサ８３
及び抵抗２０２の一端を接続して積分回路を構成し、演
算増幅器８１の出力端を定電流出力用トランジスタ８２
のベースに接続し、演算増幅器の電源端子（正）とトラ
ンジスタ８２のコレクタを負荷１０を介して電源４の正
極に接続し、演算増幅器８１の電源端子（負）と出力ト
ランジスタ８２のエミッタを基準抵抗１２を介して電源
４の負極接続して構成されている。
上記基準抵抗１２の両端には極性反転回路２０が接続さ
れており、該極性反転回路は、所定のタイミングで基準
抵抗１２の電圧降下を取り込んでコンデンサ２０３に保
持する保持回路２０７と、入力信号■１と帰還信号Ｖａ
の偏差をとるときに前記コンデンサ２０３に保持された
電圧を極性反転して帰還信号ＶＲとして出力できる反転
スイッチング回路２１１とを有し、該回路２１１からの
帰還信号ＶＲを増幅器８の演算増幅器８１の負入力端に
抵抗２０２を介して供給するようになっている。つまり
、極性反転回路２０は、基準抵抗１２の電圧降下を端子
２０４に供給された制御信号によってオンとなるスイッ
チング素子を介してコンデンサに接続され、そのときの
基準信号１２の電圧降下をコンデンサ２０３に保持する
保持回路２０７と、端子２０８に供給される所定のタイ
ミングの信号でコンデンサ２０３に保持された電圧をス
イッチング素子２０９及び２１０で帰還信号として出力
する反転スイッチング回路２１１とから構成されている
。
れており、該極性反転回路は、所定のタイミングで基準
抵抗１２の電圧降下を取り込んでコンデンサ２０３に保
持する保持回路２０７と、入力信号■１と帰還信号Ｖａ
の偏差をとるときに前記コンデンサ２０３に保持された
電圧を極性反転して帰還信号ＶＲとして出力できる反転
スイッチング回路２１１とを有し、該回路２１１からの
帰還信号ＶＲを増幅器８の演算増幅器８１の負入力端に
抵抗２０２を介して供給するようになっている。つまり
、極性反転回路２０は、基準抵抗１２の電圧降下を端子
２０４に供給された制御信号によってオンとなるスイッ
チング素子を介してコンデンサに接続され、そのときの
基準信号１２の電圧降下をコンデンサ２０３に保持する
保持回路２０７と、端子２０８に供給される所定のタイ
ミングの信号でコンデンサ２０３に保持された電圧をス
イッチング素子２０９及び２１０で帰還信号として出力
する反転スイッチング回路２１１とから構成されている
。
また、端子２０４及び２０８は互いに位相が１８００異
なるパルス発生器２２で駆動される。
なるパルス発生器２２で駆動される。
パルス発生器２２の最低位電源端子は、極性反転回路２
０の最低位電圧点若しくはそれ以下の電位に接続される
。パルス発生器２０の好ましい実施例は、０ＭＯ８のイ
ンバータゲートヲ用いた無安定マルチバイブレータであ
りデユーティ比は５０係程度、周波数は数Ｋ Ｈｚ〜数
１０ＫＨ２である。
０の最低位電圧点若しくはそれ以下の電位に接続される
。パルス発生器２０の好ましい実施例は、０ＭＯ８のイ
ンバータゲートヲ用いた無安定マルチバイブレータであ
りデユーティ比は５０係程度、周波数は数Ｋ Ｈｚ〜数
１０ＫＨ２である。
更に、コンデンサ８３．２０１及び２０３はその値を通
常の個別部品の構成にあっては回路のリーク電流やノイ
ズ電流等の影響を受け難いように、１０００ＰＦないし
それ以上の値のものを使用することが好ましい。また、
抵抗２０２及びコンデンサ８３の時定数は、極性反転回
路２０の駆動周期に比較して、十分長い時定数に選定し
ておく方〃工よい。更に、基準抵抗１２は、例えば、ｚ
ｏ（ｍＡ］で５〔■〕の、Ｑ還電圧を得るものとすると
、２５０〔Ω〕に選定される。
常の個別部品の構成にあっては回路のリーク電流やノイ
ズ電流等の影響を受け難いように、１０００ＰＦないし
それ以上の値のものを使用することが好ましい。また、
抵抗２０２及びコンデンサ８３の時定数は、極性反転回
路２０の駆動周期に比較して、十分長い時定数に選定し
ておく方〃工よい。更に、基準抵抗１２は、例えば、ｚ
ｏ（ｍＡ］で５〔■〕の、Ｑ還電圧を得るものとすると
、２５０〔Ω〕に選定される。
上述のように構成された電圧電流変換回路の動作を以下
に説明する。
に説明する。
まず、電源４及び入力電圧ｖＩが印加されると、パルス
発生器２２の無安定マルチノくイフ゛レータ７５；動作
し、極性反転回路２０のスイッチング素子２０６及びス
イッチング素子２０９及び２１０をダ互にオンオフして
基準抵抗１２０両端の’ｒｔｔ、ＩＥ ｋコンデンサ２
０３に保持し、次いでコンデ／す２０１に極性反転して
充電する。即ち、スイッチング素子２０５及び２０６の
オンの状態と、スイッチング素子２０９及び２１０のオ
ン状態ではコンデンサ２０３の対地電圧は反転すること
になる。
発生器２２の無安定マルチノくイフ゛レータ７５；動作
し、極性反転回路２０のスイッチング素子２０６及びス
イッチング素子２０９及び２１０をダ互にオンオフして
基準抵抗１２０両端の’ｒｔｔ、ＩＥ ｋコンデンサ２
０３に保持し、次いでコンデ／す２０１に極性反転して
充電する。即ち、スイッチング素子２０５及び２０６の
オンの状態と、スイッチング素子２０９及び２１０のオ
ン状態ではコンデンサ２０３の対地電圧は反転すること
になる。
起動時にはトランジスタ８２の電流は立ち」二っていな
いから、演算増幅器８１の正入力端子の電圧側は大きく
、その負入力側は小さい。従って、演算増幅器８１の出
力電圧は、正に大きくなり、出力トランジスタ８２のベ
ース電圧を大きく順バイアスする。このため、出力トラ
ンジスタ８２は負荷１０に電流を流す。この負荷に流れ
る電流は、基準抵抗１２で電圧に変換され、極性反転回
路２０で保持され、極性反転されて増幅器８の演算増幅
器８１に加わる。その結果、演算増幅器８１の負入力電
圧を上昇させ、この電圧が入力電圧■１と等しくなって
出力電流は安定する。この定常状態に要する時間は、積
分回路（演算増幅器８１、コンデンサ８３、抵抗２０２
）の時定数（抵抗２０２と、コンデンサ８３）に比例す
る。
いから、演算増幅器８１の正入力端子の電圧側は大きく
、その負入力側は小さい。従って、演算増幅器８１の出
力電圧は、正に大きくなり、出力トランジスタ８２のベ
ース電圧を大きく順バイアスする。このため、出力トラ
ンジスタ８２は負荷１０に電流を流す。この負荷に流れ
る電流は、基準抵抗１２で電圧に変換され、極性反転回
路２０で保持され、極性反転されて増幅器８の演算増幅
器８１に加わる。その結果、演算増幅器８１の負入力電
圧を上昇させ、この電圧が入力電圧■１と等しくなって
出力電流は安定する。この定常状態に要する時間は、積
分回路（演算増幅器８１、コンデンサ８３、抵抗２０２
）の時定数（抵抗２０２と、コンデンサ８３）に比例す
る。
定常状態においては、積分抵抗２０２には電流は流れず
、コンデンサ２０１の電圧とコンデンッー２０３の端子
電圧の大きさは、基準抵抗１２の端子電圧と等しくなる
。
、コンデンサ２０１の電圧とコンデンッー２０３の端子
電圧の大きさは、基準抵抗１２の端子電圧と等しくなる
。
この場合、入力電圧’ｅＶ＋、出力電流を■ｏとすれば
、 となる。ここで、几０は基準抵抗１２の抵抗１直であり
、１Ｂ８は０ＭＯ８の発振回路２２の電源電流であり、
回路の最低位電流を通って流れる電流である。電流Ｉａ
ｌはスイッチングの動作周波数に比例するが、０ＭＯ８
のインノく一夕回路なので演算増幅器の動作電流等に比
較して非常に小さくでき、１０ＫＨｚ程度で１〜２〔μ
Ａ’ｌ］程度にできる。
、 となる。ここで、几０は基準抵抗１２の抵抗１直であり
、１Ｂ８は０ＭＯ８の発振回路２２の電源電流であり、
回路の最低位電流を通って流れる電流である。電流Ｉａ
ｌはスイッチングの動作周波数に比例するが、０ＭＯ８
のインノく一夕回路なので演算増幅器の動作電流等に比
較して非常に小さくでき、１０ＫＨｚ程度で１〜２〔μ
Ａ’ｌ］程度にできる。
従って、本実施例では、入力電圧Ｖ１と出力電流工の関
係は、実際上、１個の抵抗のみで決定され、従って精度
が向」ニする。また、演算増幅器８１の入力オフセット
電圧がある場合でも、従来のように抵抗分圧回路によら
ず直接差電圧を得ることができるので、精度が向上する
。また、精度及び安定度を要求される抵抗は、１個のみ
でよいから、低コスト化ができることになる。
係は、実際上、１個の抵抗のみで決定され、従って精度
が向」ニする。また、演算増幅器８１の入力オフセット
電圧がある場合でも、従来のように抵抗分圧回路によら
ず直接差電圧を得ることができるので、精度が向上する
。また、精度及び安定度を要求される抵抗は、１個のみ
でよいから、低コスト化ができることになる。
第５図は本発明に係る電圧電流変換回路の他の実施例を
示す回路図である。第５図の構成では、出力電流制御用
のトランジスタ８２、電流検出用の基準抵抗１２、極性
反転回路２０の構成は前記第４図の構成と同様の回路構
成であり、その異なるところはコンデンサ２０１と抵抗
２０２金省いた点にある。
示す回路図である。第５図の構成では、出力電流制御用
のトランジスタ８２、電流検出用の基準抵抗１２、極性
反転回路２０の構成は前記第４図の構成と同様の回路構
成であり、その異なるところはコンデンサ２０１と抵抗
２０２金省いた点にある。
このように構成された本発明の他の実施例によれば、演
算増幅器８１の正入力端に信号ｖ１が印加されると、）
・ランラスタ８２０ベースヲ順バイアスし、負荷１０に
電流を流す。この電流は、基準抵抗１２で電圧に変換さ
れ、極性反転回路２０のコンデンサ２０３で正の電圧に
反転されて演算増幅器８１の負入力端に印加され、演算
増幅器８１の出力電圧を降下させろ。この帰還動作によ
り演算増幅器８１の正入力と負入力の偏差はなくなり一
致する。即ち、基準抵抗１２０′亀圧降下は、入力信号
′電圧Ｖ＋に等しくなる。
算増幅器８１の正入力端に信号ｖ１が印加されると、）
・ランラスタ８２０ベースヲ順バイアスし、負荷１０に
電流を流す。この電流は、基準抵抗１２で電圧に変換さ
れ、極性反転回路２０のコンデンサ２０３で正の電圧に
反転されて演算増幅器８１の負入力端に印加され、演算
増幅器８１の出力電圧を降下させろ。この帰還動作によ
り演算増幅器８１の正入力と負入力の偏差はなくなり一
致する。即ち、基準抵抗１２０′亀圧降下は、入力信号
′電圧Ｖ＋に等しくなる。
このような第５図に示す電圧直流変換回路は極性反転回
路２０のトグル周波数が十分高ければ、帰還利得はコン
デンサ２０３とコンデンサ８３の比、即ち、０２０３／
Ｃｓｓの（直に比例する。上述の第５図におけるコン
デンサ２０３及び８３はＭＯＳキャパシタで構成するこ
とができるので精密抵抗１２を除いて集積化することが
できる。
路２０のトグル周波数が十分高ければ、帰還利得はコン
デンサ２０３とコンデンサ８３の比、即ち、０２０３／
Ｃｓｓの（直に比例する。上述の第５図におけるコン
デンサ２０３及び８３はＭＯＳキャパシタで構成するこ
とができるので精密抵抗１２を除いて集積化することが
できる。
第６図は、本発明に係る電圧電流変換回路の更に他の実
施例を示す回路図である。第６図に示す実施例では、前
述の娯差壜幅器をサンプルホールド型の動作とし、入力
信号Ｖ＋ と帰還信号ＶＲの偏差を増幅する演算増幅器
８４０入カオフセツト電圧ケ除去し、より高精度の電圧
電流変換を可能としたものである。即ち、この増幅回路
８は、演算増幅器８４及び８５と、出力トランジスタ８
２と抵抗８６と、コンデンサ８７．８８及び８９と、ス
イッチング素子９０．９１とを含んで構成されている。
施例を示す回路図である。第６図に示す実施例では、前
述の娯差壜幅器をサンプルホールド型の動作とし、入力
信号Ｖ＋ と帰還信号ＶＲの偏差を増幅する演算増幅器
８４０入カオフセツト電圧ケ除去し、より高精度の電圧
電流変換を可能としたものである。即ち、この増幅回路
８は、演算増幅器８４及び８５と、出力トランジスタ８
２と抵抗８６と、コンデンサ８７．８８及び８９と、ス
イッチング素子９０．９１とを含んで構成されている。
即ち、演算増幅器８４の負入力端子にはコンデンサ８９
を介して偏差信号が入力されるようになっている。この
演算増幅器の入力端子と出力端子との間にはスイッチン
グ素子９０が接続されている。＠算増幅器８４の出力端
子は、スイッチング素子９１を介して演算増幅器８５の
正入力端子に接続されている。演算増幅器８５の正入力
端子はコンデンサ８８を介して接地されている。
を介して偏差信号が入力されるようになっている。この
演算増幅器の入力端子と出力端子との間にはスイッチン
グ素子９０が接続されている。＠算増幅器８４の出力端
子は、スイッチング素子９１を介して演算増幅器８５の
正入力端子に接続されている。演算増幅器８５の正入力
端子はコンデンサ８８を介して接地されている。
また演算増幅器８５の負入力端子はその出力端子に接続
されている。演算増幅器８５の出力端子は、トランジス
タ８２のベースに接続されると共に、コンデンサ８７を
介して演算増幅器８４の負入力端子に接続されている。
されている。演算増幅器８５の出力端子は、トランジス
タ８２のベースに接続されると共に、コンデンサ８７を
介して演算増幅器８４の負入力端子に接続されている。
また抵抗８６は出力トランジスタのエミッタと基準抵抗
１２との間に設けられている。
１２との間に設けられている。
入力電圧Ｖ＋が加わる入力端子２とコンデンサ８９との
間にはスイッチング素子２４が接続されている。このス
イッチング素子２４とコンデンサ８９との接続点にはス
イッチング素子２６を介して反転回路２０からの帰還信
号ＶＲが供給されるようになっている。
間にはスイッチング素子２４が接続されている。このス
イッチング素子２４とコンデンサ８９との接続点にはス
イッチング素子２６を介して反転回路２０からの帰還信
号ＶＲが供給されるようになっている。
このような電圧電流変換回路の動作を第７図に示すタイ
ムチャートを参照して説明する。
ムチャートを参照して説明する。
まず第７図は横軸に時間を縦軸には、スイッチング素子
９０の制御信号Ｑｅｏと、スイッチング素子２６１の制
御信号Ｑ２６、及び反転回路２０の端子２０４に供給さ
れる制御信号Ｓ ２０４ と、スイッチング素子９１の
制御信号Ｑ９８、スイッチング素子２６２の制御信号Ｑ
２６２ 及び端子２０８に供給する制御信号８２０ｇ
をそれぞれ示している。
９０の制御信号Ｑｅｏと、スイッチング素子２６１の制
御信号Ｑ２６、及び反転回路２０の端子２０４に供給さ
れる制御信号Ｓ ２０４ と、スイッチング素子９１の
制御信号Ｑ９８、スイッチング素子２６２の制御信号Ｑ
２６２ 及び端子２０８に供給する制御信号８２０ｇ
をそれぞれ示している。
第７図において、時刻ｔ１では、第６図に示すスイッチ
ング素子２１６．９＋Ｏがオンとなり、極性反転回路２
０のスイッチング素子２０５及び２０６がオイである。
ング素子２１６．９＋Ｏがオンとなり、極性反転回路２
０のスイッチング素子２０５及び２０６がオイである。
またその他のスイッチング素子はオフである。従ってコ
ンデンサ８９の入力端子には入力端子により印加される
入力信号Ｖ１が加わり、他方演算増幅器８４の入力側に
は演算増幅器８４の入力オフセット’ｈ圧が印加される
。
ンデンサ８９の入力端子には入力端子により印加される
入力信号Ｖ１が加わり、他方演算増幅器８４の入力側に
は演算増幅器８４の入力オフセット’ｈ圧が印加される
。
即ち、コンデンサ８９は、入力電圧と演算増幅８４のオ
フセット電圧の差電圧が充電される。壕だ極性反転回路
２０のコンデンサ２０３には、基準抵抗１２の端子電圧
が充電される。
フセット電圧の差電圧が充電される。壕だ極性反転回路
２０のコンデンサ２０３には、基準抵抗１２の端子電圧
が充電される。
次に、第７図において時刻ｔ２では、スイッチング素子
９０，２６１，２０９及び２１０がオフし、スイッチン
グ素子２６２，９１，２０９及び２１０がオン秋態とな
る。従って、極性反転回路２０のコンデンサ２０３に充
電された電圧は、スイッチング素子２６２を介してコン
デンサ８９に加えられる。ここで、コンデンサ２０３の
電圧が、入力電圧Ｖ１に等しければ、演算増幅器８４の
出力は変化しないが、コンデンサ２０３に保持された電
圧１′８が入力信号Ｖ、より大きいか又は小さい場合に
は変化することになる。即ち、コンデンサ２０３の電圧
が入力電圧ＶＩより小さい場合には、演算増幅器８４０
入力端子は低下し出力電圧は上がることになる。演算増
幅器８４の出力は、スイッチング素子９１、演算増幅器
８５、コンデンサ８７を介して演算増幅器８４の入力端
子に帰還されているから、演算増幅器８４の利得が十分
太きいとすれば、増算増幅！ａ８４０入力端子電圧は前
の状態と等しくなって平衡することになる。
９０，２６１，２０９及び２１０がオフし、スイッチン
グ素子２６２，９１，２０９及び２１０がオン秋態とな
る。従って、極性反転回路２０のコンデンサ２０３に充
電された電圧は、スイッチング素子２６２を介してコン
デンサ８９に加えられる。ここで、コンデンサ２０３の
電圧が、入力電圧Ｖ１に等しければ、演算増幅器８４の
出力は変化しないが、コンデンサ２０３に保持された電
圧１′８が入力信号Ｖ、より大きいか又は小さい場合に
は変化することになる。即ち、コンデンサ２０３の電圧
が入力電圧ＶＩより小さい場合には、演算増幅器８４０
入力端子は低下し出力電圧は上がることになる。演算増
幅器８４の出力は、スイッチング素子９１、演算増幅器
８５、コンデンサ８７を介して演算増幅器８４の入力端
子に帰還されているから、演算増幅器８４の利得が十分
太きいとすれば、増算増幅！ａ８４０入力端子電圧は前
の状態と等しくなって平衡することになる。
即チ、トランジスタ８２０ベース電圧を高くして電流を
増加させる。
増加させる。
しかして、次の時刻１１の状態では、コンデンサ８９に
、再び入力信号ｖＩが印加され、次の時刻ｔ２の状態で
はコンデンサ２０３の電圧が印加されて比較される。以
下、順次交互に動作し、定常的には基準抵抗１２の端子
電圧は、入力信号Ｖ＋の電圧値に一致することになる。
、再び入力信号ｖＩが印加され、次の時刻ｔ２の状態で
はコンデンサ２０３の電圧が印加されて比較される。以
下、順次交互に動作し、定常的には基準抵抗１２の端子
電圧は、入力信号Ｖ＋の電圧値に一致することになる。
このようにして、第６図に示す実施例では、コンデンサ
８９の充電の変化分によシ偏差電圧を検出するので、演
算増幅器８４のオフセット電圧の影響を除去することが
できる利点がある。加えて、演算増幅器８５は、閉ルー
プ内にあるので、オフセットの影響は除去することがで
きる。更に、比較修正の利得ハ、コンデンサ８７と８９
の比によって変えることができる。しかしながら、利得
が小さい場合であっても、コンデン？８７によシ積分制
御系の構成になっているので、定常的に誤差を生じるこ
とがないという利点がある。
８９の充電の変化分によシ偏差電圧を検出するので、演
算増幅器８４のオフセット電圧の影響を除去することが
できる利点がある。加えて、演算増幅器８５は、閉ルー
プ内にあるので、オフセットの影響は除去することがで
きる。更に、比較修正の利得ハ、コンデンサ８７と８９
の比によって変えることができる。しかしながら、利得
が小さい場合であっても、コンデン？８７によシ積分制
御系の構成になっているので、定常的に誤差を生じるこ
とがないという利点がある。
更に、第６図のように電圧の比較がサンプリング比較動
作である場合には、極性反転回路２０は、幾分簡略化し
た回路を使用することができる。
作である場合には、極性反転回路２０は、幾分簡略化し
た回路を使用することができる。
即ち第８図に示す回路は、反転スイッチング回路２１１
を、スイッチング素子２１０を省略しスイッチング回路
２０９のみで構成したものである。
を、スイッチング素子２１０を省略しスイッチング回路
２０９のみで構成したものである。
このような極性反転回路２０を使用しても前述同様の効
果を得ることができる。
果を得ることができる。
また第９図は、保持回路２０７を、スイッチングｉ＋ｆ
ｉ ２０５及び２０６をも省略し抵抗２２０及び２２１
で構成し、かつ、反転スイッチング回路２１１を、スイ
ッチング素子２０９のみで構成したものである。即ち、
第９図においては、コンデンサ２０３は、高抵抗２２０
及び２２１を介して基準抵抗１２の端子電圧を充電する
ことになる。
ｉ ２０５及び２０６をも省略し抵抗２２０及び２２１
で構成し、かつ、反転スイッチング回路２１１を、スイ
ッチング素子２０９のみで構成したものである。即ち、
第９図においては、コンデンサ２０３は、高抵抗２２０
及び２２１を介して基準抵抗１２の端子電圧を充電する
ことになる。
コンデンサ２０３の電圧を読み出したいときは、スイッ
チング素子２０９をパルス信号で駆動し、スイッチング
素子２０９をオンとしてコンデンサ２０３の一端を接地
する。第９図に示す回路では、スイッチング素子２０９
０オン抵抗が数１００〔Ω〕とすると、抵抗２２０及び
２２１の値は１１：ＭＱ］ないしそれ以上の値に選定す
る必要がある。
チング素子２０９をパルス信号で駆動し、スイッチング
素子２０９をオンとしてコンデンサ２０３の一端を接地
する。第９図に示す回路では、スイッチング素子２０９
０オン抵抗が数１００〔Ω〕とすると、抵抗２２０及び
２２１の値は１１：ＭＱ］ないしそれ以上の値に選定す
る必要がある。
なお、本発明の他の実施例としては必要に応じて次のよ
うに変更することができる。
うに変更することができる。
（１）極性反転回路２０のスイッチング素子に接合形電
界効果トランジスタ、バイポーラトランジスタ、リレー
等を用いてもよいこと。
界効果トランジスタ、バイポーラトランジスタ、リレー
等を用いてもよいこと。
（２）極性反転回路２０を駆動するのに、第１０図に示
すように、駆動信号源２２からの駆動信号をトランスＴ
Ｒを介してスイッチング素子２０５゜２０６．２０９及
び２１０に供給して行うようにしてもよいこと。
すように、駆動信号源２２からの駆動信号をトランスＴ
Ｒを介してスイッチング素子２０５゜２０６．２０９及
び２１０に供給して行うようにしてもよいこと。
（３）定電流制御ループを自励振動系にして極性反転回
路２０゛のクロック信号源を省略すること。
路２０゛のクロック信号源を省略すること。
上述のように変更しても同様に作用効果を得ることがで
きるものである。
きるものである。
以上述べたように本発明によれば、負荷に流れる電流を
基準抵抗で検出しこれを保持し偏差を゛めるときにその
保持電圧を帰還信号として出力できるようにしたので、
低電流出力精度を左右する精密抵抗を１個にすることが
でき、低コスト化を図ることができるという利点がある
。また、本発明によれば、精密及び安定度が高くなると
いう利点がある。更に本発明によれば集積回路化が容易
となる効果がある。
基準抵抗で検出しこれを保持し偏差を゛めるときにその
保持電圧を帰還信号として出力できるようにしたので、
低電流出力精度を左右する精密抵抗を１個にすることが
でき、低コスト化を図ることができるという利点がある
。また、本発明によれば、精密及び安定度が高くなると
いう利点がある。更に本発明によれば集積回路化が容易
となる効果がある。
第１図は電圧電流変換回路の特性を説明するために示す
特性図、第２図及び第３図は従来の電圧電流変換回路を
示す回路図、第４図は本発明に係る電圧電流変換回路の
一実施例を示す回路図、第５図は本発明に係る電圧電流
変換回路の他の実施例を示す回路図、第６図は本発明に
係る更に他の実施例を示す回路図、第７図は第６図の動
作を説明するために示す波形図、第８図は第６図の電圧
電流変換回路に用いる極性反転回路の他の回路例を示す
回路図、第９図は同極性反転回路の変形例を示す回路図
、第１０図は極性反転回路の駆動をトランスを介して行
う場合の変形例を示す回路図である。 ２・・・入力端子、４・・・電源、８・・・増幅回路、
１０・・・負荷、１２・・・基準抵抗、１４・・・帰還
回路、２０・・・極性反転回路、２２・・・駆動回路、
８１・・・演Ｘ増幅器、８２・・・トランジスタ、２０
３・・・コンデンサ、２０５．２０６，２０９，２１０
・・・スイッチング素子。 代理人 弁理士 鵜沼辰之 化１図 Ｖ 弔２図 １年′ 第３図 素８図 先ｑ図 弔１０図
特性図、第２図及び第３図は従来の電圧電流変換回路を
示す回路図、第４図は本発明に係る電圧電流変換回路の
一実施例を示す回路図、第５図は本発明に係る電圧電流
変換回路の他の実施例を示す回路図、第６図は本発明に
係る更に他の実施例を示す回路図、第７図は第６図の動
作を説明するために示す波形図、第８図は第６図の電圧
電流変換回路に用いる極性反転回路の他の回路例を示す
回路図、第９図は同極性反転回路の変形例を示す回路図
、第１０図は極性反転回路の駆動をトランスを介して行
う場合の変形例を示す回路図である。 ２・・・入力端子、４・・・電源、８・・・増幅回路、
１０・・・負荷、１２・・・基準抵抗、１４・・・帰還
回路、２０・・・極性反転回路、２２・・・駆動回路、
８１・・・演Ｘ増幅器、８２・・・トランジスタ、２０
３・・・コンデンサ、２０５．２０６，２０９，２１０
・・・スイッチング素子。 代理人 弁理士 鵜沼辰之 化１図 Ｖ 弔２図 １年′ 第３図 素８図 先ｑ図 弔１０図
Claims (1)
- 【特許請求の範囲】 １、入力信号を帰還信号の偏差に応じた電流を負荷に供
給できる増幅回路と、該負荷に流れる電流を基準抵抗を
介して検出して帰還信号として供給できる帰還回路とを
備え、入力信号に比例した定電流を負荷に供給できるよ
うに構成された電圧電流変換回路において、前記帰還回
路は、前記基準抵抗の降下電圧を取り込んで保持し、前
記偏差をめるときにその保持電圧を帰還信号として出力
できる極性反転回路を含んで構成されたことを特徴とす
る電圧電流変換回路。 ２、特許請求の範囲第１項記載の電圧電流変換回路にお
いて、前記極性反転回路は、基準抵抗の電圧降下を取り
込んで保持する保持回路と、該保持回路の保持電圧を極
性反転し帰還信号として出力できる反転スイッチング回
路とからなることを特徴とする電圧電流変換回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110668A JPS603098A (ja) | 1983-06-20 | 1983-06-20 | 電圧電流変換回路 |
| US06/622,159 US4618814A (en) | 1983-06-20 | 1984-06-19 | Voltage-to-current converter circuit |
| DE3422716A DE3422716A1 (de) | 1983-06-20 | 1984-06-19 | Spannungs/strom-wandlerschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110668A JPS603098A (ja) | 1983-06-20 | 1983-06-20 | 電圧電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS603098A true JPS603098A (ja) | 1985-01-09 |
| JPH0420238B2 JPH0420238B2 (ja) | 1992-04-02 |
Family
ID=14541433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58110668A Granted JPS603098A (ja) | 1983-06-20 | 1983-06-20 | 電圧電流変換回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4618814A (ja) |
| JP (1) | JPS603098A (ja) |
| DE (1) | DE3422716A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993001052A1 (en) * | 1990-06-25 | 1993-01-21 | E.I. Du Pont De Nemours And Company | Improved extrudable and primerless ahdesives and products therefrom |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61287305A (ja) * | 1985-06-13 | 1986-12-17 | Pioneer Electronic Corp | 増幅回路 |
| IT1184820B (it) * | 1985-08-13 | 1987-10-28 | Sgs Microelettronica Spa | Generatore di corrente stabilizzata ad alimentazione singola,particolarmente per circuiti integrati di tipo mos |
| US4890009A (en) * | 1987-04-30 | 1989-12-26 | Hitachi, Ltd. | Monolithic integrated circuit device |
| US4896333A (en) * | 1987-08-04 | 1990-01-23 | Signetics Corporation | Circuit for generating a trapezoidal current waveform with matched rise and fall times |
| US4740766A (en) * | 1987-09-04 | 1988-04-26 | Tektronix, Inc. | Precision tracking current generator |
| US5021729A (en) * | 1989-10-06 | 1991-06-04 | The United States Of America As Represented By The Administrator Of The Administration National Aeronautics And Space | Differential current source |
| DE3938460C1 (ja) * | 1989-11-20 | 1991-02-07 | Hartmann & Braun Ag, 6000 Frankfurt, De | |
| US5225766A (en) * | 1991-01-04 | 1993-07-06 | The Perkin Elmer Corporation | High impedance current source |
| GB2260045A (en) * | 1991-09-25 | 1993-03-31 | Nat Semiconductor Corp | Current source/sink MOSFET circuit |
| US5459653A (en) * | 1993-06-23 | 1995-10-17 | Ati Technologies Inc. | Voltage to current converter with independent loop gain and frequency control |
| JPH0865074A (ja) * | 1994-08-24 | 1996-03-08 | Mitsubishi Denki Eng Kk | 電流電圧変換回路、電流圧縮伸張回路、自動露出制御システム及びセンサ内蔵自動露出制御システム |
| WO1997008823A2 (en) * | 1995-08-29 | 1997-03-06 | Philips Electronics N.V. | Circuit arrangement provided with a voltage - current converter |
| US5610505A (en) * | 1995-08-31 | 1997-03-11 | Lucent Technologies, Inc. | Voltage-to-current converter with MOS reference resistor |
| US6144374A (en) * | 1997-05-15 | 2000-11-07 | Orion Electric Co., Ltd. | Apparatus for driving a flat panel display |
| GB2351195A (en) | 1999-06-10 | 2000-12-20 | Ericsson Telefon Ab L M | An MOS voltage to current converter with current to voltage output stage and MOS feedback |
| JP3556577B2 (ja) * | 2000-06-23 | 2004-08-18 | 株式会社東芝 | インピーダンス変換回路 |
| JP2004040907A (ja) * | 2002-07-03 | 2004-02-05 | Universal Scientific Industrial Co Ltd | 電圧変換器及びそれに使用される制御装置 |
| US20100322455A1 (en) * | 2007-11-21 | 2010-12-23 | Emo Labs, Inc. | Wireless loudspeaker |
| JP4512647B2 (ja) * | 2008-03-03 | 2010-07-28 | Ｏｋｉセミコンダクタ株式会社 | 画像表示装置の駆動装置 |
| US8189851B2 (en) * | 2009-03-06 | 2012-05-29 | Emo Labs, Inc. | Optically clear diaphragm for an acoustic transducer and method for making same |
| US20110044476A1 (en) * | 2009-08-14 | 2011-02-24 | Emo Labs, Inc. | System to generate electrical signals for a loudspeaker |
| US9558721B2 (en) | 2012-10-15 | 2017-01-31 | Apple Inc. | Content-based adaptive refresh schemes for low-power displays |
| US9153171B2 (en) | 2012-12-17 | 2015-10-06 | LuxVue Technology Corporation | Smart pixel lighting and display microcontroller |
| US9098104B2 (en) * | 2013-03-07 | 2015-08-04 | Analog Devices Global | Low drop out voltage regulator |
| CN105228757A (zh) | 2013-03-15 | 2016-01-06 | 埃莫实验室公司 | 具有弯曲限制部件的声换能器 |
| USD741835S1 (en) | 2013-12-27 | 2015-10-27 | Emo Labs, Inc. | Speaker |
| USD733678S1 (en) | 2013-12-27 | 2015-07-07 | Emo Labs, Inc. | Audio speaker |
| USD748072S1 (en) | 2014-03-14 | 2016-01-26 | Emo Labs, Inc. | Sound bar audio speaker |
| US9741286B2 (en) | 2014-06-03 | 2017-08-22 | Apple Inc. | Interactive display panel with emitting and sensing diodes |
| US9570002B2 (en) | 2014-06-17 | 2017-02-14 | Apple Inc. | Interactive display panel with IR diodes |
| CN107943185B (zh) * | 2017-12-27 | 2023-11-21 | 苏州菲达旭微电子有限公司 | 平均电流恒流控制电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DD91689A (ja) * | ||||
| US3546564A (en) * | 1968-11-25 | 1970-12-08 | Us Air Force | Stabilized constant current apparatus |
| US3654545A (en) * | 1970-08-11 | 1972-04-04 | Honeywell Inc | Semiconductor strain gauge amplifier |
| US3838346A (en) * | 1973-11-01 | 1974-09-24 | Bell Telephone Labor Inc | Bipolar sample and hold circuit with low-pass filtering |
| US4048525A (en) * | 1975-09-02 | 1977-09-13 | General Electric Company | Output circuit for charge transfer transversal filter |
| JPS55108019A (en) * | 1979-02-13 | 1980-08-19 | Advantest Corp | Reference voltage generator |
| JPS55125015A (en) * | 1979-03-20 | 1980-09-26 | Tokyo Shibaura Electric Co | Relay device |
| US4451779A (en) * | 1982-04-22 | 1984-05-29 | Honeywell Inc. | Voltage controlled current source |
-
1983
- 1983-06-20 JP JP58110668A patent/JPS603098A/ja active Granted
-
1984
- 1984-06-19 DE DE3422716A patent/DE3422716A1/de active Granted
- 1984-06-19 US US06/622,159 patent/US4618814A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993001052A1 (en) * | 1990-06-25 | 1993-01-21 | E.I. Du Pont De Nemours And Company | Improved extrudable and primerless ahdesives and products therefrom |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0420238B2 (ja) | 1992-04-02 |
| DE3422716A1 (de) | 1984-12-20 |
| US4618814A (en) | 1986-10-21 |
| DE3422716C2 (ja) | 1988-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS603098A (ja) | 電圧電流変換回路 | |
| EP0025680B1 (en) | Auto-zero amplifier circuit | |
| JPS62245503A (ja) | 磁気記録検出回路 | |
| JPH0332026B2 (ja) | ||
| US4611136A (en) | Signal delay generating circuit | |
| US4445054A (en) | Full-wave rectifying circuit | |
| US4603308A (en) | Temperature stable oscillator | |
| JPS59185419A (ja) | 周波数―位相変換器 | |
| TW416227B (en) | Level clamp circuit | |
| JPS6378612A (ja) | レベルシフト回路 | |
| JPS5894219A (ja) | フイルタ回路 | |
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| US6091308A (en) | Rapid response oscillator with current-controlled frequency | |
| US4471315A (en) | Differential amplifier circuit | |
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| KR890004062B1 (ko) | 합성 비디오 신호에 포함되어 있는 디지탈 정보 신호 분리 및 디지탈 동기 신호 분리용 집적회로 | |
| KR890004061B1 (ko) | 합성 비디오 신호에 포함되어 있는 디지탈 정보신호 분리 및 디지탈 동기신호 분리용 집적회로 | |
| JP3416225B2 (ja) | バイアス変換回路 | |
| JPH0453050Y2 (ja) | ||
| KR910003473Y1 (ko) | 자동이득제어 펄스 발생회로 | |
| JPH0362325B2 (ja) | ||
| JPH0257731B2 (ja) | ||
| JPH05152906A (ja) | エミツタ結合型マルチバイブレータ | |
| JPS59110222A (ja) | ２相パルス信号発生回路 | |
| JPH0630418B2 (ja) | リバ−サル電流出力装置 |