JPS6029959B2

JPS6029959B2 - 電子楽器

Info

Publication number: JPS6029959B2
Application number: JP52133119A
Authority: JP
Inventors: 幸二新美; 充美加藤; 正忠和智
Original assignee: Nippon Gakki Co Ltd
Current assignee: Nippon Gakki Co Ltd
Priority date: 1977-11-08
Filing date: 1977-11-08
Publication date: 1985-07-13
Also published as: JPS5466824A; US4213366A

Description

【発明の詳細な説明】この発明は、あらかじめ波形メモリ等に記憶されている
楽音波形を押下鍵に対応するアドレス信号で読み出し楽
音を発生する波形メモリ読み出し方式の電子楽器に関す
るものである。

従来の波形メモリ読み出し方式の電子楽器を第１図Ａに
示す。

同図において、鍵盤回路１は鍵盤部である鍵が押鍵され
るとその鍵に対応する出力線に論理値“１”を出力する
様に構成されている。鍵盤回路１には単音優先回路が内
蔵されており、単音優先回路は同時に２以上の鍵が押鍵
された場合、発音すべき音を１つに決定する機能を有し
ている。この単音優先回路としては例えば特櫨昭４９一
１０２６４び号（特関昭５１−２９９１８号）明細書中
に開示されたものを用いる事ができる。更に鍵盤回路１
は、ある鍵が押鍵された事を示すキーオン信号ＫＯＮを
出力する機能を有している。鍵盤回路１の各出力線（各
鍵に対応）は周波数情報メモリ２の入力側に接続されて
おり、周波数情報メモリ２には発生楽音の基本周波数に
それぞれ対応する周波数情報Ｆ（定数）が記憶されてい
る。従って、ある鍵が押鍵されるとその鍵の音高に対応
した周波数情報Ｆが周波数情報メモリ２から読み出され
る。周波数情報メモＩＪ２の出力側は累算器３の入力側
に接続されており、累算器３はシステムクロックパルス
？を受けて周波数情報メモリ２から出力される周波数情
報Ｆを順次累算し、その累算値ｑＦ（ｑ＝１，２，３・
・・）を「読み出しアドレス信号」として順次出力する
。累算器３の出力側は波形メモリ４の入力側に接続され
ており、波形メモリ４には高調波成分を多数含んだ楽音
（音源）波形が記憶されている。従って、波形メモリ４
は累算器３からの読み出しアドレス信号ｑＦを受けて、
その読み出しアドレス信号により指定されたアドレスに
記憶されている波形振幅値を押下鍵に対応した楽音波形
ＭＷとして順次読み出す。波形メモリ４の出力側は乗算
器５の第１の入力端子に接続されており、乗算器５の第
２の入力端子にはェンベロープ波形発生器６の出力側が
接続されている。更に、乗算器５の出力側はサウンドシ
ステム７の入力側に接続されている。従って、波形メモ
リ４から出力される楽音波形ＭＷは乗算器５でェンベロ
ープ波形発生器６から出力されるェンベロープ波形ＥＶ
と乗算これ、これによって楽音波形ＭＷに適宜の音量ェ
ンベロープが付与された後、サウンドシステム７に入力
される。サウンドシステム７はアンプ、スピーカ等から
成り、乗算器５から出力される楽音波形を発音する。こ
こで、ェンベロープ波形発生器６は楽音波形に適宜の音
量ェンベロープを付与するため設けられているもので、
鍵盤回路１から出力されるキーオン信号ＫＯＮを受けて
ェンベロープ波形ＥＶを出力する。ェンベロープ波形Ｅ
Ｖは例えば第１図Ｂに示す様な波形形状を有しており演
奏者は操作パネルに設けられた楽音選択スイッチ等によ
りこの波形を適宜に設定する事ができる。以上の説明か
ら明らかな様に、従来の波形メモリ読み出し方式の電子
楽器は、各発生楽音の基本周波数に対応した周波数情報
Ｆを記憶している周波数情報メモリ２と所望の楽音波形
を記憶した波形メモリ４とを含んでなり、ある鍵が押鍵
されるとその押下鍵に対応した周波数情報Ｆを周波数情
報メモリ２から読み出し、読み出された周波数情報Ｆを
順次累算してその累算値ｑＦ（ｑ＝１，２・・・）を波
形メモリ４のアドレス信号として用い、波形メモリ４か
ら押下鍵の音高に対応する楽音波形ＭＷを読み出してい
る。

しかし、この様な波形メモリ読み出し方式の電子楽器に
は、次の様な欠点があった。

｛１｝１つの波形メモリ４から押下鍵に対応する楽音
波形ＭＷを読み出すため、波形メモリ４に記憶する波形
形状を一度定めてしまうと発生楽音の音色はどの音高で
もほぼ同一のものになり、自然楽器の様に各音域毎に音
色が変化しない。

‘２１波形メモリ４をアドレス信号ｑＦ（ｑ＝１，２
・・・）で読み出す場合、そのサンプリング周波数ｆＪ
（アドレス信号ｑＦの変化周波数を意味し、クロックパ
ルス◇の周波数に等しい。）は波形メモリ４から発生さ
れる全ての楽音波形ＭＷに対して標本化定理（サンプリ
ング定理）を満足しなければならない。即ち、波形メモ
リ４から発生される楽音波形ＭＷに含まれる全ての高調
波成分のうち最も周波数の高い成分の周波数仇がサンプ
リング周波数ｆ？の裏の周波数享ｆ？以下の値でなけれ
ばならない。従って、波形メモリ４に記憶する楽音波形
（音源波形）の高調波含有率が最音高の楽音波形ＭＷに
含まれる高調波数（最音高の発生楽音に含まれる倍音数
に相当する）によって制限される。その結果、押下鍵の
音高に対応して波形メモリ４から読み出される楽音波形
ＭＷに含まれる高調波数が最音高の楽音波形ＫＷに含ま
れる高調波数に制限され、これによって低音部の楽音波
形ＭＷにおいて高調波数が不足し豊かな音色の楽音が得
られなかった。もし上記標本化定理が満足されない場合
、即ち楽音波形ＭＷに含まれる高調波周波数ｆｈがサン
プリング周波数ｆ◇の季の周波数雲ｆ少を越える場合に
は、発生される楽音波形ＭＷ中に周波数（比−享ｆめ）
の折り返し成分が生じる。

この折り返し成分の周波数（折り返し周波数）は発生楽
音の基本周波数と倍音関係にないため、この折り返し周
波数が生じると発生楽音にノイズが含まれることになり
きたない音になる。【３１周波数情報メモリ２に各鍵毎
に異なる値の周波数情報Ｆを記憶させるか、又は、１２
の各音名（Ｃ，Ｃ＃〜Ｂ）毎に異なる値の周波数情報Ｆ
ｏを記憶させ押下鍵の属する各オクタ−ブ毎にこの１２
個の周波数情報Ｆｏを適宜に２のべき乗倍（２倍、４倍
、‐‐‐裏倍、畳倍‐‐‐）して押下鍵に対応する周波
数情報Ｆを演算出力する必要があるため、周波数情報メ
モリ２のビット数が非常に多く必要になり不経済であっ
た。

上記した欠点■に対しては、米国特許第３，５１５，７
９２号明細書に開示されている様に、発生楽音の基本周
波数と整数比の関係にあるサンプリング周波数ｆでを用
いる事により、折り返し周波数を発生楽音の基本周波数
の倍音関係にすることができる。

この方式によれば楽音波形ＭＷから折り返し周波数の影
響を多少除去することができる。しかし、各音高毎に異
なるサンプリング周波数ｆＪを使用する必要があるため
（第１図のクロツクパルス？を鍵数分だけ用意する必要
があるため）時分割方式で楽音波形ＭＷを発生させるこ
とが困難である。この発明は、かかる従来の波形メモリ
読み出し方式の電子楽器における欠点に鑑みなされたも
ので、上記した諸欠点を除去した電子楽器を提供するこ
とを目的とする。

第１の発明によれば、複数の異なるメモリサイズの波形
メモリ群に互いに異なる波形が記憶されており、押下鍵
の属する音域に従って上記波形メモリ群から少くとも１
つの波形メモリを選択して読み出し可能にする。更に、
読み出し可能にされた波形メモリから楽音波形を読み出
すため、上記音域内の音名に従ってアドレス信号を発生
するアドレスジェネレータが設けられている。

即ち、押下鍵の属する音域に従って駆動する波形メモリ
を選択し、更に押下鍵の音名に従って、アドレス信号を
発生して選択された波形メモリから楽音波形を読み出し
、読み出された楽音波形を楽音発生に利用するものであ
る。

第２の発明によれば、互いに異なるメモリサイズの波形
メモリ群に互いに異なる波形が記憶されており、更に上
記波形メモリ群を読み出すため各音域内の音名に従って
押下鍵に対応したアドレス信号を発生するアドレスジェ
ネレータが設けられている。

更に、このアドレスジェネレータの出力するアドレス信
号を受け波形メモリ群から読み出される楽音波形群のう
ち少くとも１つの楽音波形を押下鍵の属する音域に従っ
て選択し、楽音発生に利用する波形メモリ選択回路が設
けられている。

即ち、押下鍵の属する音域に従って波形メモリから読み
出されている楽音波形を選択し、これを楽音発生に利用
するものである。以下添附の第２図Ａ〜第６図を用いて
、更に詳細にこの発明について説明する。

尚、この明細書に添附する図面ではアンド回路とオア回
路をそれぞれ第２図Ａ，Ｂに示す記号で表示し、それぞ
れの図において信号ａ，ｂ，ｃがアンド回路あるいはオ
ア回路に入力されていることを示す。第３図はこの発明
の１実施例を示すものである。

尚、この実施例では電子楽器が３オクターブに恒る３６
個の鍵を有しているものとする。第３図において、鍵盤
回路１１の出力端子ＡＩは波形メモリ選択回路１４の入
力側に接続され、出力端子Ａ２は周波数情報メモリ１２
の入力側に接続され、出力端子Ａ３はェンベロープ波形
発生器６の入力側に接続されている。鍵盤回路１１はあ
る鍵が押鍵されると、押下鍵の属するオクターブ情報Ｏ
Ｃｉ（ｉ＝１，２，３）を出力端子ＡＩから出力し、更
に１オクターブ内に含まれる１２の音名のうち押下鍵に
対応する音名を示す音名情報ＮＴｉ（ｉ＝１，２・・・
１２）を出力端子Ａ２から出力し、更にある鍵が押鍵さ
れたことを示すキーオン信号ＫＯＮを出力端子Ａ３から
出力する様に構成されている。この鍵盤回路１１の１実
施例を第４図に示す。

この実施例では第１〜第３オクターブのそれぞれについ
て第１音から第１２割こ相当する１２個のキースイッチ
ＳＩ〜ＳＩ２が設けられている。ここで、第１オクター
ブが低音側に相当し、第３オクターブが高音側に相当し
ている。また、第３オクターブの第１２割こ相当するキ
ースィッチＳ１２の可動接点Ｃに論理値“１”が入力さ
れており、更に各キースィッチの固定接点ａと次の低音
側に位置するキースィッチの可動接点Ｃとが順次直列接
続されている。従って、今第１オクターブの第１音が押
鍵されたとするとキースィッチＳＩの可動接点Ｃが固定
接点ｂに投入設定される。

従って、第３オクターブのキースィツチＳＩ２の可動接
点Ｃに入力されている論理値“１”が第１オクターブの
キースィッチＳＩの出力線ＳＯＩから出力される。従っ
て、一般にある鍵が押鍵されると押下鍵に相当するキー
スィッチＳｉが投入設定されその出力線Ｓ○ｉに論理値
“１”が出力される。また、この鍵盤回路１のキースィ
ツチＳ穣羊は互いに謂所単音優先接続されている。例え
ば、第１オクターブの第１音のキースィッチＳＩと第２
音のキースィッチＳ２に対応する２つの鍵が同時に押鍵
されキースィッチＳＩ，Ｓ２の可動接点Ｃが共に固定後
点ｂの側に投入設定された場合には、キースィッチＳ２
の可動接点Ｃが固定接点ｂに投入設定されることによっ
て論理値“１”がキースィツチＳ２の出力線Ｓ０２に出
力される。これと同時に、キースイツチＳ２の可動接点
Ｃと固定接点ａ間が開放されるため、キースィッチＳＩ
の可動接点Ｃには論理値“１”が供給されない状態にな
る。従って、キースイッチＳＩの可動接点Ｃが固定接点
ｂに投入設定されても出力線ＳＯＩは論理値“１”を出
力しない。以上の説明から明らかな様に、この実施例で
は高い音高の鍵に対応するキースィッチが優先して作動
する様に構成されている。更に、第１オクターブの各キ
ースィッチＳＩ〜Ｓ１２の出力線ＳＯＩ〜ＳＯ１２がオ
ア回路２１の入力側に接続され、第２オクターブの各キ
ースィッチＳＩ〜Ｓ１２の出力線ＳＯＩ〜ＳＯ１２がオ
ア回路２２の入力側に接続され、第３オクターブの各キ
ースィッチＳＩ〜ＳＩ２の出力線ＳＯＩ〜ＳＯ１２がオ
ア回路２３の入力側に接続されている。

従って、第１オクターブに属する鍵が押鍵され第１オク
ターブのキ′ースイツチ群ＳＩ〜Ｓ１２のそれぞれの出
力線ＳＯＩ〜ＳＯ１２のうち１本の出力線に論理値“１
”が出力されると、この論理値“１”がオア回路２１を
介して第１オクターブ情報ＯＣＩとして出力される。同
様に、第２オクターブに属する鍵が押鍵されると第２オ
クターブ情報ＯＣ２（論理値“１”）がオア回路２２を
介して出力され、第３オクターブに属する鍵が押鍵され
ると第３オクターブ情報ＯＣ３（論理値“１”）がオア
回路２３を介して出力される。ここで、オア回路２１，
２２，２３の出力側が第３図に示した鍵盤回路１１の出
力端子ＡＩに相当しており、オア回路２１〜２３の出力
側は波形メモリ選択回路１４の入力側に接続されている
。更に、第１〜第３オクターブにおいて第１音に相当す
る３つのキースィッチＳＩの３本の出力線ＳＯＩはそれ
ぞれオア回路ＯＲＩの入力側に接続され、第１オクター
ブ〜第３オクターブの第２音に相当する３つのキースィ
ツチＳ２の３本の出力線Ｓ０２がオア回路ＯＲ２の入力
側に接続され、一般に、第１オクターブ〜第３オクター
ブの第ｉ音に相当する３つのキースイッチＳｉ（ｉ＝１
，２・・・１２）の３本の出力線Ｓ○ｊがオア回路ＯＲ
ｉの入力側に接続されている。

ここで、オア回路ＯＲＩ〜ＯＲ１２の出力側が第３図に
示した鍵盤回路１１の出力端子Ａ２に相当しており、周
波数情報メモリー２へ接続されている。従って、例えば
第１〜第３オクターブにそれぞれ属している第１音に相
当する３つのキースィッチＳＩのうち１つが押鍵により
投入設定されると、オア回路ＯＲＩに論理値“１”が入
力され、これが音名情報ＮＴＩとしてオア回路ＯＲＩか
ら出力される。一般には、第１〜第３オクターブにそれ
ぞれ属している第ｉ音に相当する３つのキースィッチＳ
ｉのうち１つが押鍵により投入設定されるとオア回路Ｏ
Ｒｊから音名情報ＮＴｉ（論理値“１”）が出力される
。従って、ある鍵が押鍵されると押下鍵の音名を指示す
る音名情報ＮＴｊがオア回路ＯＲｉを介して出力される
。更にオア回路ＯＲＩ〜ＯＲ１２の各出力側はオア回路
２４の入力側に接続されている。このオア回路２４の出
力側が第３図に示した鍵盤回路１１の出力端子Ａ３に相
当している。即ち、ある鍵が押鍵されて押下鍵に対応す
る音名情報ＮＴｉ（論理値‘‘１”）がオア回路ＯＲｉ
から出力されると、この音名情報ＮＴｊがオア回路２４
から新たにキーオン信号ＫＯＮ（論理値“１”）として
出力される。以上の説明から明らかな様に第４図に示し
た鍵盤回路１１によれば、押下鍵の属するオクターブを
指示するオクターブ情報ＯＣｉ（ｉ＝１，２，３）並び
に押下鍵の音名を示す音名情報ＮＴｉ（ｉ：１，２・・
・１２）並びにある鍵が押鍵されたことを示すキーオン
信号ＫＯＮを発生することができる。第３図において波
形メモリ選択回路１４の出力端子ＢＩは第１の波形メモ
リー５の制御端子ＣＩに接続され、出力端子Ｂ２は第２
の波形メモリ１６の制御端子ＣＩに接続され、出力端子
Ｂ３は第３の波形メモリー７の制御端子ＣＩに接続され
ている。

ここで、各波形メモリ１５，１６，１７はそれぞれの制
御端子ＣＩ‘こ論理値“１”が入力されると読み出し可
能になる様に構成されている。また、波形メモリー６は
６４のアドレスを有し、波形メモリ１６は３２のアドレ
スを有し、波形メモリー７は１６のアドレスを有してい
る。即ち、波形メモリー６のメモリサイズは波形メモリ
１５の享であり、波形メモリ１７のメモリサイズは波形
メモリ・６の享‘こなっている。更に波形メモリ選択回
路１４は鍵盤回路１から出力されるオクターブ情報ＯＣ
ｉ（ｊ＝１，２，３）を受けて、３つの波形メモリー５
〜１７のうちいずれか１つを選択して読み出し可能にす
る機能を有している。即ち、この実施例では、鍵盤回路
１１から押下鍵が第１オククーブに属していることを示
すオクターブ情報ＯＣＩが出力されると波形メモリー５
を読み出し可能にするべく出力端子ＢＩから論理値“１
”を出力し、同様に手甲下鍵が第２オクターフに属して
いることを示すオクターブ情報ＯＣ２が出力されると出
力端子Ｂ２から論理値“１”を出力し、押下鍵が第３オ
クターブに属していることを示すオクターブ情報ＰＣ３
が出力された場合には端子Ｂ３から論理値“１”を出力
する様に構成されている。尚、波形メモリ１５には、波
形メモリ１５から読み出される楽音波形ＭＷ１が第１オ
クターブに属する各楽音に対して標本化定理を満足する
様に、適宜の高調波成分を含む波形が記憶されている。

同様に、波形メモリー６には、波形メモリー６から読み
出される楽音波形ＭＷ２が第２オクタープに属する各楽
音に対して標本化定理を満足する様に、適宜の高調波成
分を含む波形が記憶されている。同様に、波形メモリ１
７には、波形メモリー７から読み出される楽音波形ＭＷ
３が第３オクターブに属する各楽音に対して標本化定理
を満足する様に、適宜の高調波成分を含む波形が記憶さ
れている。また、周波数情報メモリ１２の出力側は累算
器１３の入力側に接続され累算器１３の出力側は波形メ
モリー５，１６，１７のそれぞれのアドレス入力端子Ｃ
２に接続されている。

ここで、周波数情報メモリー２は１２個の音名に対応し
た１２瞳類の周波数情報Ｆを記憶しており、鍵盤回路１
１から出力される音名情報ＮＴｉ（ｉ＝１，２・・・１
２）に応じて１つの周波数情報Ｆを読み出す様に構成さ
れている。累算器１３はこの周波数情報Ｆをクロツクパ
ルス中のタイミングで順次累算し、その累算値ｑＦ（ｑ
＝１，２…）を６ビットのアドレス信号として出力する
。第５図に示す様に、この６ビットのアドレス信号ｂＦ
のうちの下位４ビットが波形メモリ１７のアドレス入力
端子Ｃ２に入力され、更に６ビットのアドレス信号（ｑ
Ｆ）のうち下位５ビットが波形メモリ１６のアドレス入
力端子Ｃ２に入力され、６ビット全てが波形メモリ１５
のアドレス入力様子Ｃ２に入力されている。尚、この実
施例では周波数情報メモリ１２と累算器１３がアドレス
ジェネレータに相当している。波形メモリー５の出力側
は加算器１８の第１の入力端子ＤＩに接続され、波形メ
モリー６の出力側は加算器１８の第２の入力端子Ｄ２に
接続され、波形メモリ１７の出力側は加算器１８の第３
の入力端子Ｄ３に接続されている。加算器１８の出力側
は乗算器５の第１の入力端子に接続され、乗算器５の第
２の入力端子にはェンベロープ波形発生器６の出力側が
接続されている。

更に、乗算器５の出力側はサウンドシステム７の入力側
に接続されている。以上の構成を有するこの実施例の動
作について説明する。

電子楽器の鍵盤部である鍵が押鍵されると、鍵盤回路１
１は押下鍵の属するオクターブを指示するオクターブ情
報ＯＣｉ（ｉ＝１，２，３）を出力端子ＡＩから出力す
る。

波形メモリ選択回路１４はこのオクターブ情報ＯＣｉに
従ってその出力端子Ｂ１，Ｂ２，Ｂ３のうちの１つから
論理値“１”を出力し、波形メモリ１５，１６，１７の
うちいずれか１つを読み出し可能にする。これと同時に
鍵盤回路１１は出力端子Ａ２から押下鍵の音名を示す音
名情報ＮＴｉ（ｉ＝１，２，・・・１２）を出力する。

従って、周波数情報メモリ１２から押下鍵の音名に対応
した周波数情報Ｆが読み出され、これが累算器１３にお
いてクロツクパルスぐのタイミングで順次累算される。
前記した様に、この累算値ｑＦは６ビットで表現されて
おり、その下位４ビットが波形メモリ１７にアドレス信
号として入力され、更にその下位５ビットが波形メモリ
１６にアドレス信号として入力され、更に６ビット全て
が波形メモリ１５にアドレス信号として入力される。従
って、波形メモリ選択回路１４によって読み出し可能に
された１つの波形メモリが、このアドレス信号によって
読み出され、楽音波形ＭＷｉ（ｉ＝１，２，３）を出力
する。ここで、前記した様に波形メモリ１５には累算器
１３の出力する６ビットのアドレス信号ｑＦが全て入力
され、波形メモリ１６には累算器１３の出力する６ビッ
トのアドレス信号ｑＦのうち下位５ビットが入力され、
波形メモリ１７には累算器１３の出力する６ビットのア
ドレス信号ｑＦのうち下位４ビットが入力されている。

更に波形メモリ１５は６４のアドレスを有し、波形メモ
リ１６は３２のアドレスを有し、波形メモリ１７は１６
のアドレスを有している。従って、波形メモリ選択回路
１４によって波形メモリ１５が読み出し可能にされたと
き波形メモリ１５から読み出される楽音波形ＭＷＩの周
期は、波形メモリ１６が読み出し可能にされたとき波
形メモリ１６から読み出される楽音波形ＭＷ２の２倍に
なり、更に波形メモリー７が読み出し可能にされたとき
波形メモリ１７から出力される楽音波形ＭＷ３の４倍に
なる。即ち、波形メモリ１５が１回アドレスされ１周期
に恒る楽音波形ＭＷＩを出力する間に、波形メモリ１６
は２回アドレスこれ２周期に恒る楽音波形ＭＷ２を出力
し、波形メモリ１７は４回アドレスされ４周期に恒る
楽音波形ＭＷ３を出力する。以上の様に累算器１３から
出されるアドレス信号ｑＦによって波形メモリ１５，１
６，１７から周波数比１：２：４の楽音波形ＭＷｉ（ｉ
＝１，２，３）が出力される様に構成されている。（た
ゞし、この実施例では波形メモリ１５，１６，１７のう
ちいずれは１つの波形メモリが波形メモリ選択回路１４
によって読み出し可能にされる様に構成されている。）
従って、周波数情報メモリー２に各オクタ−ブ内の音名
にそれぞれ対応した１２個の異なる周波数情報Ｆを記憶
させることによって、３オクターブ（３強健）に障る楽
音波形ＭＷｉが得られる。読み出された楽音波形ＭＷｉ
は加算器１８を介して乗算器５の第１の入力端子に入力
される。

また、乗算器５の第２の入力端子には、鍵盤回路１１の
出力端子Ａ３から出力されるキーオン信号ＫＯＮを受け
てェンベロープ波形発生器６から出力されているェンベ
ロープ波形ＥＶが入力されている。従って、楽音波形Ｍ
Ｗｉに適宜のェンベロープ波形ＥＶが乗算された後、サ
ウンドシステム７から発音される。例えば、第１オクタ
−ブの第１音に相当する鍵が押鍵されたとすると、鍵盤
回路１１は出力端子ＡＩからオクターブ情報ＯＣＩを出
力する。

従って、波形メモリ選択回路１４は出力端子ＢＩから論
理値“１”を出力し、波形メモリ１５を読み出し可能に
する。これと同時に鍵盤回路１１の出力端子Ａ２から音
名情報ＮＴＩが出力され、周波数情報メモリ１２から音
名情報ＮＴＩに従って周波数情報ＦＩが読み出される。

この周波数情報ＦＩが累算器１３で順次累算され、この
累算値ｑＦ１（ｑ＝１，２…）が６ビットのアドレス信
号として出力される。従って、読み出し可能にされた波
形メモリー５はこの６ビットのアドレス信号を受けて楽
音波形ＭＷＩを出力する。

読み出された楽音波形ＭＷＩは加算器１８の第１の入力
端子ＤＩに入力される。

今、波形メモリ１６，１７のアドレス入力端子Ｃ２には
それぞれ５ビット及び４ビットのアドレス信号が入力さ
れているが、波形メモリ１６，１７の制御端子ＣＩに論
理値“１”が入力されていないため、波形メモリ１６，
１７は動作せず何も出力しない。従って、加算器１８は
楽音波形ＭＷＩを出力する。乗算器５において、この楽
音波形ＭＷＩとェンベロープ波形発生器６から出力され
るェンベロープ波形ＥＶとが乗算され、サウンドシステ
ム７から発音される。以上の説明から明らかな様に、こ
の発明の実施例によればオクターブ毎に異なる波形を記
憶した波形メモリを設けたため、オクターブによって音
色を確実に変化させることができる。

また、各オクターブ毎に波形メモリを設け、各オクター
ブ毎に標本化定理を満足させながら楽音波形を出力する
様に構成したため、各オクターブ毎に好適な楽音を発生
できる。例えば、低音城では倍音数の多い楽音を発生で
き音高城では倍音数の少ない楽音を発生できる。これは
、自然楽器の発生する楽音の倍音数の傾向と一致してお
り、従って自然楽器に近い音色の楽音を発生することが
できる。また、各オクターブ毎に波形メモリのメモリサ
イズを変えることによって、周波数情報メモ川こオクタ
ーブ内の各音名にそれぞれ対応する１２個の周波数情報
Ｆを記憶させるだけで、全オクターブ（全鍵数分）に恒
る楽音波形を発生することができる。また、各オクター
ブ毎に確実に標本化定理を満足させることができるため
、この電子楽器では折り返しノイズのないクリアな音を
発生することができる。また、この電子楽器では各オク
ターブ毎に波形メモリを設ける必要があるが、各波形メ
モリのメモリサイズは音域が１オクターブ高くなる銭に
半分の大きさになるため最低オクターブのメモリサイズ
をＮとしても、Ｎ十季Ｎ＋章Ｎ＋‐‐‐＜がであり、従来の電子楽器と比較して高々２倍のメモリが
必要になるにすぎない。

尚、上記の実施例では各オクターブ毎に波形メモリを用
意し、押下鍵に属するオクターブに対応する１つの波形
メモリから楽音波形を読み出す様に構成したが、押下鍵
の属するオクターブに従って複数の波形メモリを読み出
す様に構成しても良い。

この場飴こは、例えば第６図に示す様に波形メモリ選択
回路１４を構成すれば良い。第６図において、オクター
ブ情報ＯＣＩが鍵盤回路１１から出力されると出力端子
Ｂ１，Ｂ２，Ｂ３の全てから論理値“１”が出力され、
波形メモリ１５，１６，１７の全てが読み出し可能にな
る。

また、オクターブ情報ＯＣ２が鍵盤回路１１から出力さ
れると出力端子Ｂ２，Ｂ３から論理値“１”が出力され
、波形メモリ１６，１７が読み出し可能になる。また、
オクターブ情報ＯＣ３が鍵盤回路１１から出力されると
出力端Ｂ３から論理値“１”が出力され、波形メモリ１
７が読み出し可能になる。この様にして読み出し可能に
された各波形メモリ１５〜１７は、累算器ｑＦ‘こよ
って読み出され楽音波形ＭＷｉを出力する。

その後加算器１８でＺＭＷｉの形に合成され、乗算器５
でェンベロープ波形ＥＶと乗算された後サウンドシステ
ム７から発音される。また、上記した様に、オクターブ
城に応じて複数の波形メモリを読み出す場合には、各波
形メモリから出力される楽音波形を加算器１８で単に加
算するだけでなく、各波形メモリから出力される楽音波
形ＭＷｉに時間変化するパラメータ信号Ｐｉ（ｔ）を秦
算して重み付けした後加算することにより、種々の異な
る音色の楽音を発生することができる。

尚、以上の説明では１オクターブを１つの音域として説
明したが、この発明はこれに限定されるものではなく、
オクターブ以外の他の音域を用いても良いことは言うま
でもない。

また電子楽器が３オクターブに恒る３６の鍵を有するも
のとして説明したが、この発明はこれに限定されるもの
ではなく５オクターブ、６オクターブに恒つてる鍵を有
していても良い。更に、第３図に示した実施例では波形
メモリ選択回路１４の各出力端子Ｂ１，Ｂ２，Ｂ３をそ
れぞれ波形メモリー５，１６，１７の制御端子ＣＩに接
続して１つの波形メモリを読み出し可能にしたが、この
発明はこれに限定されるものではなく、各波形メモリ１
５，１６，１７の出力側にそれぞれゲート回路を設け、
このゲート回路の開閉を波形メモリ選択回路１４で制御
する様に構成しても良い。

以上の説明から明らかな様にこの発明によれば、音域に
より音色の変化する楽音が得られ、更に各音域で標本化
定理を満足する様にしたため低音で倍音数が多く高音で
倍音数の少ない楽音が得られる。

更に、発生楽音に折り返しノイズが含まれないためクリ
アな楽音を発生することができる。また、従来の電子楽
器と比較して、メモリ容量もさほど増加することなく実
現できる利点を有する。

【図面の簡単な説明】

第１図Ａは従来の電子楽器の１例を示すブロック図、第
１図Ｂはェンベロープ波形の１例を示す波形図、第２図
Ａ，Ｂはこの明細書に添附する図面で使用するアンド回
路とオア回路の記号を示す説明図、第３図はこの発明の
１実施例を示すブロック図、第４図は第３図に示した実
施例で用いる鍵盤回路１１の１例を示す回路図、第５図
は第３図に示す実施例の累算器１３の出力側と波形メモ
リー５，１６，１７のそれぞれの入力端子Ｃ２との結線
図、第６図はこの第３図に示した実施例の波形メモリ選
択回路１４の変更例を示す回路図である。１，１１・・・・・・鍵盤回路、２，１２・・・・・・
周波数情報メモリ、３，１３…・・・累算器、４，１５
，１６，１７・・・・・・波形メモリ、５・…・・乗算
器、６・・・・・・ェンベロープ波形発生器、７・・・
・・・サウンドシステム、１４・・・・・・波形メモリ
選択回路、１８……加算器。第１図Ａ第１図Ｂ第２図第５図第６図第３図第４図

Claims

【特許請求の範囲】１互いに異なるメモリサイズを有する複数の波形メモ
リと；押下鍵の属する音域に従つて、上記複数の波形
メモリ群のうち少くとも１つの波形メモリを読み出し可
能にする波形メモリ選択回路と；上記波形メモリ選択
回路により読み出し可能にされた波形メモリを読み出す
ため、各音域内の音名に従つて押下鍵に対応したアドレ
ス信号を発生するアドレスジエネレータと；を含んでな
る電子楽器。２互いに異なるメモリサイズを有する複数の波形メモ
リと；上記複数の波形メモリを読み出すため、各音域
内の音名に従つて押下鍵に対応したアドレス信号を発生
するアドレスジエネレータと；押下鍵の属する音域に
従つて、上記複数の波形メモリから読み出される楽音波
形群のうち少くとも１つの楽音波形を選択する波形メモ
リ選択回路と；を含んでなる電子楽器。３前記音域がオクターブにより区分されている特許請
求の範囲第１項記載の電子楽器。４前記音域がオクターブにより区分されている特許請
求の範囲第２項記載の電子楽器。５各オクターブ毎に１つの波形メモリが設けられてい
る特許請求の範囲第１項記載の電子楽器。６各オクターブ毎に１つの波形メモリが設けられてい
る特許請求の範囲第２項記載の電子楽器。７波形メモリのメモリサイズが１オクターブ高くなる
毎に１／２倍になり；更に、それぞれの波形メモリに
対するアドレス信号を、前記アドレスジエネレータが出
力する最低オクターブ用のアドレス信号の下位ビツトを
用いて形成するようにした特許請求の範囲第５項記載の
電子楽器。８波形メモリのメモリサイズが１オクターブ高くなる
毎に１／２になり；更に、それぞれの波形メモリに対
するアドレス信号を、前記アドレスジエネレータが出力
する最低オクターブ用のアドレス信号の下位ビツトを用
いて形成するようにした特許請求の範囲第６項記載の電
子楽器。