JP2699886B2 - 楽音制御情報発生装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】この発明は、記憶装置に記憶した
楽音制御波形に基づき、簡単な構成によって多様な変化
態様で楽音制御情報を発生することができるようにした
楽音制御情報発生装置に関する。 【０００２】 【従来の技術】メモリに記憶したエンベロープ波形に基
づき、その記憶内容よりも精度の良い滑らかなエンベロ
ープ波形を発生するようにした従来技術としては、例え
ば特開昭５８−２００２９７号公報に示されたものがあ
る。この従来技術においては、メモリから読み出したエ
ンベロープ波形信号のサンプル値を直線補間することに
より、滑らかに変化するエンベロープサンプルを得るよ
うにしている。 【０００３】 【発明が解決しようとする問題点】しかし、上記従来技
術のように、メモリから読み出した制御波形を補間する
のみの方式では、記憶内容よりも精度の良い滑らかな制
御波形を得ることができるにしても、得られる制御波形
の変化態様はメモリに記憶した波形に一義的に規定され
てしまい、変化に乏しいものであった。また、この制御
波形の変化態様を多様にしようとするには、メモリに各
変化態様に対応する波形を夫々記憶しなければならず、
その分記憶容量が増すという不都合もあった。 【０００４】この発明は上述の点に鑑みてなされたもの
で、多様な変化態様からなる楽音制御情報を、簡単な構
成によって、すなわち、比較的少ない記憶容量の記憶デ
ータを用いて、発生することができるようにした楽音制
御情報発生装置を提供しようとするものである。 【０００５】 【課題を解決するための手段】 この発明に係る楽音制
御情報発生装置は、楽音制御波形の立上り部、持続部及
び立下り部に関する複数のサンプル点のデータを記憶す
る記憶手段と、楽音発生指示に対応して前記立上り部に
関する複数サンプル点のデータを前記記憶手段から順次
読み出し、続いて前記持続部に関する複数サンプル点の
データを前記記憶手段から順次繰返し読み出し、楽音発
生終了に対応して前記立下り部に関する複数サンプル点
のデータを前記記憶手段から順次読み出す読出し手段
と、前記持続部に関する複数サンプル点のデータとして
繰返し読み出す範囲を所定波形において指定するもので
あって、発生すべき楽音の音高あるいは音色に応じて該
所定波形の異なる範囲を該繰返し読み出す範囲として指
定する繰返し読出し制御手段と、前記記憶手段から読み
出されたサンプル点データを少なくとも２つのサンプル
点間で補間し、その補間結果を楽音制御情報として出力
する補間手段とを具えたものである。 【０００６】上記構成と後述する実施例との対応を示す
と、記憶手段がメモリ１３，１４，３３，３４，４３，
４４，５３，５４に、読出し手段がアドレス発生器１
６，１７，４６，４７に、繰返し読出し制御手段がプリ
セットアドレスデータ発生器２０に、補間手段が補間回
路１８に、夫々対応している。 【０００７】 【作用】 記憶手段には、任意の楽音制御波形の立上り
部、持続部及び立下り部に関する複数のサンプル点のデ
ータが記憶されている。楽音の発生が指示されると、立
上り部に関する複数サンプル点のデータが該記憶手段か
ら順次読み出され、続いて持続部に関する複数サンプル
点のデータが順次繰返し読み出される。このとき、繰返
し読出し制御手段によって、該持続部に関する複数サン
プル点のデータとして繰返し読み出す範囲として、発生
すべき楽音の音高あるいは音色に応じて所定波形の界な
る範囲が指定される。こうして、音高あるいは音色に応
じて繰返し読み出し範囲が変更制御され、該範囲の繰返
しの結合からなる持続部全体の制御波形の変化態様が、
楽音の音高あるいは音色に応じて随時変更されることに
なる。 【０００８】従って、この発明によれば、楽音制御波形
の持続部において、発生すべき楽音の音高あるいは音色
に応じて適切に変更制御される多様な変化態様からなる
楽音制御情報を発生することができる。この場合、前記
所定波形として記憶手段に記憶する持続部の複数サンプ
ル点データは一セットであってよく、その繰返し読出し
範囲を変更制御することにより、結果的に得られる持続
部全体の制御波形の変化態様が多様なものとなる。従っ
て、多様な変化態様からなる楽音制御情報を、簡単な構
成によって、すなわち、比較的少ない記憶容量の記憶デ
ータを用いて発生することができる、という優れた効果
を奏する。加えて、補間手段による補間によって、記憶
データに比べて精度の良い滑らかな波形からなる楽音制
御情報を発生することができる。 【０００９】 【実施例】以下添付図面を参照してこの発明の一実施例
につき詳細に説明しよう。図１において、発生すべき楽
音の音高を指定する手段として鍵盤１０が用いられ、こ
の鍵盤１０における押鍵、離鍵がキーコーダ１１で検出
され、押圧鍵を示すキーコードＫＣとこのキーコードＫ
Ｃに対応する鍵の押圧が持続しているか否かを示すキー
オン信号ＫＯＮが該キーコーダ１１から出力される。 【００１０】ピッチ情報発生回路１２は、時間的にピッ
チが変化する楽音に関して時間軸上で設定された複数の
サンプル点における該楽音のピッチ情報を発生するもの
である。楽音の発音開始から終了に至るまでのピッチの
時間的変化の一例を示したものが図２の（ｂ）であり、
同図（ａ）は該楽音の振幅エンベロープの一例を示す。
便宜上、（ｂ）に示すピッチ変化のカーブと（ａ）に示
す振幅エンベロープのカーブが類似しているように描い
たが、必ずしも類似するとは限らない。しかし、楽音の
立上り部（アッタク部）では一般的にピッチ変動が激し
く、接続部（サステイン部）ではその楽音の基準ピッチ
付近で概ね安定し、立上り部（ディケイ部）では再びピ
ッチ変動が見られる。勿論、ビブラート等のピッチ変調
効果がかかる場合は持続部においてもそのような効果に
見合ったピッチ変動が見られる。 【００１１】自然楽器等から実際に発生された楽音のピ
ッチを分析し、時間軸上で設定された複数のサンプル点
におけるピッチ情報を夫々求める。図２（ｂ）の黒点は
そのような各サンプル点におけるピッチを示している。
こうして求めたピッチ情報をピッチ情報発生回路１２内
の記憶手段に記憶し、楽音を発生すべきときに、各サン
プル点のピッチ情報を時間経過に従って読み出すように
する。なお、このサンプル点は時間的にある程度の幅が
あるものである。 【００１２】ピッチ情報発生回路１２は、上述のような
記憶手段として立上り部及び持続部ピッチデータメモリ
１３と立下り部ピッチデータメモリ１４を含んでいる。
立上り部及び持続部ピッチデータメモリ１３は、楽音の
立上り部における複数のサンプル点のピッチデータを記
憶したものである。立下り部ピッチデータメモリ１４
は、楽音の立下り部における複数のサンプル点のピッチ
データを記憶したものである。この例の場合、メモリ１
３，１４に記憶されるピッチデータは、楽音の周波数に
対応する数値データであり、例えば周波数ナンバと言わ
れるようなものである。メモリ１３，１４ではこのよう
な複数サンプル点のピッチデータを鍵盤１０の各鍵に対
応する各音高毎に夫々記憶しており、更に選択可能な音
色種類毎に記憶している。 【００１３】メモリ１３，１４には３種類のアドレス信
号が入力される。１つは音色セレクタ１５から与えられ
る音色選択情報ＴＣであり、もう１つはキーコーダ１１
から与えられるキーコードＫＣであり、もう１つはアド
レス発生器１６，１７から与えられる時間的に変化する
サンプル点アドレス信号である。音色選択情報ＴＣによ
って選択された音色に対応するピッチデータのグループ
を選択し、キーコードＫＣによって押圧鍵の音高に対応
する基準ピッチを持つ複数サンプル点のピッチデータを
選択し、サンプル点アドレス信号によって各サンプル点
のピッチデータを時間経過に従って順次読み出す。 【００１４】立上り部及び持続部ピッチデータメモリ１
３のためのアドレス発生器１６はキーオン信号ＫＯＮに
よって鍵押圧が持続している間可能化され、サンプル点
アドレス信号を所定のサンプリング時間間隔で順次発生
する。アドレス発生器１６は例えばプリセット型のカウ
ンタであり、キーオン信号ＫＯＮが“１”に立上がった
ときから所定のクロック信号（図示せず）のカウントを
開始し、そのカウント内容をサンプル点アドレス信号と
して出力する。アドレス発生器１６から発生されたアド
レス信号のうち所定の上位ビットＭＡがサンプル点アド
レス信号としてメモリ１３に入力され、それよりも下位
ビットＬＡが補間アドレス信号として補間回路１８に与
えられる。また、上位ビットＭＡすなわちサンプル点ア
ドレス信号は最終アドレス検出回路１９に与えられ、持
続部の最後のサンプル点アドレスになったか否かが検出
される。持続部の最後のサンプル点アドレスになったと
き検出回路１９からアドレス発生器１６にプリセットパ
ルスが与えられ、プリセットアドレスデータ発生器２０
から発生された所定のプリセットアドレスデータをアド
レス発生器１６にプリセットする。このプリセットアド
レスデータは、例えば持続部の最初のサンプル点アドレ
スであってもよいし、あるいは持続部における任意のサ
ンプル点アドレスであってもよい。アドレス発生器１６
はプリセットされたアドレス値からアドレス信号の発生
を再開する。従って、プリセットアドレスデータはアド
レス信号の繰返し開始アドレスを指示することになる。 【００１５】以上の構成により、押鍵に応じてキーオン
信号ＫＯＮが“１”に立上がると、アドレス発生器１６
は、最初に立上り部の複数サンプル点のアドレス信号を
順次発生し、次いで持続部の複数サンプル点のアドレス
信号を順次発生し、次いで持続部の最終アドレスに達す
るとプリセットアドレス（繰返し開始アドレス）に戻
り、このプリセットアドレスから最終アドレスまでの変
化を繰返す。これに応じて、メモリ１３からは、始めに
立上り部の複数サンプル点のピッチデータが順次読み出
され、次いで持続部の複数サンプル点のピッチデータが
順次読み出され、次いで持続部における繰返し部分（プ
リセットアドレスと最終アドレスの間）の複数サンプル
点のピッチデータが繰返し読み出される。離鍵に応じて
キーオン信号ＫＯＮが“０”に立下ると、アドレス発生
器１６は不能化され、アドレス信号の発生を中止する。
従って、持続部のピッチデータの読み出しが一通り完了
する前に離鍵された場合は、上述のような繰返し読み出
しは行われない。すなわち、上述のような持続部の所定
の繰返し部分の複数サンプル点のピッチデータの繰返し
読出し制御は、鍵押圧持続時間がメモリ１３に記憶され
た立上り部及び持続部の時間長よりも長いときに行われ
る。なお、繰返し部分の幅を決定するプリセットアドレ
スデータはプリセットアドレスデータ発生器２０から発
生されるが、図示のようにキーコードＫＣあるいは音色
選択情報ＴＣを該発生器２０に入力し、これらのデータ
ＫＣ，ＴＣに応じて異なるプリセットアドレスデータを
発生するようにするとよい。 【００１６】立下り部ピッチデータメモリ１４のための
アドレス発生器１７はキーオン信号ＫＯＮを反転した信
号によって離鍵時に可能化され、サンプル点アドレス信
号を所定のサンプリング時間間隔で順次発生する。アド
レス発生器１７は例えばカウンタから成り、キーオン信
号ＫＯＮが“０”に立下ったときから所定のクロック信
号（図示せず）のカウントを開始し、そのカウント内容
をサンプル点アドレス信号として出力する。アドレス発
生器１７から発生されたアドレス信号のうち所定の上位
ビットＭＡがサンプル点アドレス信号としてメモリ１４
に入力され、それよりも下位ビットＬＡが補間アドレス
信号として補間回路１８に与えられる。 【００１７】以上の構成により、離鍵に応じてキーオン
信号ＫＯＮが“０”に立下ると、アドレス発生器１７は
立下り部の複数サンプル点のアドレス信号を順次発生
し、これに応じてメモリ１４からは立下り部の複数サン
プル点のピッチデータが順次読み出される。なお、アド
レス発生器１７は、その出力アドレス信号（カウント内
容）がメモリ１４の最終アドレスに対応にした所定値に
達した後は出力アドレス信号の変化を停止して（カウン
ト動作を停止して）該所定値を維持する。 【００１８】セレクタ２１のＡ入力にはメモリ１３から
読み出されたピッチデータが与えられ、Ｂ入力にはメモ
リ１４から読み出されたピッチデータが与えられる。ま
た、セレクタ２２のＡ入力にはアドレス発生器１６から
発生されたアドレス信号の所定の下位ビットＬＡ（つま
り補間アドレス信号）と上位ビットＭＡの最下位ビット
ＭＬＳＢ（つまりＭＬＳＢは下位ビットＬＡの１ビット
上の重みである）とが与えられ、Ｂ入力にはアドレス発
生器１７から発生されたアドレス信号の所定の下位ビッ
トＬＡと上位ビットＭＡの最下位ビットＭＬＳＢとが与
えられる。両セレクタ２１，２２は、キーオン信号ＫＯ
Ｎが“１”のときＡ入力を選択し、“０”のときＢ入力
を選択する。 【００１９】従って、押鍵中はメモリ１３から読み出さ
れた立上り部及び持続部の複数の順次サンプル点のピッ
チデータがセレクタ２１で選択されて補間回路１８のデ
ータ入力に与えられると共に、そのピッチデータを読み
出すために用いたサンプル点アドレス信号（つまりＭ
Ａ）の最下位ビットＭＬＳＢとそれよりも下位に位置す
る補間アドレス信号（つまりＬＡ）とがセレクタ２２で
選択されて補間回路１８の補間アドレス入力に与えられ
る。反対に、離鍵されると、メモリ１４から読み出され
た立下り部の複数の順次サンプル点のピッチデータがセ
レクタ２１で選択されて補間回路１８のデータ入力に与
えられると共に、そのピッチデータを読みだすために用
いたサンプル点アドレス信号（つまりＭＡ）の最下位ビ
ットＭＬＳＢとそれよりも下位に位置する補間アドレス
信号（つまりＬＡ）とがセレクタ２２で選択されて補間
回路１８の補間アドレス入力に与えられる。 【００２０】補間アドレス信号（ＬＡ）はサンプル点ア
ドレス信号（ＭＡ）の下位に位置するため、この補間ア
ドレス信号の値が一巡する毎にサンプル点アドレス信号
が１サンプル点アドレスだけ進む。例えば、補間アドレ
ス信号（ＬＡ）ビット数が３ビットであるとすると、補
間アドレス値は０〜７の値をとり、０から７まで８回変
化する毎にサンプル点アドレスは１進む。従って、隣接
する２つのサンプル点間が８個の補間アドレスによって
分割される。また、明らかなように、サンプル点アドレ
ス信号（ＭＡ）の最下位ビットＭＬＳＢはサンプル点ア
ドレスの変化タイミングを示している。つまり、このＭ
ＬＳＢの値が“１”または“０”に変化する毎にサンプ
ル点アドレスの値も変化する。 【００２１】補間回路１８は、ピッチ情報発生回路１２
からセレクタ２１を介して順次与えられる各サンプル点
のピッチデータを隣接する２つのサンプル点間で補間す
るためのものであり、その補間アドレスはセレクタ２２
から与えられる補間アドレス信号（ＬＡ）によって指定
される。補間回路１８の回路構成それ自体は周知のもの
を適宜に用いてもよいが、図３を参照して補間回路１８
の一例につき説明する。 【００２２】縦続接続された２つのレジスタ２３，２４
は隣接する２つのサンプル点のピッチデータを一時記憶
するものであり、セレクタ２１（図１）から与えられた
ピッチデータがレジスタ２３に入力される。変化検出回
路２５はサンプル点アドレス信号（ＭＡ）の最下位ビッ
トＭＬＳＢの値が“１”から“０”にあるいはその逆に
変化したことを検出し、レジスタ２３，２４にロードパ
ルスを与える。レジスタ２３の出力はレジスタ２４に入
力され、レジスタ２３には新しいサンプル点のピッチデ
ータが入力される。従って、サンプル点が切換わる毎に
レジスタ２３，２４の内容が更新され、現サンプル点と
それに隣接する１つの前のサンプル点のピッチデータが
レジスタ２３，２４に常にストアされている。 【００２３】レジスタ２４にストアされた古い方のサン
プル点のピッチデータは演算回路２６のＡ入力に与えら
れ、レジスタ２３にストアされた新しい方のサンプル点
のピッチデータは演算回路２６のＢ入力に与えられる。
演算回路２６は所定の補間演算式、例えば、 Ｙ＝Ａ・（／Ｘ）＋Ｂ・Ｘ を実行して、Ａ，Ｂ間を補間係数Ｘによって補間した値
Ｙを求めるためのものである。なお、上記式で、（／
Ｘ）は、Ｘの反転信号を示す表記（つまりＸバー）とし
て便宜上使用した。補間係数Ｘは１０進数の０から１ま
で変化する小数値であり、例えば補間アドレス信号（Ｌ
Ａ）を小数の重みづけでそのまま使用するが、点数で示
すように補間係数発生回路２７を設け、任意の関数特性
で補間係数を発生するようにしてもよい。以上の構成に
より、補間回路１８の出力として、隣接する２サンプル
点間のピッチデータを適宜の補間特性で補間した精度の
良いピッチデータが得られる。 【００２４】図１に戻り、補間回路１８から出力された
補間済みのピッチデータは、位相データ発生回路２８に
入力される。位相データ発生回路２８は、与えられたピ
ッチデータに対応する周波数で変化する瞬時位相データ
を逐次発生する。例えばピッチデータが前述のような周
波数ナンバである場合、この周波数ナンバを繰返し加算
又は減算することによりその周波数ナンバに対応するレ
ートで変化する瞬時位相データを発生する。トーンジェ
ネレータ２９は位相データ発生回路２８から与えられる
瞬時位相データに従ってディジタル楽音信号を発生す
る。このトーンジェネレータ２９には、発生すべき楽音
信号の振幅エンベロープを制御するためにキーオン信号
ＫＯＮが与えられ、また、音色設定のために音色選択情
報ＴＣも与えられる。 【００２５】トーンジェネレータ２９で発生されたディ
ジタル楽音信号はディジタル／アナログ変換器３０でア
ナログ信号に変換された後、サウンドシステム３１に与
えられる。こうして発生される楽音信号のピッチは、メ
モリ１３，１４に記憶されたピッチデータの時間的ピッ
チ変化パターンに追従して時間的に変化するものであ
り、しかもメモリ１３，１４に記憶されたピッチデータ
そのものでなくこれらのピッチデータのサンプル点間を
補間して得られたピッチデータに基づきピッチ設定され
たものであるため、精度の良いピッチ変化特性を示す。 【００２６】図４はこの発明の他の実施例を示すもの
で、図１のピッチ情報発生回路１２及び補間回路１８と
置換される部分のみを図示している。基準ピッチデータ
発生回路３２は、キーコーダ１１（図１）から与えられ
るキーコードＫＣに応じて押圧鍵の音高に対応する基準
ピッチデータを発生するものである。この基準ピッチと
は、その音高に対応する公称ピッチのことであり、時間
的には変化しないものである。基準ピッチデータ発生回
路３２は、例えば、前述のような周波数ナンバを各鍵に
対応して予め記憶したテーブル若しくはメモリから成る
もの、あるいはそのような周波数ナンバを１２音名に対
応して記憶したテーブル若しくはメモリとそこから読み
出した音名周波数ナンバを押圧鍵のオクターブに応じて
シフトするシフト回路とから成るもの、など適宜の構成
であってよい。 【００２７】立上り部及び持続部のための変動ピッチデ
ータメモリ３３は、図１のピッチデータメモリ１３と同
様に立上り部及び持続部における複数サンプル点のピッ
チに関連するデータを記憶するためのものであるが、ピ
ッチデータそのものではなく、基準ピッチに対する楽音
ピッチの変動分を示す変動ピッチデータ（つまり基準ピ
ッチに対するピッチずれデータ）を記憶する。立下り部
のための変動ピッチデータメモリ３４も同様であり、図
１のピッチデータメモリ１４と同様に立下り部の複数サ
ンプル点のピッチに関連するデータを記憶するためのも
のであるが、ピッチデータそのものではなく、基準ピッ
チに対する楽音ピッチの変動分を示す変動ピッチデータ
を記憶する。 【００２８】メモリ３３，３４では、複数サンプル点の
変動ピッチデータを各鍵に対応する各音高毎に記憶して
いてもよいし、あるいは複数鍵から成る鍵域（音域）毎
に記憶していてもよい。各音高の基準ピッチそれ自体は
基準ピッチデータ発生回路３２から発生された基準ピッ
チデータによって設定されるため、変動ピッチデータに
よって設定されるため、変動ピッチデータを特に個々の
音高別に準備せずに複数音高から成る音域内で共用する
ようにしても不都合のないピッチ変動制御を行うことが
できる。 【００２９】図４において、図１で付された符号と同一
符号が付されたアドレス発生器１６，１７、補間回路１
８、その他の回路１９〜２２は同一構成、同一機能のも
のである。但し、補間回路１８は、隣接する２サンプル
点間で変動ピッチデータを補間し、補間によって得られ
た精度の良い変動ピッチデータを出力する。加算器３５
は基準ピッチデータを変動ピッチデータによって変調す
るためのものである。この場合、変動ピッチデータは、
基準ピッチデータに対する差で表現されているものとし
ているので、この差の分だけ基準ピッチデータを変調す
るために加算器３５（又は減算器でもよい）が用いられ
ている。すなわち、加算器３５には、基準ピッチデータ
回路３２から発生された基準ピッチデータと補間回路１
８から出力された補間済みの変動ピッチデータとが入力
されており、両データを加算することによりピッチ変動
分によって基準ピッチを変調したピッチデータが得られ
る。変調されたピッチデータは位相データ発生回路２８
（図１）に与えられる。こうして、トーンジェネレータ
２９（図１）からは変調されたピッチデータに対応する
ピッチを有する楽音信号が発生される。 【００３０】なお、補間回路１８から出力された変動ピ
ッチデータによる基準ピッチの変調は、基準ピッチデー
タに基づき楽音信号を発生した後にこの楽音信号に対し
て行ってもよい。また、補間回路１８による補間は、図
４のように変動ピッチデータに関して行わずに、基準ピ
ッチデータを変動ピッチデータによって変調した後で行
うようにしてもよい。その場合は、図４の加算器３５と
補間回路１８の位置が図５のように入れ換わる。この場
合、基準ピッチデータ発生回路３２と加算器３５及びメ
モリ３３，３４及びその関連回路を含む部分１２’が図
１のピッチ情報発生回路１２に置換し得る構造となる。 【００３１】なお、加算器３５は乗算器等に変更しても
よい。乗算器にした場合、変動ピッチデータは基準ピッ
チに対するピッチずれを比で表現するものとする（ピッ
チ変動なしのとき「１」）。メモリ３３、３４において
変動ピッチデータを音域毎に記憶した場合はこのデータ
の表現形式は上述のように比で表現するのがよい。何故
ならば、変動ピッチデータと基準ピッチデータとの乗算
によって得られたピッチデータに基づく楽音信号におい
ては、基準ピッチの音高に係りなく、基準ピッチからの
ピッチずれのセント値が一定となるからである。 【００３２】図６はこの発明の更に他の実施例を示すも
ので、図１のピッチ情報発生回路１２及び補間回路１８
と置換される部分のみを図示している。図６において１
点鎖線３６で囲った部分は図４に示されたものと類似の
構成から成っており、ほぼ同一構成、同一機能の回路１
８〜２２、３２、３５は同一符号を用いている。 【００３３】立上り部及び持続部のための変動ピッチデ
ータメモリ４３、及び立下り部のための変動ピッチデー
タメモリ４４は、図４のメモリ３３、３４と同様に、立
上り部及び持続部あるいは立下り部の複数サンプル点の
変動ピッチデータを記憶するものであるが、３３、３４
がリードオンリーメモリ（ＲＯＭ）であったのに対し、
４３、４４は読み書き可能なメモリ（ＲＡＭ）から成る
点が異なる。また、読み書きの制御を行うために、アド
レス発生器４６、４７の構成も図１、図４のアドレス発
生器１６、１７とは幾分異なっている。 【００３４】音声若しくは楽音等の外部音をピックアッ
プし、電気信号に変換するためにマイクロフォン３７が
設けられている。マイクロフォン３７を介して入力され
た外部音信号はアナログ／ディジタル変換器３８でディ
ジタル信号に変換され、データバッファメモリ３９に一
時記憶されると共にエンベロープレベル検出回路４０に
入力される。データバッファメモリ３９に記憶された外
部音信号はピッチ検出回路４１に与えられる。 【００３５】ピッチ検出回路４１は、入力された外部音
信号のピッチを時間軸上で設定された複数のサンプル点
に関して夫々検出するものであり、ピッチ検出法として
は、ケプストラム法あるいは高速フーリエ変換等公知の
手法を用いることができる。こうして検出されたサンプ
ル点毎のピッチデータは引算器４２に入力される。引算
器４２の他の入力には基準ピッチデータ発生回路３２か
ら発生された基準ピッチデータが与えられる。引算器４
２では基準ピッチデータと外部音信号の各サンプル点毎
のピッチデータとの差を求め、この差を変動ピッチデー
タとしてメモリ４３、４４のデータ入力ＤＩに与える。 【００３６】エンベロープレベル検出回路４０は、入力
された外部音信号のエンベロープレベルを検出するもの
であり、検出したエンベロープレベルを示すデータをエ
ンベロープ状態検出回路４５に与える。エンベロープ状
態検出回路４５は、検出されたエンベロープレベルデー
タに基づき、入力された外部音信号の立上り部及び持続
部並びに立下り部を検出し、立上り部及び持続部に対応
して信号Ｓ１を出力し、立下り部に対応して信号Ｓ２を
出力する。例えば検出されたエンベロープレベルが図７
のようであるとすると、同図に示すような関係で信号Ｓ
１及びＳ２を発生する。すなわち、エンベロープレベル
の立上りに対応して信号Ｓ１を“１”に立上げ、エンベ
ロープレベルの平坦部が続いた後の該レベルの立下りに
対応して信号Ｓ２を“１”に立上げると共に信号Ｓ１を
“０”に立下げ、その後エンベロープレベルが零になっ
たとき信号Ｓ２を“０”に立下げる。信号Ｓ１は立上り
部及び持続部用の変動ピッチデータメモリ４３の読み書
き制御入力Ｗ／Ｒに入力される。信号Ｓ２は立下り部用
の変動ピッチデータメモリ４４の読み書き制御入力Ｗ／
Ｒに入力される。メモリ４３、４４は該入力Ｗ／Ｒに加
わる信号が“１”のとき書込みモードとなり、“０”の
とき読出しモードとなる。 【００３７】立上り部及び持続部用のアドレス発生器４
６の制御入力にはキーオン信号ＫＯＮと前記信号Ｓ１が
与えられる。アドレス発生器４６は、キーオン信号ＫＯ
Ｎが“１”に立上ったとき読出し用のアドレス信号の発
生を開始し、信号Ｓ１が“１”に立上ったとき書込み用
のアドレス信号の発生を開始する。立下り部用のアドレ
ス発生器４７の制御入力にはキーオン信号ＫＯＮを反転
した信号と前記信号Ｓ２が与えられる。アドレス発生器
４７は、キーオン信号ＫＯＮが“０”に立下ったとき読
出し用のアドレス信号の発生を開始し、信号Ｓ２が
“１”に立上ったとき書込み用のアドレス信号の発生を
開始する。アドレス発生器４６，４７から発生されたア
ドレス信号の所定の上位ビットＭＡは上述の通りサンプ
ル点アドレス信号としてメモリ４３，４４に入力され、
所定の下位ビットＬＡは補間アドレス信号としてセレク
タ２２を介して補間回路１８に与えられる。 【００３８】メモリ４３，４４の音高アドレス入力には
キーコーダ１１（図１）から出力されたキーコードＫＣ
が与えられる。メモリ４３，４４の各音高に対応して複
数サンプル点の変動ピッチデータを記憶し得るようにな
っている。メモリ４３，４４への変動ピッチデータの書
込みは次のようにして行われる。 【００３９】まず、鍵盤１０（図１）で所望の音高に対
応する鍵を押圧し、この押圧を持続しながらこの押圧鍵
の音高に近いピッチの自然楽器音あるいは人声音等の外
部音をマイクロフォン３７から入力する。押圧された鍵
に対応するキーコードＫＣが基準ピッチデータ発生回路
３２に与えられ、該押圧鍵に対応する基準ピッチデータ
が発生されて引算器４２に入力される。一方、入力され
た外部音の各サンプル点毎のピッチがピッチ検出回路４
１で検出され、検出されたピッチデータが引算器４２に
入力される。同時に、入力された外部音信号のエンベロ
ープレベルが検出され、これに基づき立上り部及び接続
部においては信号Ｓ１がエンベロープ状態検出回路４５
から出力される。これによりメモリ４３が書込みモード
となると共にアドレス発生器４６が書込み用アドレス信
号を発生し、引算器４２から出力された基準ピッチデー
タと外部音のピッチデータとの差が変動ピッチデータと
して各サンプル点毎にメモリ４３に書込まれる。このと
き、これらの複数サンプル点の変動ピッチデータを書込
むべき音高アドレスはキーコードＫＣによって指定され
る。入力された外部音信号が立下り部になると、信号Ｓ
１に代って信号Ｓ２が発生され、メモリ４４が書込みモ
ードとなると共にアドレス発生器４７が書込み用アドレ
ス信号を発生する。これにより、立下り部における外部
音のピッチデータと基準ピッチデータとの差が変動ピッ
チデータとして各サンプル点毎にメモリ４４に書込まれ
る。外部音の入力を終了し、鍵を離鍵することにより、
書込みが終了する。 【００４０】以上のような手順で、鍵盤１０の各鍵に関
して、立上り部から立下り部に至る複数サンプル点の変
動ピッチデータを外部音入力に基づきメモリ４３，４４
に書込む。こうして、所望のピッチ変動態様を実現する
複数サンプル点の変動ピッチデータを自由にメモリ４
３，４４に記憶させることができ、ピッチ変動の態様を
自由に設定することができる。メモリ４３，４４に記憶
した変動ピッチデータの読出し及び補間回路１８による
補間動作は図１、図４について説明したのと同様に行わ
れる。 【００４１】図８は図６と同様に外部音を入力してその
ピッチ変動情報を記憶するものであるが、図６では各音
高毎にそれに対応する外部音を入力してピッチ変動情報
を記憶したのに対して、図８では外部音を１音だけ入力
し、これに基づき記憶したピッチ変動情報を各音高に共
通に用いるようにしている。 【００４２】ピッチ検出回路４１で検出された外部音の
ピッチデータは近似基準ピッチデータ発生回路４８に入
力さると共にセント値算出回路４９に入力される。近似
基準ピッチデータ発生回路４８は、各音高に対応する複
数の基準ピッチのうち検出された外部音のピッチ（これ
をＦinで示す）に最も近いもの（これをＦｓで示す）を
選択し、その基準ピッチデータを発生する。セント値算
出回路４９は、検出されたＦinとそれに最も近似した基
準ピッチデータＦｓとに基づき該基準ピッチに対する外
部音のピッチのピッチずれを表わすセント値データを演
算する。すなわち、ピッチずれのセント値ΔＣは次式に
よって求められる。 1200 log₂(Ｆin／Ｆs)＝ΔＣ こうして求められた各サンプル点毎の基準ピッチに対す
る外部音のピッチずれのセント値データΔＣは、メモリ
５３、５４のデータ入力ＤＩに与えられる。 【００４３】立上り部及び持続部のための変動ピッチデ
ータメモリ５３及び立下り部のための変動ピッチデータ
メモリ５４は、図６のメモリ４３、４４と同様に、エン
ベロープ状態検出回路４５から与えられる信号Ｓ１、Ｓ
２によって読み書きモードが制御される。また、アドレ
ス発生器４６、４７も図６と同様に制御される。従っ
て、入力された外部音信号の立上り部及び持続部の期間
においてメモリ５３が書込みモードとされ、立上り部及
び持続部の複数サンプル点におけるピッチずれのセント
値データΔＣが変動ピッチデータとして該メモリ５３に
書込まれる。また、入力された外部音信号の立下り部の
期間においてはメモリ５４が書込みモードとされ、立下
り部の複数サンプル点におけるピッチずれのセント値デ
ータΔＣが変動ピッチデータとして該メモリ５４に書き
込まれる。メモリ５３、５４に記憶した変動ピッチデー
タの読出し及び補間回路１８による補間動作は図１、図
４について説明したのと同様に行われる。 【００４４】図８の場合、補間回路１８から出力される
補間済みの変動ピッチデータは、周波数表現又は周波数
比表現ではなく、セント値表現である。これに対して、
この変動ピッチデータによって変調しようとする基準ピ
ッチデータ発生回路３２から出力される基準ピッチデー
タは周波数表現（周波数ナンバ）である。そこで、この
セント値表現の変動ピッチデータを周波数表現に変換す
るためにセント／周波数データ変換回路５０が設けられ
る。このデータ変換回路５０は、補間回路１８から与え
られるセント値データΔＣ’を基準ピッチデータ発生回
路３２から与えられる基準ピッチデータの周波数Ｆsxに
応じて周波数表現のデータΔＦに変換する。すなわち、
この変換は次式に従って行われる。 〔２の(ΔC'/1200)乗〕・Ｆsx＝ΔＦ 【００４５】データ変換回路５０で周波数表現のデータ
ΔＦに変換された変動ピッチデータは加算器３５に与え
られ、押圧鍵に対応して基準ピッチデータ発生回路３２
から発生された基準ピッチデータを変調する。なお、セ
ント／周波数データ変換回路５０に代えてセント値を周
波数比データに変換する回路を用い、加算器３５を乗算
器等に置換えてもよい。 【００４６】なお、図６及び図８において、図５の例と
同様に補間回路１８を変調用加算器３５の後段に移して
もよい。また、図６及び図８の場合も、補間回路１８か
ら出力された変動ピッチデータによる基準ピッチの変調
は、基準ピッチデータに基づき楽音信号を発生した後に
この楽音信号に対して行ってもよい。また、図６におい
て、メモリ４３、４４には変動ピッチデータではなく、
図１のメモリ１３、１４に記憶したようなピッチデータ
それ自体を記憶するようにしてもよい。その場合は基準
ピッチデータ発生回路３２、加算器３５、引算器４２を
省略することができ、ピッチ検出回路４１で検出したピ
ッチデータをそのままメモリ４３、４４のデータ入力Ｄ
Ｉに与える。 【００４７】尚、ピッチデータ（ピッチ情報）は上述の
周波数ナンバのような位相増分値（あるいは位相減分
値）に限らず、分周値その他適宜のデータであってよ
く、要は発生すべき楽音の周波数を設定し得るデータで
あればよい。また、上記各実施例ではディジタル式の電
子楽器について示したが、アナログ式の電子楽器におい
てもこの発明を適用することができる。例えば、トーン
ジェネレータがアナログ式ミュージックシンセサイザか
ら成る場合は、図１、図４のピッチデータメモリ１３、
１４、変動ピッチデータメモリ３３、３４ではピッチデ
ータあるいは変動ピッチデータとしてアナログ電圧を記
憶するようにする。 【００４８】この発明は、図２(ｂ)に示したような楽音
の立上り部、持続部、立下り部に対応したピッチ変動特
性を持つものに限らず、他の如何なるピッチ変動特性の
実現のためにも適用することができる。勿論、ビブラー
ト、アタックピッチ、グライド等のピッチ変調効果を実
現する場合にも適用することができる。その場合、ピッ
チデータメモリ或いは変動ピッチデータメモリでは、実
現しようとするピッチ変調効果に適した内容のデータを
記憶すればよい。上記各実施例では単音発音の場合につ
いて説明しているが、複音発音の場合でも実施可能であ
る。その場合、ピッチデータメモリや補間回路などを複
数の楽音発生チャンネルの間で時分割共用するようにす
ればよい。 【００４９】なお、３つ以上のサンプル点のピッチ情報
を用いて補間を行うようにしてもよい。また、補間の対
象となる少なくとも２つのサンプル点は、隣接するサン
プル点に限らず、１つ置きあるいは２つ置き等、ある程
度離隔していてもよい。また、立上り部及び持続部のた
めのピッチデータメモリ（若しくは変動ピッチデータメ
モリ）と立下り部のためのピッチデータメモリ（若しく
は変動ピッチデータメモリ）、更には基準ピッチデータ
メモリ、はハード的に共通のメモリ装置であってもよ
い。その場合、メモリ領域毎に立上り部、持続部、立下
り部等のピッチデータ（若しくは変動ピッチデータ）を
記憶し、各メモリ領域からのデータの読出しは時分割的
に制御する。また、図６、図８の実施例は補間回路を省
略して実施することも可能である。 【００５０】 【発明の効果】 以上の通り、この発明によれば、楽音
制御波形の持続部に関する複数サンプル点のデータを順
次繰返し読み出す場合において、その繰返し読み出し範
囲として、発生すべき楽音の音高あるいは音色に応じて
所定波形の異なる範囲を指定するようにしたので、楽音
制御波形の持続部において、楽音の音高あるいは音色に
応じて適切に変更制御される多様な変化態様からなる楽
音制御情報を発生することができ、所定波形として記憶
手段に記憶する持続部の複数サンプル点データは限られ
ていても、その繰返し読出し範囲として異なる範囲を指
定して該繰返し読出し範囲を変更制御することにより、
結果的に得られる持続部全体の制御波形の変化態様が多
様なものとなるので、多様な変化態様からなる楽音制御
情報を、簡単な構成によって（すなわち、より少ない記
憶容量によって）発生することができる、という優れた
効果を奏する。加えて、読み出したサンプル点データを
補間することによって、記憶データに比べて精度の良い
滑らかな波形からなる楽音制御情報を発生することがで
きる。

【図面の簡単な説明】 【図１】この発明に係る電子楽器の一実施例を示すブロ
ック図。 【図２】（ａ）は発音開始から終了に至るまでの楽音振
幅の変化の一例を示す波形図であって、（ｂ）は（ａ）
に示すような楽音のピッチの時間的変化の一例を示すグ
ラフ。 【図３】図１における補間回路の一例を示すブロック
図。 【図４】この発明の他の実施例を示すブロック図であっ
て、図１のピッチ情報発生回路及び補間回路の部分と置
換されるべき部分を示す図。 【図５】図４の変更例を示すブロック図。 【図６】この発明の更に他の実施例を示すブロック図で
あって、図４と同様に図１の特定部分と置換されるべき
部分を示す図。 【図７】図６におけるエンベロープ状態検出回路の入出
力データの一例を示す波形図。 【図８】図６の変更例を示すブロック図。 【符号の説明】 １０ 鍵盤 １２ ピッチ情報発生回路 １３、１４ ピッチデータメモリ １６、１７、４６、４７ アドレス発生器 １８ 補間回路 ２０ プリセットアドレスデータ発生器 ２８ 位相データ発生回路 ２９ トーンジェネレータ ３２ 基準ピッチデータ発生回路 ３３、３４、４３、４４、５３、５４ 変動ピッチデー
タメモリ ３５ 基準ピッチ変調用の加算器 ３７ マイクロフォン ４０ エンベロープレベル検出回路 ４１ ピッチ検出回路 ４５ エンベロープ状態検出回路 ４８ 近似基準ピッチデータ発生回路

Claims (1)

1. (57)【特許請求の範囲】 １．楽音制御波形の立上り部、持続部及び立下り部に関
   する複数のサンプル点のデータを記憶する記憶手段と、 楽音発生指示に対応して前記立上り部に関する複数サン
   プル点のデータを前記記憶手段から順次読み出し、続い
   て前記持続部に関する複数サンプル点のデータを前記記
   憶手段から順次繰返し読み出し、楽音発生終了に対応し
   て前記立下り部に関する複数サンプル点のデータを前記
   記憶手段から順次読み出す読出し手段と、 前記持続部に関する複数サンプル点のデータとして繰返
   し読み出す範囲を所定波形において指定するものであっ
   て、発生すべき楽音の音高あるいは音色に応じて該所定
   波形の異なる範囲を該繰返し読み出す範囲として指定す
   る繰返し読出し制御手段と、 前記記憶手段から読み出されたサンプル点データを少な
   くとも２つのサンプル点間で補間し、その補間結果を楽
   音制御情報として出力する補間手段とを具えた楽音制御
   情報発生装置。 ２．前記読出し手段は、前記記憶手段における所定の繰
   返し開始アドレスから終了アドレスまでの範囲に記憶さ
   れたデータを繰返し読み出すことにより前記持続部に関
   するサンプル点データを繰返し読み出すものであり、前
   記繰返し読出し制御手段は、前記繰返し開始アドレスを
   前記発生すべき楽音の音高あるいは音色に応じて変更制
   御することにより前記繰返し読み出す範囲を指定するも
   のである請求項１に記載の楽音制御情報発生装置。