JPS6029228B2 - 半導体素子接続用テ−プ - Google Patents
半導体素子接続用テ−プInfo
- Publication number
- JPS6029228B2 JPS6029228B2 JP53018465A JP1846578A JPS6029228B2 JP S6029228 B2 JPS6029228 B2 JP S6029228B2 JP 53018465 A JP53018465 A JP 53018465A JP 1846578 A JP1846578 A JP 1846578A JP S6029228 B2 JPS6029228 B2 JP S6029228B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- adhesive
- wiring pattern
- semiconductor element
- device hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は電気絶縁性を有する樹脂材料から成る可榛性テ
ープ上に、所定形状の導体配線パターンを設けた半導体
素子接続用テープに関するものである。
ープ上に、所定形状の導体配線パターンを設けた半導体
素子接続用テープに関するものである。
半導体素子接続用テープの平面構造を第１図に断面構造
を第２図に示す。
を第２図に示す。
図において電気絶縁性の樹脂材料からなる可榛性テープ
１には該テープの送りを行なうための孔２および半導体
素子を接続するための孔３（以下この孔をデバイス孔と
よぶ）が穿孔されている。また該テープ上には所定形状
の導体配線パターン４が形成されている。該導体パター
ンは一般に、予め前記テープ上に塗布された接着剤５に
より銅箔を接着し、ホトェッチング法により形成される
。該テープと半導体素子６との接続は、テープ上に設け
た配線パターンの前記デバイス孔に突出した部分７（以
下これをインナーリードとよぶ）と半導体素子に設けた
突起電極８との位置合わせを行ない、熱圧着法、共晶法
などの方法により接続される。インナーリード７の一般
的な寸法は幅約１００ム長さ約１側であり、半導体素子
１個当りの本数は２０〜４０本である。
１には該テープの送りを行なうための孔２および半導体
素子を接続するための孔３（以下この孔をデバイス孔と
よぶ）が穿孔されている。また該テープ上には所定形状
の導体配線パターン４が形成されている。該導体パター
ンは一般に、予め前記テープ上に塗布された接着剤５に
より銅箔を接着し、ホトェッチング法により形成される
。該テープと半導体素子６との接続は、テープ上に設け
た配線パターンの前記デバイス孔に突出した部分７（以
下これをインナーリードとよぶ）と半導体素子に設けた
突起電極８との位置合わせを行ない、熱圧着法、共晶法
などの方法により接続される。インナーリード７の一般
的な寸法は幅約１００ム長さ約１側であり、半導体素子
１個当りの本数は２０〜４０本である。
ところが半導体素子の機能増加等により、電極数の多い
半導体素子を接続する場合には電極数に等しいインナー
リード７を設ける必要がある。そのためにはインナーリ
ード７の幅を小さくしなければならない。しかしインナ
ーリード７の長さは半導体素子の突起電極の位置などの
関係で短かくすることはできず、その結果インナーリー
ド７は細く長いものとなる。このためインナーリード７
は極めて曲りやすくなり、製造工程中での曲りの発生頻
度が増加し、歩蟹りは低下する。このため従釆法ではイ
ンナーリード７の幅を現状より細くすることは困難であ
り、電極数の多い半導体素子を接続することはできない
。本発明の目的は、上記した従来技術の欠点をなくし、
電極数の多い半導体素子の接続を可能にした半導体素子
接続用テープを提供するにある。本発明は従来可操性テ
ープに塗布されていた接着剤を銅箔に塗布して、可榛性
テープと銅箔とを接着することにより、インナーリード
を接着剤薄膜で保持するようにしたものである。これに
よりインナーリードの幅を狭くしても、インナーリード
は綾着剤の薄膜で保持されているため曲ることはなく、
電極数の多い半導体素子の接続が可能となる。以下、実
施例に従い本発明を詳述する。第３図および第４図は本
発明の一実施例を示した図である。樹脂材料からなる可
擬性テープ１と導体配線パターン４とは接着剤５により
接着されている。接着剤薄膜９はデバイス孔３に張出し
、インナーリード７を保持している。接着剤薄膜９の厚
さは５〜２０仏であり、一方突起電極８の高さは２５〜
３５ムであるから、薮着剤薄膜９がデバイス孔３に張出
しても接続上、何ら問題はない。これによりインナーリ
ードの幅が狭くなっても、テープの製造工程などにおい
て曲がる恐れはない。インナーリードの先端は半導体素
子５の突起電極８と接続するため、接続に必要な長さだ
け接着剤薄膜９より突出している。次に本発明の半導体
素子接続用テープの製造方法の一例を示す。
半導体素子を接続する場合には電極数に等しいインナー
リード７を設ける必要がある。そのためにはインナーリ
ード７の幅を小さくしなければならない。しかしインナ
ーリード７の長さは半導体素子の突起電極の位置などの
関係で短かくすることはできず、その結果インナーリー
ド７は細く長いものとなる。このためインナーリード７
は極めて曲りやすくなり、製造工程中での曲りの発生頻
度が増加し、歩蟹りは低下する。このため従釆法ではイ
ンナーリード７の幅を現状より細くすることは困難であ
り、電極数の多い半導体素子を接続することはできない
。本発明の目的は、上記した従来技術の欠点をなくし、
電極数の多い半導体素子の接続を可能にした半導体素子
接続用テープを提供するにある。本発明は従来可操性テ
ープに塗布されていた接着剤を銅箔に塗布して、可榛性
テープと銅箔とを接着することにより、インナーリード
を接着剤薄膜で保持するようにしたものである。これに
よりインナーリードの幅を狭くしても、インナーリード
は綾着剤の薄膜で保持されているため曲ることはなく、
電極数の多い半導体素子の接続が可能となる。以下、実
施例に従い本発明を詳述する。第３図および第４図は本
発明の一実施例を示した図である。樹脂材料からなる可
擬性テープ１と導体配線パターン４とは接着剤５により
接着されている。接着剤薄膜９はデバイス孔３に張出し
、インナーリード７を保持している。接着剤薄膜９の厚
さは５〜２０仏であり、一方突起電極８の高さは２５〜
３５ムであるから、薮着剤薄膜９がデバイス孔３に張出
しても接続上、何ら問題はない。これによりインナーリ
ードの幅が狭くなっても、テープの製造工程などにおい
て曲がる恐れはない。インナーリードの先端は半導体素
子５の突起電極８と接続するため、接続に必要な長さだ
け接着剤薄膜９より突出している。次に本発明の半導体
素子接続用テープの製造方法の一例を示す。
３５仏厚の銅箔にポリィミド系、ェポキシ系等の接着剤
を５〜３０仏の厚さに塗布する。
を５〜３０仏の厚さに塗布する。
ついで２５側中に切断し、銅箔テープとする。一方１２
５仏厚のポリィミドシートを３５側中に切断し、ポリィ
ミドテープとする。次にポリイミドシートに所定形状の
スプ。ケット孔およびデバイス孔を穿孔する。このポリ
ィミドテープと銅箔テープとを、前記の銅箔テープに塗
布しておいた接着剤により接着する。接着を終了したテ
ープのデバイス孔部分の断面を第５図に示す。本方法で
は従来法とは異なりデバイス孔３部分の銅箔１０にも接
着剤薄膜９が形成されている。次に第６図に示すように
デバイス孔部分の銅箔に形成された接着剤薄膜を水酸化
ナトリウム等のエッチング液を用いて、半導体素子６の
突起電極８群の外周より大きく、溶解除去する。ついで
従来法と同機にホトレジスト塗布プレベーク、露光、現
像、鋼箔のエッチングのいわゆるホトエツチングプロセ
スにより、所定形状の配線パターンを形成する。なおデ
バイス孔に露出した銅箔部分はエッチング工程前に予め
保護用樹脂を塗布しておきエッチング工程中にデバイス
孔部分の銅箔が裏面からエッチングされるのを防止する
。上記の方法を用いることにより、第３図に示したよう
なデバイス孔に張出した配線パターンを接着剤薄膜で支
えた構造のテープを作成することができる。なお、配線
パターンと半導体素子の突起電極との接合をＡｕ−Ｓｎ
共晶接合の如く比較的低温（約２８０ｏｏ）で行ない、
かつ接着剤に耐熱性の大きいボリィミド系接着剤を用い
た場合等はデバイス孔部分に形成した接着剤薄膜を半導
体素子の突起電極群の外周より大きく溶解除去すること
なく、配線パターンの表側（ポリィミドテープを接着し
ていない側）に半導体素子を接続し、使用に供すること
も可能である。
５仏厚のポリィミドシートを３５側中に切断し、ポリィ
ミドテープとする。次にポリイミドシートに所定形状の
スプ。ケット孔およびデバイス孔を穿孔する。このポリ
ィミドテープと銅箔テープとを、前記の銅箔テープに塗
布しておいた接着剤により接着する。接着を終了したテ
ープのデバイス孔部分の断面を第５図に示す。本方法で
は従来法とは異なりデバイス孔３部分の銅箔１０にも接
着剤薄膜９が形成されている。次に第６図に示すように
デバイス孔部分の銅箔に形成された接着剤薄膜を水酸化
ナトリウム等のエッチング液を用いて、半導体素子６の
突起電極８群の外周より大きく、溶解除去する。ついで
従来法と同機にホトレジスト塗布プレベーク、露光、現
像、鋼箔のエッチングのいわゆるホトエツチングプロセ
スにより、所定形状の配線パターンを形成する。なおデ
バイス孔に露出した銅箔部分はエッチング工程前に予め
保護用樹脂を塗布しておきエッチング工程中にデバイス
孔部分の銅箔が裏面からエッチングされるのを防止する
。上記の方法を用いることにより、第３図に示したよう
なデバイス孔に張出した配線パターンを接着剤薄膜で支
えた構造のテープを作成することができる。なお、配線
パターンと半導体素子の突起電極との接合をＡｕ−Ｓｎ
共晶接合の如く比較的低温（約２８０ｏｏ）で行ない、
かつ接着剤に耐熱性の大きいボリィミド系接着剤を用い
た場合等はデバイス孔部分に形成した接着剤薄膜を半導
体素子の突起電極群の外周より大きく溶解除去すること
なく、配線パターンの表側（ポリィミドテープを接着し
ていない側）に半導体素子を接続し、使用に供すること
も可能である。
以上説明したごとく本発明によればインナーリード幅を
狭くすることが可能となり、電極数の多い半導体素子を
接続することが可能になった。
狭くすることが可能となり、電極数の多い半導体素子を
接続することが可能になった。
また、製造工程中でインナーリードが曲ることによるテ
−フ。製造の歩留り低下を防止できる。
−フ。製造の歩留り低下を防止できる。
第１図は従来のテープの構造を示す平面図、第２図は従
来のテープの構造を示す断面図、第３図は本発明のテー
プの構造を示す平面図、第４図は本発明のテープの構造
を示す断面図、第５図および第６図は本発明のテープの
製作法を示す図である。 １・・・・・・可榛・性樹脂テープ、２・・・・・・ス
プロケット孔、３・・・・・・デバイス孔、４・・・・
・・配線パターン、５・・・・・・接着剤、６・・・・
・・半導体素子、７・・・・・・インナーリード、８・
・・・・・突起電極、９・・・・・・接着剤薄膜、１０
・・・・・・鋼箔。 汁１図 汁２図 才３図 オナ図 オＳ図 介６図
来のテープの構造を示す断面図、第３図は本発明のテー
プの構造を示す平面図、第４図は本発明のテープの構造
を示す断面図、第５図および第６図は本発明のテープの
製作法を示す図である。 １・・・・・・可榛・性樹脂テープ、２・・・・・・ス
プロケット孔、３・・・・・・デバイス孔、４・・・・
・・配線パターン、５・・・・・・接着剤、６・・・・
・・半導体素子、７・・・・・・インナーリード、８・
・・・・・突起電極、９・・・・・・接着剤薄膜、１０
・・・・・・鋼箔。 汁１図 汁２図 才３図 オナ図 オＳ図 介６図
Claims (1)
- １ 電気絶縁性を有する樹脂からなる可撓性を有するテ
ープと、このテープの所定箇所に穿設されたデバイス孔
と、上記テープの片面にテープの長さ方向に接着剤で接
着されかつその一部が上記デバイス孔に対向して突出し
ている導体配線パターンよりなる半導体素子接続用テー
プにおいて、上記のデバイス孔に対向して突出している
導体配線パターンの少なくとも半導体素子の接続される
部分を除いて上記の接着剤層と同一材料で裏打ちされて
いることを特徴とする半導体素子接続用テープ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53018465A JPS6029228B2 (ja) | 1978-02-22 | 1978-02-22 | 半導体素子接続用テ−プ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53018465A JPS6029228B2 (ja) | 1978-02-22 | 1978-02-22 | 半導体素子接続用テ−プ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54111762A JPS54111762A (en) | 1979-09-01 |
| JPS6029228B2 true JPS6029228B2 (ja) | 1985-07-09 |
Family
ID=11972376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53018465A Expired JPS6029228B2 (ja) | 1978-02-22 | 1978-02-22 | 半導体素子接続用テ−プ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029228B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105435A (ja) * | 1988-10-13 | 1990-04-18 | Nec Corp | 半導体製造用フィルム・キャリア・テープ |
| JP2771203B2 (ja) * | 1988-12-27 | 1998-07-02 | 日本電気株式会社 | 集積回路実装用テープ |
-
1978
- 1978-02-22 JP JP53018465A patent/JPS6029228B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54111762A (en) | 1979-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641869B2 (ja) | 半導体装置の製造方法 | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
| JPS61160946A (ja) | 半導体装置の接続構造体 | |
| JPS6029228B2 (ja) | 半導体素子接続用テ−プ | |
| JP2705263B2 (ja) | Ｔａｂ用テープキャリアの製造方法 | |
| JPS5810849A (ja) | 集積回路装置 | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JPH10326849A (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPS61212031A (ja) | デイスプレイパネルの実装体 | |
| JPS6085547A (ja) | 半導体装置の接続用リ−ドの製造方法 | |
| JP3925280B2 (ja) | 半導体装置の製造方法 | |
| JPH04162734A (ja) | 半導体装置及びその形成方法 | |
| JP3036455B2 (ja) | 半導体装置の製造方法 | |
| JPH04254344A (ja) | インナーリード先端に補強テープを有するｔａｂ用テープキャリアの製造方法 | |
| JPH01173628A (ja) | フィルムキャリアの製造方法 | |
| JP2811888B2 (ja) | キャリアフィルム及びその製造方法並びに半導体装置 | |
| JPS60224238A (ja) | 半導体装置の製造方法 | |
| JPS5923110B2 (ja) | フイルムキヤリア状電子部品の取付装置 | |
| JP2001110937A (ja) | 半導体装置及びその製造方法 | |
| JPS62128133A (ja) | 半導体装置の製造方法 | |
| JPS5846862B2 (ja) | ハンドウタイソウチ |