JPS6025257A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6025257A
JPS6025257A JP58134031A JP13403183A JPS6025257A JP S6025257 A JPS6025257 A JP S6025257A JP 58134031 A JP58134031 A JP 58134031A JP 13403183 A JP13403183 A JP 13403183A JP S6025257 A JPS6025257 A JP S6025257A
Authority
JP
Japan
Prior art keywords
metallized layer
lead
metal piece
chip
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58134031A
Other languages
English (en)
Inventor
Eiji Aoki
英二 青木
Susumu Kida
貴田　進
Isato Usami
宇佐美　勇人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58134031A priority Critical patent/JPS6025257A/ja
Publication of JPS6025257A publication Critical patent/JPS6025257A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　発明の技術分野 本発明は半導体装置に係り導電性の金属片（ターミナル
チップ）を有する半導体装置の改良に閃する。
ψ）技術の背景 半導体チップを収納する半導体パッケージには大別して
セラミックパッケージとプラスチックパッケージとがあ
りプラスチックパッケージの中では七ランク基板間にリ
ードフレームをはさみガラス封止する通常サーデツプ（
Ｃａｒｄｉｐ）と呼ばれているパッケージが、メタライ
ズ層を設けてメタル封止する多層セラミックパッケージ
に比べて安価に作成され、しかも信頼性が高いため一般
に広く用いられている。
（Ｃ）従来技術と問題点 従来上記サーデツプ型パッケージに半導体チップが組立
てられた半導体装置について第１図に要部断面図（第２
図の■〜１′断面）、第２図にパッケージ基体の平面図
、第８図に導電性の金属片（ターミナルチップ）の拡大
断面図を示す。
第１図においてはパッケージ基体、２は該パッケージ基
体に形成されたメタライズ層、３は外部リード４を接着
してなるガラス材、５は半導体チップ、６は導電性の金
属片、７は金属細線、８はキャップ、９は接着封止用ガ
ラスを示す。
図示したようにパッケージ基体１の中央四部の底面に設
けられたメタライズ層２上に半導体チクブイの背面がオ
ーミック接続になるように接続されている。
れている。
所で一般にサーチツブパッケージのメタライズ層３は多
層セラミックパッケージと異なり／ぐツケーヅ基体１上
面に接着封止用ガラス８によって接着された外部リード
フレーム４と電気的に絶縁されているため半導体チップ
５の基板背面に導通が必要な場合にはメタライズ層２上
に第２図に示すように導電性部材よりなる金属片（ター
ミナルチップ）６を配設し、外部リードフレーム４の一
端子４Ａとの間に金線細線１０によってワイヤボンデン
グし電気的に接続せしめ該ターミナルチップ６を介して
半導体チップ５の基板に均油が行なわれている。尚半導
体チップ５上に形成されたワイヤボンデングバッド１１
はそれぞれ外部リードフレーム４にワイヤ７にて接続さ
れている。又−力半導体素子は高集積、高連化のため、
耐熱性において弱い設計となっており、出来るだけ低温
処理を行なうことが望ましい。そのため接着封止用ガラ
ス３・９は出来るだけ低い封着温度（約４００−４８０
℃）の部材で構成される場合がある。
前記導電性部材よりなる々−ミナルチップ６は第３図の
拡大断面図に示すようにコバール（鉄−ニッケル・コバ
ルト合金）、又は４２ア四イ（鉄−ニッケル４２％合金
）よりなる金属片１２の底部１３即ちメタライズ層２上
に対向する部分はたとえば金シリコンよりなる部材で形
成され、上部１４はたとえばアルミニウムーシリコン部
材より構成されており、上記ターミナルチップ６をメタ
ライズ層２上に接合する場合には約４００−４８０℃の
温度を加えて金−シリコン合金を溶融して接着が行なわ
れる。
しかしながらかかる多−ミナルチップは作業温度におい
て前記ガラス８が軟化し接着された外部リードフレーム
４の移動がおこる問題があった。
（ｄ−）発明の目的 本発明の目的はかかる問題点に低みなされたもので外部
リードフレームの移動を防止し、かつ半導体素子の劣化
を生じない構造を有する半導体装置の提供にある。
（−）発明の構成 その目的を達成するため本発明はパッケージ基体に形成
されたメタライズ層に半導体チップと導１１Ｌ牲の金属
片とが固着され、かつ該金属片上にワイヤボンデングが
なきれてなり、該金属片は該メタウィズ層と対向する面
に鉛、又は鉛系合金層を有することを特徴とする。
（０発明の実施例 以下本発明の実施例について図面を参照して船ｕｌ＋す
る。第４図は本発明の一実施例の半導体装置内に固着さ
れる導電性の金属片の拡大Ｍｉ面図であり前図と同等の
部分については同一符号を付している。
同図において彷・来と異なるｉｊは力市１性の金属片（
ターミナルチップ）２０のパッケージ基板に形成された
メタライズ層と対向する面に鉛、又は鉛合金系金属２１
を有する点である。
即ち鉛、又は鉛合金系金属、たとえば鉛−錫一銀の所定
比に混合された合金、或は鉛−インジウムの所定比より
なる合金で形成されておりＱ）かるＩＦ＃　＋ｓ′？の
々−ミナルチツプ２０を用いて約３２０℃以下σ）温度
でターミナルチップ２０をメタライズ＠２（第１図）ｌ
に接着出来る構造にしたことにある。
かかる構造によればパッケージ基体上面に接着された外
部リードフレームの移動が防止され、かつ低い封着温度
のガラスを使用することにより半導体素子の特性劣化の
危険性を防止することが可能となる。
特性の劣化を防止し、かつ外部リードフレームの移動を
防止することが可能となり、製品の品質向上に効果があ
る。
【図面の簡単な説明】
第１図は、従来装置の要Ｐｉｌｌｌ断面図、第２図は同
じくパッケージ基体の平面図、第３図は同じく導電性の
金属片の拡大断面図、第４図は本発明の一実施例の半導
体装置内に固着される導電性の金属片の拡大断面図であ
る。 同図において１はパッケージ基体、２はメタライズ層、
５は半導体チップ、ＩＯはワイヤ、２０は導電性の金属
片、２１は談金属片の対向な面の鉛、又は鉛合金系金４
を示す。 第１図 第２［ＩＷ

Claims (1)

    【特許請求の範囲】
  1. パッケージ基体に形成されたメタライズ層に半導体チッ
    プと導′ｌｌｊ、牲の金属片とが固着され、かつ該金民
    片上にワイヤボンデングがなされてなり、該金属ハは該
    メタライズ層と対向する面に、船又は鉛系合金−を有す
    ることを特徴とする半導体装１行。
JP58134031A 1983-07-21 1983-07-21 半導体装置 Pending JPS6025257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58134031A JPS6025257A (ja) 1983-07-21 1983-07-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58134031A JPS6025257A (ja) 1983-07-21 1983-07-21 半導体装置

Publications (1)

Publication Number Publication Date
JPS6025257A true JPS6025257A (ja) 1985-02-08

Family

ID=15118754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58134031A Pending JPS6025257A (ja) 1983-07-21 1983-07-21 半導体装置

Country Status (1)

Country Link
JP (1) JPS6025257A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58429B2 (ja) * 1974-08-07 1983-01-06 ヒサミツセイヤク カブシキガイシヤ シンキナ ２− オキソ −１，２，３，４− テトラヒドロピリド （ ２，３−ｄ ） ピリミジンユウドウタイ オヨビ ソノサンフカエンノ セイゾウホウ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58429B2 (ja) * 1974-08-07 1983-01-06 ヒサミツセイヤク カブシキガイシヤ シンキナ ２− オキソ −１，２，３，４− テトラヒドロピリド （ ２，３−ｄ ） ピリミジンユウドウタイ オヨビ ソノサンフカエンノ セイゾウホウ

Similar Documents

Publication Publication Date Title
US3591839A (en) Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
US4693770A (en) Method of bonding semiconductor devices together
JPS60167454A (ja) 半導体装置
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
US5200640A (en) Hermetic package having covers and a base providing for direct electrical connection
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPS6025257A (ja) 半導体装置
JPH03278451A (ja) 樹脂封止型半導体装置及びその製造方法
JPH01187841A (ja) 半導体装置
JPS5891646A (ja) 半導体装置
JP2737332B2 (ja) 集積回路装置
JPS60148151A (ja) 半導体装置
KR20210131139A (ko) 양면 기판 반도체 제조 방법
JPH0433357A (ja) マルチ・チップ・パッケージの構造
JPS60262434A (ja) 半導体装置
JP4123719B2 (ja) テープキャリアおよびこれを用いた半導体装置
JPH0525182B2 (ja)
JPS61101061A (ja) 半導体装置
JPS6080230A (ja) 半導体装置およびその製法
JPH0493051A (ja) 薄型モジュール
JPS6053061A (ja) 半導体装置
JPS639372B2 (ja)
JPH01217948A (ja) 気密封止型半導体装置
JPH0797616B2 (ja) 半導体装置の製造方法
JPH0496240A (ja) 半導体集積回路装置およびその実装方法